Cara Kerja SRAM

Sebuah sel SRAM memiliki tiga state yang berbeda. Yaitu standby (rangkaian idle), membaca
(meminta data) dan menulis (memperbarui isi). SRAM untuk beroperasi dalam modus baca dan
modus menulis harus memiliki kemampuan "membaca" dan "menulis" masing-masing. Tiga state
yang berbeda bekerja sebagai berikut:

Standby

Jika garis kata tidak disertai, transistor akses M 5 dan M 6 tidak terhubung ke sel di bit line. Kedua
inverter lintas digabungkan dibentuk oleh M 1 - M 4 akan terus memperkuat satu sama lain selama
mereka terhubung ke daya.

Membaca

Asumsikan bahwa isi dari memori adalah 1, disimpan pada Q. Siklus membaca dimulai dengan
precharging kedua garis bit untuk logika 1, maka menegaskan garis kata WL, memungkinkan kedua
transistor akses. Langkah kedua terjadi ketika nilai-nilai yang tersimpan dalam Q dan Q akan
ditransfer ke garis bit dengan meninggalkan BL pada nilai diisi daya sebelumnya dan pemakaian BL
melalui M 1 dan M 5 sampai logis 0 (yaitu akhirnya pemakaian melalui transistor M 1 karena
dihidupkan karena Q secara logis diatur ke 1). Di sisi BL, transistor M 4 M dan 6 tarik garis agak ke
arah V DD, logis 1 (yaitu akhirnya yang dibebankan oleh transistor M 4 seperti yang dihidupkan
karena Q secara logis diatur ke 0).Jika isi dari memori adalah 0, sebaliknya akan terjadi dan BL akan
ditarik ke arah 1 dan BL menuju 0. Kemudian BL dan BL garis akan memiliki perbedaan tegangan kecil
antara mereka sementara mencapai penguat rasa, yang akan merasakan jalur yang memiliki
tegangan yang lebih tinggi sehingga menentukan apakah ada 1 disimpan atau 0. Semakin tinggi
sensitivitas penguat rasa, semakin cepat kecepatan operasi read.

Menulis

Awal siklus write dimulai dengan menerapkan nilai yang akan ditulis ke baris bit. Jika kita ingin
menulis 0, kita akan menerapkan 0 sampai garis bit, yaitu pengaturan BL 1 dan BL ke0. Hal ini mirip
dengan menerapkan ulang pulsa ke SR-latch , yang menyebabkan flip flop untuk mengubah keadaan.
A 1 ditulis dengan membalik nilai-nilai dari garis bit. WL kemudian menegaskan dan nilai yang akan
disimpan terkunci masuk Perhatikan bahwa alasan ini bekerja adalah bahwa garis bit input-driver
dirancang untuk menjadi lebih kuat dari transistor relatif lemah dalam sel itu sendiri, sehingga
mereka dapat mudah menimpa keadaan sebelumnya inverter lintas digabungkan. Hati-hati dari
ukuran transistor dalam sel SRAM diperlukan untuk memastikan operasi yang tepat.

Dengan fungsi

Asynchronous - independen dari frekuensi clock; data dan data keluar dikendalikan berdasarkan
alamat transisi

Synchronous - semua timing yang diprakarsai oleh tepi jam (s). Alamat, data dan sinyal kontrol
lainnya yang berhubungan dengan sinyal clock