LAPORAN SISTEM DIGITAL

Oleh:
Yulia Restiani
11751201101

Program Studi Teknik Informatika

Fakultas Sains dan Teknologi
UIN SUSKA RIAU
Pekanbaru
2017
 PRATIKUM 1

GERBANG DASAR

1. Tujuan Praktikum
a. Untuk memberikan pemahaman tentang rangkaian logika dasar dan
penerapannya para rangkaian digital.
b. Untuk memberikan pemahaman fungsi dasar seperti gerbang AND,
NAND, OR, NOR, NOT, XOR, dan XNOR secara langsung
2. Peralatan Praktikum
a. Software Proteus 6 f. IC 7404 Gerbang NOT
b. IC 7408 Gerbang AND g. IC 7486 Gerbang XOR
c. IC 7400 Gerbang NAND h. Gerbang XNOR
d. IC 7432 Gerbang OR i. Output Logika
e. IC 74 Gerbang NOR j. Input Logika

3. Percobaan

a. Percobaan 1 : Gerbang Dasar 1

Gambar Rangkaian Gerbang AND

Tabel Hasil kebenaran:

Tabel Hasil Pengamatan:

A B Y

0 0 0

0 1 0

1 0 0

1 1 1

Kesimpulan :
Gerbang Logika And adalah suatu rangkaian logika yang mempunyai
beberapa jalan masuk (input) dan hanya mempunyai satu jalan keluar
(output). Gerbang AND akan mengeluarkan output disaat masukan
bernilai 1, dan jika salah satu masukan bernilai 0 maka keluarannya
adalah 0. Dan gerbang AND istimewanya 1.

b. Percobaan 2 : Gerbang Dasar 2

Gambar Rangkaian Gerabang AND

Tabel Hasil kebenaran:

Tabel Hasil Pengamatan:

A B Y

0 0 1

0 1 1

1 0 1

1 1 0

Kesimpulan :
Gerbang NAND adalah suatu NOT-AND, atau suatu fungsi AND yang
dibalikkan. Gerbang NAND memiliki input 2 atau lebih dan memiliki
satu output. Gerbang NAND akan mengeluarkan output jika salah satu
inpunya bernilai 0. Dan outputnya 1 jika input semua nya 1.

c. Percobaan 4 : Gerbang Dasar 3

Gambar Rangkaian Gerbang OR

Tabel Hasil kebenaran:

Tabel Hasil Pengamatan:

A B Y

0 0 0

0 1 1

1 0 1

1 1 1

Kesimpulan :

Gerbang OR adalah gerbang yang memiliki paling sedikit 2 jalur

input. Artinya inputnya bisa lebih dari dua, misalnya empat atau
delapan. Yang jelas adalah semua gerbang logika selalu mempunyai
hanya satu output. Pada gerbang OR akan mengeluarkan output 1 jika
semua inputnya semua bernilai 1, dan jika inputnya salah satu bernilai
0 maka outputnya akan bernilai 0. Gerbang OR istimewanya 0.

d. Percobaan 5 : Gerbang Dasar 4

 Gambar Rangkaian Gerbang NOR

Tabel Hasil kebenaran:

Tabel Hasil Pengamatan:

A B Y

0 0 1

0 1 0

1 0 0

1 1 0

Kesimpulan :
Gerbang NOR memiliki 2 atau lebih masukan dan 1 keluaran. NOR
merupakan kepanjangan dari NOT OR yang berarti kebalikan dari
NOR. Jika pada gerbang NOR keluaran akan bernilai 0 jika semua
masukan bernilai 0 maka sebaliknya pada gerbang NOR, jika semua
masukan bernilai 0 maka keluaran akan bernilai 1.

e. Percobaan 6 : Gerbang Dasar 5

Gambar Rangkaian Gerbang XOR

Tabel Hasil kebenaran:

Tabel Hasil Pengamatan:

A B Y

0 0 0

0 1 1

1 0 1

1 1 0

Kesimpulan :

XOR adalah kepanjangan dari Exclusive OR. Gerbang xor memiliki

dua atau lebih masukan dan 1 keluaran. Gerbang xor akan
mengeluarkan nilai 1 apabila semua masukan berbeda.

f. Percobaan 7 :Gerbang Dasar 6

Gambar Rangkaian Gerbang XNOR

Tabel Hasil kebenaran:

Tabel Hasil Pengamatan:

A B Y

0 0 1

0 1 0

1 0 0

1 1 1

Kesimpulan :
Gerbang XNOR adalah kepanjangan dari Exclusive NOR. pada gerbang
logika XNOR terdapat dua input yang sama, maka gerbang XNOR akan
mengeluarkan hasil output bernilai 1.Namun jika salah satunya saja yang berbeda,
maka nilai output pastilah bernilai 0.

g. Percobaan 8 : Gerbang Dasar 7

Gambar Rangkaian Gerbang AND 4 Input

Tabel Hasil kebenaran:

Tabel Hasil Pengamatan:

A B C D Y

0 0 0 0 0

0 0 0 1 0

0 0 1 0 0

0 0 1 1 0

0 1 0 0 0

0 1 0 1 0

0 1 1 0 0

0 1 1 1 0

1 0 0 0 0

1 0 0 1 0

1 0 1 0 0

1 0 1 1 0

1 1 0 0 0

1 1 0 1 0

1 1 1 0 0

1 1 1 1 1
 Kesimpulan :
Gerbang AND yang memiliki 4 masukan/ input. Jika semua atau salah
satu masukan bernilai 0 maka outputnya juga bernilai 0. Namun jika
semua input bernilai 1 maka outputnya bernilai 1.

4. Latihan
1. Buatlah rangkaian gerbang OR dengan 4 input dan ambil
kesimpulan percobaannya

Tabel Kebenaran

A B C D Y

0 0 0 0 0

0 0 0 1 1

0 0 1 0 1

0 0 1 1 1

0 1 0 0 1

0 1 0 1 1

0 1 1 0 1
 0 1 1 1 1

1 0 0 0 1

1 0 0 1 1

1 0 1 0 1

1 0 1 1 1

1 1 0 0 1

1 1 0 1 1

1 1 1 1 1

Kesimpulan :

Seperti pada percobaan kedua, Pada Gerbang OR outputnya bernilai 0 jika

kedua inputnya bernilai 0. Sedangkan jika inputnya bernilai berbeda maka
outputnya bernilai 1.
 PRATIKUM II

RANGKAIAN LOGIKA

1. Tujuan Pratikum
2. Peralatan Pratikum
3. Percobaan

a. Percobaan 1 : Rangkaian Logika 1

Gambar Persamaan Boolean Hukum Asosiatif

 Tabel Hasil Pengamatan

(A + B) + C = A + (B + C)
A B C Y A B C Y

0 0 0 0 0 0 0 0

0 0 1 0 0 0 1 0

0 1 0 0 0 1 0 0

0 1 1 0 0 1 1 0

1 0 0 0 1 0 0 0

1 0 1 0 1 0 1 0

1 1 0 0 1 1 0 0

1 1 1 1 1 1 1 1

Kesimpulan :

rangkaian diatas merupakan hukum Dalil Asosiatif yang memakai di gerbang

AND akan mengeluarkan outputnya 1 jika semua atau salah inputnya bernilai 0.
Dalam sifat asosiatif akan bernilai sama seperti dari hasil tabel di atas.
 b. Percobaan 2 : Rangkaian Logika 2
1. Diketahui tabel kebenaran :
A B C Y

0 0 0 1

0 0 1 0

0 1 0 0

0 1 1 0

1 0 0 1

1 0 1 1

1 1 0 0

1 1 1 1

1. Dari tabel kebenaran di atas, buatlah fungsi boolean dalam bentuk SOP
dan POS.
A. POS: (A + B +𝐶̅ ) (A + 𝐵̅ + C) (A + 𝐵̅+ 𝐶̅ ) (𝐴̅+ 𝐵̅ +C)
B. SOP: 𝐴̅ 𝐵̅ 𝐶̅ + A 𝐵̅ 𝐶̅ + A 𝐵̅C + ABC

Kesimpulan:

POS diambil dari outputnya yang bernilai 0 dimana pos

menggunakan rangkaian logika OR. Sedangkan SOP diambil dari
outputnya yang bernilai 1 dan menggunakan rangkaian logika AND.
2. Rangkaian POS

Kesimpulan :

Dari ragkaian logika di atas dari fungsi POS dapat ditampilkan dan
meiliki3 inputan untuk setiap gerbang OR. Dimana ditabel
kebenaran saat inputnya bernilai 1 maka di notkan

Rangkaian SOP

Kesimpulan :

Dari tabel kebenaran dirangkaian SOP yang terdiri dari 3 inputan

pada 4 gerbang and dan dan 6 not. saat inputnya bernilai 0 maka
dinotkan misalnya 101 maka = A 𝐵̅C
 3. Tabel Kebenaran :
A B C Y

0 0 0 1

0 0 1 0

0 1 0 0

0 1 1 0

1 0 0 1

1 0 1 1

1 1 0 0

1 1 1 1

Kesimpulan :

Dari tabel kebenaran di atas, Dimana saat nilai inputnya sama maka
outputnya bernilai satu.

4. Sederhanakan fungsi berikut :

Sederhana : 𝐵̅ 𝐶̅ + AC
5. Rangkaian Logikanya

Kesimpulan :

Di input BC dinotkan saat nilai 0 maka nilainya akan berubah

menjadi 1, input A 1 akan tetap bernilai 1 karena tidak dinotkan.
 6. Tabel Kebeneran
A B C Y

0 0 0 1

0 0 1 0

0 1 0 0

0 1 1 0

1 0 0 1

1 0 1 1

1 1 0 0

1 1 1 1

Kesimpulan :

Dari tabel kebenaran di atas,setelah disederhanakan, hanya tinggal 2

gerbang AND denga 3 inputan. Disaat semua input bernilai sama maka
outputnya satu.
4. Latihan
1. Hukum Distributif A(B+C) = AB+AC

=
Tabel Kebenaran

A (B+C) = AB+AC

A B C Y A B C Y

0 0 0 0 0 0 0 0

0 0 1 0 0 0 1 0

0 1 0 0 0 1 0 0

0 1 1 0 0 1 1 0

1 0 0 0 1 0 0 0

1 0 1 1 1 0 1 1

1 1 0 1 1 1 0 1

1 1 1 1 1 1 1 1

Kesimpulan :

Dari rangkaian logika di atas adalah rangkaian Hukum Distributif dan

tabel kebenaran di atas dapat disimpulkan bahwa outputnya A (B + C)
sama dengan AB+AC.

2. Hukum Hasil Kali A (A’ + B) = A + B

=
Tabel Kebenaran :

A B Y = A B Y

0 0 0 0 0 0

0 1 0 0 1 0

1 0 0 1 0 0

1 1 1 1 1 1

Kesimpulan :

Dari rangkaiann di atas adalah rangkaian Hukum Hasil Kali dan tabel
kebenaran di atas dapat disimpulkan bahwa saat salah satu atau semua
inputnya 0 maka outputnya 0, dan saat semua input bernilai 1 maka
outputnya 1.

3. Hukum De Morgan

=
Tabel Kebenaran :

(̅̅̅̅̅̅̅̅̅̅̅̅̅̅
𝐴+𝐵+𝐶) = 𝐴̅ . 𝐵̅ . 𝐶̅

A B C Y A B C Y

0 0 0 1 0 0 0 1

0 0 1 0 0 0 1 0

0 1 0 0 0 1 0 0

0 1 1 0 0 1 1 0

1 0 0 0 1 0 0 0

1 0 1 0 1 0 1 0

1 1 0 0 1 1 0 0

1 1 1 0 1 1 1 0

Kesimpulan :

Dari rangkaian diatas merupakan rangkaian Hukum De Morgan dan

tabel di atas dapat disimpulkan dimana saat semua inputnya bernilai 0
maka inputnya 1. Sebaliknya salah satu atau semua inputnya bernilai 1
maka outputnya 0.

3. Diketahui Y = (A’+ B + C’ + D) (A B C’ D) (A +B+C+D)’ D

Tabel Kebenaran :

A B C D Y

0 0 0 0 0

0 0 0 1 0

0 0 1 0 0

0 0 1 1 0

0 1 0 0 0

0 1 0 1 0

0 1 1 0 0

0 1 1 1 0

1 0 0 0 0

1 0 0 1 0

1 0 1 0 0

1 0 1 1 0

1 1 0 0 0

1 1 0 1 0

1 1 1 0 0

1 1 1 1 0

Kesimpulan :

Dari tabel kebenaran dapat disimpulkan bahwa saat inputnya 1 atau

0, semuanya bernilai sama maupun beda outputnya tetap 0.
 PRAKTIKUM IV

CODER

1. Tujuan Praktikum
a. Memberikan pemahaman tentang rangkaian kombinansional logika
pada aplikasi rangkaian Pembuat Kode dan Pembalik Kode.
b. Memberikan pemahaman prinsip kerja rangkaian coder: Encoder
dan Decoder
c. Memberikan kemampuan kepada mahasiswa dalam menggunakan
IC Encoder dan Decoder pada rangkaian digital.
d. Memahami pemahaman prinsip kerja penggunaan Encoder dan
Decoder pada rangkaian digital dan aplikasinya.
2. Peralatan Praktikum
a. Software Proteus 6 e. Gerbang Not
b. Encoder f. Output Logika
c. Decoder g. Input Logika
d. Tampilan 7 Segment

3. Percobaan
a. Percobaan 1: Rangkaian Encoder 1

Gambar Rangkaian Encoder BCD to 7 Segment

 Tabel Kebenaran :

Input Biner Output

Tampilan
A B C D

0 0 0 0

0 0 0 1

0 0 1 0

0 0 1 1

0 1 0 0

0 1 0 1

0 1 1 0

0 1 1 1

1 0 0 0

1 0 0 1

1 0 1 0

1 0 1 1

1 1 0 0

1 1 0 1

1 1 1 0

1 1 1 1 0
 Kesimpulan :

Pada rangkaian Encoder BCD to 7 segment (74LS47), yang

dimasukkan sesuai dengan biner . Karena pada 7 segment yang
bisa ditampilkan hanya 0-9 maka pada inputan 10-15 akan error.

b. Percobaan 2: Rangkaian Encoder 2

Tabel Kebenaran :

Input Biner Output

Tampilan
A B C D

0 0 0 0

0 0 0 1

0 0 1 0

0 0 1 1

0 1 0 0

0 1 0 1

0 1 1 0

0 1 1 1
1 0 0 0

1 0 0 1

1 0 1 0

1 0 1 1

1 1 0 0

1 1 0 1

1 1 1 0

1 1 1 1 0

Kesimpulan :

rangkaian ini adalah rangkaian encoder BCD to 7 Segment ICnya

adalah 74LS248 yang memakai common cathoda. Yang biner 1
sebagai lampu yang menyala. Dan biner 0 adalah lampu yang tidak
menyala.

c. Percobaan 3: Rangkaian Encoder 3

Tabel Kebenaran :

Input Biner Output

Desimal A B C D Tampilan

1 0 0 0 1 8

2 1 1 1 0 7

3 0 1 1 0 6

4 1 0 1 0 5

5 0 0 1 0 4

6 1 1 0 0 3

7 0 1 0 0 2

8 1 0 0 0 1

9 0 0 0 0 0

Kesimpulan :
Rangkaian diatas adalah rangkaian encoder ada 9 inputan dan
masuk ke dalam IC 74LS147 dan melalui dan mengeluarkan jalur 4
inputan yaitu A, B, C, D melalui not pada masing masing inputan
dan selanjutnya masuk ke IC 74LS248 lalu mengoutputkan lampu
digital pada common catoda.
d. Percobaan 4: Rangkaian Decoder 1

Tabel Kebenaran
Biner Output
A B C D
0 0 0 0 0111111111

0 0 0 1 1111111101

0 0 1 0 1111011111

0 0 1 1 1111111111

0 1 0 0 1101111111

0 1 0 1 1111111111

0 1 1 0 1111110111

0 1 1 1 1111111111

1 0 0 0 1011111111

1 0 0 1 1111111110

1 0 1 0 1111101111

1 0 1 1 1111111111

1 1 0 0 1110111111

1 1 0 1 1111111111

1 1 1 0 1111111011
 1 1 1 1 1111111111

Kesimpulan :
Rangkaian diatas adalah Rangkaian Decoder dengan IC yang
bernama (74145) dan mengeluarkan 10 outputan. Hasil pada tiap-
tiap inputan berada pada tabel.

e. Percobaan 5: Rangkaian Decoder 2

Tabel Kebenaran :

Biner Output
A B C
0 0 0 01111111

0 0 1 11110111

0 1 0 11011111

0 1 1 11111101

1 0 0 10111111

1 0 1 11111011
1 1 0 11101111

1 1 1 11111110

Kesimpulan :

Rangkaian diatas adalah rangkaian Decoder yang terdiri dari 3 inputan

dan 3 selektor untuk menyeleksi inputan E1 untuk mengaktifkan inputan
tersebut. Berdasarkan inputan dan output ada pada tabel. Biner 1 adalah
biner yang menyala dan biner 0 itu yang mati.

4. Latihan

a. Cobakan latihan dengan menggunakan IC Encoder BCD to 7 Segment

74247 untuk Common Anoda

Kesimpulan

IC 74247 merupakan rangkaian yang hanya digunakan pada

common anoda, jika menggunakan common anoda dia akan
berfungsi sesuai dengan binernya, sedangkan jika menggunakan
common cathoda dia tidak akan berfungsi dengan baik.
b. Cobakan latihan dengan menggunakan IC Encoder BCD to 7 Segment
7448 untuk Common Cathoda

Kesimpulan :

IC 7448 merupakan rangkaian yang hanya digunakan pada

common cathoda, jika menggunakan common cathoda dia akan
berfungsi sesuai dengan binernya, sedangkan jika menggunakan
common anoda dia tidak akan berfungsi dengan baik.

c. Tarik kesimpulan untuk perbedaan menggunakan:

a. IC 7447

Kesimpulan :

IC 7447 merupakan rangkaian yang hanya digunakan pada

common anoda, jika menggunakan common anoda dia akan
berfungsi sesuai dengan binernya.
b. IC 74247

Kesimpulan :
IC ini merupakan memakai common anoda jika biner 0 yang hidup
maka lampu menyala dan biner 1 mati tidak ada. sedangkan jika
menggunakan common cathoda dia tidak akan berfungsi dengan
baik.

c. IC 7448

Kesimpulan :

IC ini merupakan IC yang memakai common catoda yang memiliki

4 inputan dan terhubung ke IC 7448. yang jika biner nya sesuai
maka lampu hidup sedangkan jika menggunakan common anoda
dia tidak akan berfungsi dengan baik.
 d. IC 74248

Kesimpulan :

Ini merupakan IC yang memakai IC 74248 yang terdiri dari 4

inputan dan 7 tampilan (QA-QG) dan memakai common catoda
yang jika biner 1 adalah lampu yang hidup.

d. Kesimpulan fungsi rangkaian Encoder dan decoder :

a. Encoder

Kesimpulan :

Fungsi encoder untuk mensetting common anoda atau catoda yang

digunakan untuk menyalakan lampu mana yang hidup dan mana
yang mati.
 b. Decoder

Kesimpulan :

Deocder adalah mengembalikan hasil inputanyang sudah diencoder

sebelumnya untuk memudahkan menyalakan rangkaian 7 segmen.

PRATIKUM V

PLEXER

1. Tujuan Pratikum
a. Memeberikan pemahaman tentang rangkian kombinasional logika
pada aplikasi rangkaian Multiplexer dan Demultiplexer.
 b. Memberikan pemahaman prinsip kerja rangkaian Plexer : Multiplexer
dan Demultiplexer.
c. Memberikan kemampuan kepada mahasiswa dalam memnggunakan IC
Multiplexer dan Demultiplexer pada rangkaian digital.
d. Memahami pemahaman prinsip kerja penggunaan Multiplexer dan
Demultiplexer pada rangkaian digital dan aplikasinya.
2. Peralatan Pratikum
a. Software Proteus 6 f. Output logika
b. Multiplexer g. Input logika
c. Demultiplexer
d. Tampilan 7 Segment

3. Percobaan
a. Percobaan 1 : Rangkaian Multiplexer 1

Gambar Rangkaian Dual Multiplexer 4 Input

Tabel Hasil Percobaan

Data Biner Data Biner 2 Enable Selektor Output

A B C D A B C D E2 E1 S1 S0 Y1 Y2

0 0 0 0 0 0 0 0 0 0 0 0 0 0

0 0 0 1 0 0 0 1 0 0 0 1 1 0

0 0 1 0 0 0 1 0 0 0 1 0 0 0

0 0 1 1 0 0 1 1 0 0 1 1 0 0

0 1 0 0 0 1 0 0 0 1 0 0 0 0

0 1 0 1 0 1 0 1 0 1 0 1 0 0

0 1 1 0 0 1 1 0 0 1 1 0 1 0

0 1 1 1 0 1 1 1 0 1 1 1 0 0

1 0 0 0 1 0 0 0 1 0 0 0 0 0

1 0 0 1 1 0 0 1 1 0 0 1 0 0

1 0 1 0 1 0 1 0 1 0 1 0 0 0

1 0 1 1 1 0 1 1 1 0 1 1 0 1

1 1 0 0 1 1 0 0 1 1 0 0 0 0

1 1 0 1 1 1 0 1 1 1 0 1 0 0

1 1 1 0 1 1 1 0 1 1 1 0 0 0

1 1 1 1 1 1 1 1 1 1 1 1 0 0

Kesimpulan:

Rangkaian diatas adalah multiplexer yang berfungsi memilih data yang

akan masuk kedalam IC 74LS153yang memiliki dua buah input.
 Multplexer adalah suatau peralatan yang digunakan untuk memilih input
tertentu dan kemudian disalurkan menuju output tetentu.

PRATIKUM VI

FLIP-FLOP

1. Tujuan Pratikum
 a. Memberikan pemahaman tentang rangkaian sekuensial logika dan
prinsip kerjanya.
b. Memberikan pemahaman dengan praktek terhadap D Flip-Flop, T
Flip-Flop, dan J-K Flip-Flop.
c. Memberikan kemampuan kepada mahasiswa dengan menggunakan IC
D Flip-Flop, R-S Flip-Flop, T Flip-Flop pada rangkaian digital.
d. Memahami pemahaman prinsip kerja penggunaan D Flip-Flop, R-S
Flip-Flop, T Flip-Flop pada rangkaian digital pada aplikasinya.

2. Peralatan Pratikum
a. Software Proteus 6
b. D Flip-Flop
c. R S Flip-Flop
d. T Flip-Flop
e. J K Flip-Flop
f. Input Clock
g. Output Clock
h. Input Logika
3. Percobaan
a. Percobaan 1 : Rangkaian RS Flip-Flop

Gambar Rangkaian RS Flip-Flop dengan menggunakan gerbang NAND

Tabel Hasil Percobaan :

Input Output operasi

R S Q Q’
0 0 sama terlarang

0 1 0 1 Reset -> saat Q = 0

1 0 1 0 Set -> saat Q = 1

1 1 sama Hold

Kesimpulan :

Rangkaian di atas merupakan rangkaian RS Flip-flop dengan

menggunakan gerbang NAND. Yang salah satu input nya adalah output
dari gerbang itu sendiri, yang outputnya akan selalu berbeda danmeiliki
ketentuan jika inputan sama sama 0 maka eror.

b. Percobaan 2 : Rangkaian D Flip-Flop

Gambar Rangkaian D Flip-Flop dengan menggunakan IC 7474

Input Output Operasi

D Q Q’
 0 0 1 Reset Q ke 0 Tabel Hasil
Percobaan :
0 1 0 Menahan kondisi Q
terakhir

1 1 0 Set Q ke 1

1 1 0 Menahan kondisi Q
terakhir

Kesimpulan :

ini adalah rangkaian D Flip Flop mmenggunakan IC 74LS74 yang

terdiri dari satu inputan dan satu clock. Dan outputnya menghsilkan
Q dan Q not.

c. Percobaan 3 : Rangkaian T Flip-Flop

Gambar Rangkaian T Flip-Flop dengan menggunakan gerbang NAND

Tabel Hasil Percobaan :

Clock Input Output Operasi

R S Q Q’

0 0 Tetap Hold

0 1 0 1 Reset
 1 0 1 0 Set

1 1 Tetap Terlarang

0 0 Tetap Hold

0 1 1 0 Reset

1 0 0 1 Set

1 1 Tetap Terlarang

Kesimpulan:
Rangkaian T Flip Flop atau Togle Flip Flop dapat dibentuk da
dimodifikasi clock, TFF mempunyai sebuah terminal inputan T dan
duah output Q dan Q not.

d. Percobaan 4 : Rangkaian J K Flip-Flop

Gambar Rangkaian JK Flip-Flop dengan menggunakan IC 7473

Tabel Hasil Pengamatan :

Clock Input Output Operasi

R S Q Q’

0 0 Tetap Terlarang

0 1 1 0 Reset

1 0 0 1 Set

1 1 Bergulir Hold

0 0 Tetap Terlarang

0 1 1 0 Reset

1 0 0 1 Set

1 1 Bergulir Hold

Kesimpulan:
Prinsip kerja JK Flip Flop hampir sama dengan RS Flip Flop hanya
saja kondisi terlarang sudah dihilangkan pada konidisi tersebut JK
Flip Flop dapat berubah menjadi Tanggung Flip Flop.
 PRAKTIKUM VII
COUNTER
1. Tujuan Praktikum
a. Memberikan pemahaman tentang rangkaian sekuensial logika dan
prinsip kerjanya.
b. Memberikan pemahaman dengan praktek terhadap rangkaian Counter:
Up Counter, Down Counter dan Ring Counter.
c. Memberikan kemampuan kepada mahasiswa dalam menggunakan
rangkaian Up Counter dalam mencacah naik.
d. Memberikan kemampuan kepada mahasiswa dalam menggunakan
rangkaian down counter dalam mencacah turun.
2. Peralatan Praktikum
a. Software Proteus 6 f. Gerbang Not
b. Up Counter g. Input Clock
c. Down Counter h. Output Logic Probe
d. Tampilan 7 segment i. Input Logika
e. IC Encoder BCD to 7 segment
3. Percobaan
a. Percobaan 1: Rangkaian Down Counter tanpa Pembatas

Kesimpulan:
Down counter adalah serangkaian flip-flop yang dihubungkan secara
seri dengan cara output flip-flop yang pertama menjadi input flip-flop
berikutnya. Down counter berfugsi untuk mengitung secara mundur.
b. Percobaan 2: Rangkaian Down Counter Pakai Pembatasan

Kesimpulan:
Rangkaian di atas merupakan rangkaian down counter yang diberi
pembatas di angka 7. Maka rangkaian ini akan hitung mundur dari
angka kembali ke angka 0.
c. Percobaan 3: Rangkaian Up Counter Menggunakan Pembatas

Kesimpulan:
Rangkaian di atas merupakan rangkaian up counter yang menggunakan
IC 74LS73 dengan saat input dan satu clock, yang terhubung dengan IC
74LS247 menghasilkan output pada segmen common anoda. Dan
 rangkaian ini diberi pembatas diangka 9, maka rangkaian ini aka berheti
pada angka 9.

d. Percobaan 3: Rangkaian Up Counter Tanpa Pembatas

Kesimpulan:
Ini adalah rangakaian Up Counter. Up Counter adalah rangkaian flip-
flop yang dihubungkan secara seri dengan cara output flip-flop yang
pertama menjadi input flip-flop berikutnya.Up Counter ini yang
menggunakan IC 74LS73 dengan satu input dan satu clock, yang
terhubung dengan IC 74LS247 menghasilkan output pada 7 segmen
comon anoda.
 PRAKTIKUM VIII
REGISTER

1. Tujuan Praktikum
a. Memberikan pemahaman tentang rangkaian sekuensial logika
dan prinsip kerjanya.
b. Memberikan pemaham dengan praktek terhadap rangkaian
Register: SISO, SIPO, PISO, PIPO.
c. Memberikan kemampuan kepada mahasiswa dalam
menggunakan rangakaian Serial In Serial Out (SISO).
d. Memberikan kemampuan kepada mahasiswa dalam
menggunakan rangakaian Serial In Paralel Out (SIPO).
e. Memberikan kemampuan kepada mahasiswa dalam
menggunakan rangakaian Paralel In Serial Out (PISO).
f. Memberikan kemampuan kepada mahasiswa dalam
menggunakan rangakaian Paralel In Paralel Out (PIPO).
2. Peralatan Praktikum
a. Software Proteus 6 f. Gerbang Not
b. IC SISO g. Input Clock
c. IC SIPO h. Output Logika
d. IC PISO i. Input Logika
e. IC PIPO
3. Percobaan
a. Percobaan 1: Rangkaian SISO

Kesimpulan :

Rangkaian SISO yang terdiri dari satu inputan dan satu clock, yang
semua berjalan sesuai dengan clock ke output.
 b. Percobaan 2: Rangkaian SIPO

Kesimpulan :

Rangkaian SIPO terdiri dari satu inputan dan satu clock, yang semua
inputannya berjalan sesuai dengan clock ke input.

c. Percobaan 3: Rangkaian PISO

Kesimpulan :

PISO merupakan register geser engan masukan serentak keluaran

berurutan.
 d. Percobaan 4: Rangkaian PIPO

Kesimpualn :

PIPO adalah register geser dengan masukan serentak keluaran serentak,

dengan IC pembentuk 74LS74, sebelum dimasuki data rangkaian
diresetbdulu agar keluaran Q semuanya 0.
 PRAKTIKUM IX
MEMORY

1. Tujuan Praktikum
a. Memberikan pemahaman tentang rangkaian sekuensial logika,
rangkaian pengingat (Memory) dan prinsip kerjanya.
b. Memberikan pemahaman terhadap ROM dan RAM
c. Memberikan kemampuan untuk membuat rangkaian Read Only
Memory(ROM)
d. Memberikan kemampuan untuk membuat rangkaian Random Access
Memory(ROM)
e. Memberikan kemampuan untuk menggunakan IC ROM
f. Memberikan kemampuan untuk menggunakan IC RAM

1111001 01

Kolom = 32, 1 cell = 4 byte

1. Cell keberapa ?
2. Total cell ?
3. Kapasitas ?.... byte
4. Baris keberapa ?

Jawab :

1. Cara mencari cell keberapa dengan menambahkan semua biner

1,
Jadi :
1+4+32+64+128+256 = 485
2. Cara mencari total cell dengan menambahkan 1 cell berikutnya,
cell terakhirnya adalah 256 maka selanjutnya adalah 512. Dan
512 adalah total cell.
3. Kapasitas = 4 x 512 = 2048
4. Baris = 2048/32 = 64
 Tugas Tambahan

1.

2.
3.