LAPORAN PRAKTIKUM

SISTEM DIGITAL
MODUL V: ADDER DAN KOMPARATOR

DISUSUN OLEH:
Muhammad Arief Adityan (21102316)

Asisten Praktikum :
Asti Dwi Sripamuji (19102006)
Ayuni Oktavianingrum (19102193)

LABORATORIUM
APLIKASI FAKULTAS
INFORMATIKA
INSTITUT TEKNOLOGI TELKOM
PURWOKERTO 2022
 MODUL V

ADDER DAN KOMPARATOR

I. TUJUAN PRAKTIKUM
Setelah mengikuti praktikum ini, mahasiswa diharapkan dapat :
1. Mengenal rangkaian adder dan komparator biner
2. Mengenal rangkaian adder dan komparator biner dalam bentuk IC
 BAB II
DASAR TEORI

Adder
Adder (penjumlah biner) merupakan rangkaian logika kombinasional yang berfungsi melakukan operasi
penjumlahan bilangan biner. Penjumlah biner 1-bit terdiri dari Half Adder dan Full Adder.
1. Half Adder
Half Adder merupakan rangkaian penjumlah yang tidak menyertakan bawaan sebelumnya (previous
carry) pada inputnya. Rangkaian logika untuk penjumlah biner 1-bit dapat dilakukan setelah
mengetahui tabel kebenarannya, seperti terlihat pada Tabel 1.
Tabel 1. Tabel Kebenaran Half Adder 1-bit
INPUT OUTPUT Keterangan:
A B S Cn A : Augend (bilangan yang dijumlahkan)
0 0 0 0 B : Addend (bilangan penjumlah)
0 1 1 0 S : Sum (hasil penjumlahan)
1 0 1 0 Cn : Next Carry (bawaan berikutnya)
1 1 0 1

Berdasarkan hasil keluaran S dan C n pada tabel kebenaran, dapat diketahui bahwa keluaran S memiliki
keluaran sesuai logika XOR dan keluaran C n memiliki keluaran sesuai logika AND. Oleh karena itu,
rangkaian logika untuk penjumlah biner 1-bit dapat dirangkai dengan sebuah gerbang logika XOR
dengan 2 masukan untuk keluaran S dan sebuah gerbang logika AND dengan 2 masukan untuk
keluaran Cn. Rangkaian penjumlah biner 1-bit tersebut disebut sebagai Half Adder, seperti
diperlihatkan pada Gambar 1.
Cn A Cn
Half
Adder
B A S
S
B

(a) (b)
Gambar 1. Half Adder, a) Rangkaian logika Half Adder, b) Bagan Half Adder
Secara umum, persamaan logika rangkaian Half Adder berdasarkan tabel kebenaran adalah sebagai
berikut:
Sum = A’B + AB’ atau Sum = A ⨁ B Cn = A .
B
2. Full Adder
Full Adder adalah rangkaian penjumlah yang menyertakan bawaan sebelumnya (previous carry) pada
inputnya. Penjumlahan ini disebut sebagai Full Adder karena terdapat tiga buah masukan dan dua
buah keluaran (Sum dan Carry). Full Adder ini digunakan untuk melakukan penjumlahan bit mulai dari
bit sebelah kiri bit LSB, sehingga apabila diperoleh nilai C n dari penjumlahan bit sebelumnya, maka bit
Cn tersebut menjadi Cp untuk dijumlahkan ke bit selanjutnya di sebelah kiri. Rangkaian Full Adder
dapat diperoleh dengan terlebih dahulu menyederhanakan ekspresi logika berdasarkan tabel
kebenaran seperti ditunjukkan pada Tabel 2.
Tabel 2. Tabel Kebenaran Full Adder 1-bit
INPUT OUTPUT Keterangan:
A B Cp S Cn A : Augend (bilangan yang dijumlahkan)
0 0 0 0 0 B : Addend (bilangan penjumlah)
0 0 1 1 0 S : Sum (hasil penjumlahan)
0 1 0 1 0 Cp : Previous Carry (bawaan sebelumnya)
0 1 1 0 1 Cn : Next Carry (bawaan berikutnya)
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1

Pada Tabel 1 terlihat bahwa keluaran S akan berlogika ‘1’ pada empat kemungkinan, yaitu A’B’Cp,
A’BCp’, AB’Cp’ dan ABCp. Keempat kemungkinan tersebut dapat disederhanakan menggunakan kaidah
Boolean sebagai berikut:
Sum = A’B’Cp + A’BCp’ + AB’Cp’ + ABCp
= A’B’Cp + BCp’ + AB’Cp’ + BCp
= A’B ⨁ Cp + AB’ ⨁ Cp
= A ⨁ B ⨁ Cp
Dari hasil penyederhanaan, dapat ditentukan bahwa rangkaian logika untuk keluaran Sum dapat
digunakan dua buah gerbang logika XOR yang masing-masing memiliki 2 masukan seperti terlihat
pada Gambar 2.

A
B

S
Cp

Gambar 2. Rangkaian logika keluaran Sum pada Full Adder

Selanjutnya, untuk menentukan rangkaian logika keluaran Cn dapat dilihat kembali pada Tabel 2. Pada
tabel kebenaran tersebut, keluaran Cn akan berlogika 1 pada empat kemungkinan, yaitu A’BCp, AB’Cp,
ABCp’ dan ABCp. Keempat kemungkinan tersebut dapat disederhanakan menggunakan kaidah Boolean
sebagai berikut:
Cn = A’BCp + AB’Cp + ABCp’ + ABCp
= ABCp‘ + Cp + ACpB’ + B + BCpA’ + A
= AB 1 + ACp 1 + BCp 1
= AB + ACp + BCp
Dari hasil penyederhanaan di atas dapat ditentukan bahwa rangkaian logika untuk keluaran Cn dapat
digunakan tiga buah gerbang logika AND yang masing-masing memiliki 2 masukan dan sebuah
gerbang logika OR yang memiliki 3 masukan seperti terlihat pada Gambar 3.

A
B

A Cn
Cp
B
Cp

Gambar 3. Rangkaian logika keluaran Cn pada Full Adder

Melalui hasil persamaan logika di atas, dapat digambarkan bagaimana rangkaian logika untuk Full
Adder terbentuk dari dua buah Half Adder seperti terlihat pada Gambar 4 berdasarkan persamaan
logika yang telah disederhanakan.
 AB
Cn Cn
A
A Full
B Adder
B
S
Cp Cp(A’B+AB’)

S
Cp

(a) (b)
Gambar 4. Full Adder, a) Rangkaian logika Full Adder, b) Bagan Full Adder
Half Adder maupun Full Adder menjadi dasar untuk membentuk rangkaian penjumlah/pengurang
dalam sistem digital.
Comparator
Comparator (pembanding) merupakan rangkaian logika kombinasional yang berfungsi untuk
membandingkan 2 buah masukan. Keluaran dari Comparator ada tiga, yaitu yang menyatakan kedua
masukan sama besar, atau masukan pertama kurang dari masukan kedua, dan atau masukan pertama
leih dari masukan kedua.

A
OA=B
Comparator OA<B
B
OA>B

Gambar 5. Bagan Comparator

Proses yang terjadi dalam rangkaian Comparator direpresentasikan pada tabel kebenaranseperti
terlihat pada Tabel 3. Terdapat 2 buah kemungkinan nilai masukan sama besar, yaitu 00 dan 11,
sementara itu terdapat 1 kemungkinan nilai masukan pertama kurang dari masukan kedua, demikian
juga dengan 1 kemungkinan nilai masukan pertama lebih dari masukan kedua.
Tabel 3. Tabel Kebenaran Comparator
A B OA=B OA<B OA>B
0 0 1 0 0
0 1 0 1 0
1 0 0 0 1
1 1 1 0 0
Berdasarkan Tabel 3, diperoleh persamaan untuk implementasi rangkaian Comparator sebagai
berikut:
OA=B = A XNOR B OA<B
= A’ B
OA>B = A B’
Berdasarkan persamaan di atas dapat digambarkan rangkaian logika Comparator seperti terlihat pada
Gambar 6.

A B

OA=B

OA<B

OA>B

Gambar 6. Rangkaian logika Comparator

B. Lembar Kerja
1. Alat dan Bahan
A
Komputer / Laptop
B
Software DSCH2
2. Langkah-langkah percobaan
Half Adder & Full Adder
A
Praktikan telah membaca dan mempelajari materi modul praktikum yang akan dilaksanakan.
B
Rangkailah gerbang logika full adder (kombinasi 2 half adder) berikut ini:

C
Sambungkan input & Ci dengan button dan output dan Cout dengan light.
D
Amatilah dan catatlah output terhadap kombinasi keadaan input.
E
Rangkailah gerbang logika full adder berikut ini:
F
Sambungkan input & Ci dengan button dan output dan Cout dengan light.
G
Amatilah dan catatlah output terhadap kombinasi keadaan input.
H
Bandingkan kedua full adder di atas.

Full Adder Parallel

a) Rangkailah full adder parallel 4-bit berikut ini: (file ada di DSCH2 Insert  User Symbol 
fadd.sym)

b) Sambungkan input A, B dengan Hexa Keyboard & Ci dengan button dan output dengan
Hexa Display & Carry dengan light atau lampu
c) Amatilah dan catatlah output terhadap kombinasi keadaan input.
 d) Rangkailah full adder parallel 4-bit (signed & unsigned) berikut ini: (file ada di DSCH2 Insert
 Another Schema  Add4Signed.sch )

e) Amatilah dan catatlah output terhadap kombinasi keadaan input.

f) Bandingkan kedua full adder parallel di atas.
Komparator
a) Praktikan telah membaca dan mempelajari materi modul praktikum yang akan dilaksanakan.
b) Rangkailah gerbang logika komparator 1-bit berikut ini:

c) Sambungkan terminal input dengan button input dan terminal output dengan lampu (light).
d) Amatilah dan catatlah output terhadap kombinasi keadaan input.
e) Rangkailah gerbang logika komparator 2-bit berikut ini:
f) Sambungkan terminal input dengan button input dan terminal output dengan lampu
(light).
g) Amatilah dan catatlah output terhadap kombinasi keadaan input.
h) Bandingkan kedua komparator di atas.
 LAMPIRAN

Lembar Kerja Modul V

 DAFTAR PUSTAKA

Fadihillah, Arry. 27 Desember 2018. Adder dan

Komparator.
http://arrymuhammad23.blogspot.com/2017/02/adder-dan-
komparator.html,

Isbataqsi. 7 Januari 2016. Rangkaian

Komparator. https://www.tneutron.net/elektro/rangkaian-
komparator/,
 Lampiran Screenshot Pada DSCH2

1. Half Adder

Output ketika input bernilai 001

Output Ketika input bernilai 000

 Output Ketika input bernilai 010

Output Ketika input bernilai 011

Output Ketika input bernilai 100

Output Ketika input bernilai 101
Output Ketika input bernilai 110
Output Ketika input bernilai 111
2. Full Adder

Output Ketika input bernilai 000

Output Ketika input bernilai 001
Output Ketika input bernilai 010

Output Ketika input bernilai 011

Output Ketika input bernilai 100

Output Ketika input bernilai 101

Output Ketika input bernilai 110

Output Ketika input bernilai 111

 3. Full Adder Parallel 4-bit

Output Ketika input bernilai 0+F

Output Ketika input bernilai 1+E

Output Ketika input bernilai 2+D

Output Ketika input bernilai 3+C
Output Ketika input bernilai 4+B
Output Ketika input bernilai 5+A
Output Ketika input bernilai 6+9
 Output Ketika input bernilai 1+8

4. Full Adder Parallel 4-bit signed dan unsigned

 Output Ketika input bernilai -1+(-3)

5. Komparator 1-bit
Output Ketika input bernilai 00
Output Ketika input bernilai 01
Output Ketika input bernilai 10

Output Ketika input bernilai 11

 6. Komparator 2-bit

Output Ketika input bernilai 0000

Output Ketika input bernilai 0001

Output Ketika input bernilai 0010
Output Ketika input bernilai 0011
Output Ketika input bernilai 0100
Output Ketika input bernilai 0101
Output Ketika input bernilai 0110
Output Ketika input bernilai 0111
 Output ketika input bernilai 1000

Output Ketika input bernilai 1001

Output Ketika input bernilai 1010

Output Ketika input bernilai 1011

Output Ketika input bernilai 1100

Output Ketika input bernilai 1101

Output Ketika input bernilai 1110

Output Ketika input bernilai 1111