Laporan Praktikum

Logika Kombinasi dalam Kemasan IC

Abdul Hadi Efendi_24060117140053

LAPORAN PRAKTIKUM
DASAR SISTEM
LOGIKA KOMBINASI DALAM
KEMASAN IC

IMPLEMENTASI
FULL ADDER

Disusun Oleh:
Abdul Hadi Efendi

LAPORAN PRAKTIKUM

DEPARTEMEN ILMU KOMPUTER / INFORMATIKA

FAKULTAS SAINS DAN MATEMATIKA
UNIVERSITAS DIPONEGORO
2017

i
 Laporan Praktikum
Logika Kombinasi dalam Kemasan IC
Abdul Hadi Efendi_24060117140053

DAFTAR ISI

HALAMAN JUDUL........................................................................................ i

DAFTAR ISI..................................................................................................... ii

BAB I : PENDAHULUAN

A. Rumusan Masalah............................................................... 1

B. Tujuan................................................................................. 1

BAB II : PEMBAHASAN

A. Dasar Teori.......................................................................... 2

B. Data Percobaan................................................................... 5

BAB III : PENUTUP

A. Kesimpulan......................................................................... 10

B. Daftar Pustaka..................................................................... 10

ii
 Laporan Praktikum
Logika Kombinasi dalam Kemasan IC
Abdul Hadi Efendi_24060117140053

BAB I
PENDAHULUAN

A.RUMUSAN MASALAH

Rumusan masalah yang akan menjadi bahasan pada laporan praktikum

ini adalah “Apakah kedua rangkaian yang terdapat pada file FAFORM.sch,
yaitu rangkaian full adder dengan menggunakan gerbang XOR-3 Input dan
dengan menggunakan half adder, keduanya sama-sama telah menunjukkan
wataknya sebagai full adder 1-bit.” selain itu dalam laporan praktikum ini juga
diharuskan penyertaan bukti melalui eksperimen.

B.TUJUAN

Berdasarkan rumusan masalah yang telah di sebutkan diatas maka

tujuan dari percobaan ini diantaranya adalah sebagai berikut :
1. Mengimplementasikan rangkaian full adder 1-bit dengan
menggunakan gerbang XOR-3 Input
2. Mengimplementasikan rangkaian full adder 1-bit dengan
menggunakan half adder
3. Membuktikan secara eksperimen bahwa kedua bentuk rangkaian diatas
(dengan menggunakan gerbang XOR dan dengan menggunakan half
adder) telah menunjukkan wataknya sebagai full adder 1-bit.

1
 Laporan Praktikum
Logika Kombinasi dalam Kemasan IC
Abdul Hadi Efendi_24060117140053

BAB II
PEMBAHASAN

A. DASAR TEORI

Penjumlahan biner (Adder) adalah rangkaian logika kombinasi yang

berfungsi melakukan operasi penjumlahan bilangan biner. Penjumlahan biner
1-bit terdiri atas half adder dan full adder. Namun sesuai dengan judul laporan
praktikum ini “Implementasi Full Adder” jadi yang menjadi perhatian kita
adalah full adder, half adder hanya sebagai keterangan tambahan.
1. Half Adder
Half Adder merupakan rangkaian penjumlah yang tidak menyertakan
bawaan sebelumnya (previous carry) pada inputnya. Dari definisi tersebut
dapat disusun tabel kebenaran sebagai berikut.
Tabel (a). Tabel kebenaran half adder

Input Output
A B S Cn Keterangan :
0 0 0 0
A : Bilangan yang dijumlahkan
0 1 1 0
B 1 0 1 0 : Bilangan penjumlah
C 1 1 0 1 : Hasil penjumlahan (sum)
D : Bawaan berikutnya (next
carry)
Bila diperhatikan, output S dari half adder membentuk fungsi non-
equality comparator atau XOR dan output Cn membentuk operasi AND. Jadi,
persamaan output half adder untuk hasil penjumlahan dapat ditulis :
S = A ⊕ B dan untuk bawaan berikutnya Cn = AB
Dan berikut adalah blok diagram dari half adder (simbol half adder)

A S
HA
B Cn

2
 Laporan Praktikum
Logika Kombinasi dalam Kemasan IC
Abdul Hadi Efendi_24060117140053

2. Full Adder
Full Adder adalah rangkaian penjumlah yang menyertakan bawaan
sebelumnya (previous carry) pada inputnya. Atas dasar pengertian
tersebut, tabel kebenaran full adder 1-bit dapat disusun sebagai berikut.
Tabel (b). Tabel kebenaran full adder 1-bit

Input Output
A B Cp S Cn
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1

Dalam hal ini Cp adalah bawaan sebelumnya (previous carry). Dari

tabel kebenaran terlihat bahwa output S membentuk fungsi detektor jumlah
ganjil, yang berarti fungsi tersebut dapat diimplementasikan secara efisien
dengan menggunakan XOR-3 Input, jadi : S = A ⊕ B ⊕ Cp persamaan (a)
Sedangkan untuk menentukan persamaan Cn, disusun terlebih dahulu
peta karnaugh untuk Cn sebagai berikut.
AB
Cp 00 01 11 10

0 0 0 1 0

1 0 1 1 1
1
Dari peta karnaugh tersebut dapat
diperoleh persamaan untuk Cn sebagai berikut : Cn = AB + ACp + BCp
persamaan (b)
Dari peta karnaugh tersebut dapat diperoleh persamaan untuk C n
sebagai berikut : Cn = AB + ACp + BCp persamaan (b)

3
 Laporan Praktikum
Logika Kombinasi dalam Kemasan IC
Abdul Hadi Efendi_24060117140053

Berdasarkan persamaan (a) dan persamaan (b) diatas, implementasi

rangkaian full adder 1-bit dapat dinyatakan dalam bentuk seperti pada gambar
dibawah. Yang merupakan implementasi menggunakan gerbang XOR-3 Input.
B
A S
Cp

Cn

Sedangkan untuk blok diagram dari full adder (simbol full adder)
adalah sebagai berikut.

A S
B FA 1-Bit
Cp Cn
Cn
Selain dapat diimplementasikan dengan XOR, full adder 1-bit juga
dapat diimplementasikan dengan menggunakan half adder. Jika full adder
diimplementasikan dengan half adder, maka persamaan output untuk S tetap
seperti pada persamaan (a) yakni S = A ⊕ B ⊕ Cp, namun persamaan output
untuk Cn, perlu dimodifikasi menjadi :
Cn = AB + AC + BCp

= AB + ACp (B + ) + BCp (A + )

= AB + (ABCp + A Cp) + (ABCp + BCp)

= (AB + ABCp + ABCp) + (A Cp + BCp)

= AB (1 + Cp + Cp) + (A + B) Cp

= AB (1) + (A + B) Cp

= AB + (A + B) Cp

Cn = AB + (A ⊕ B) Cp persamaan (c)

4
 Laporan Praktikum
Logika Kombinasi dalam Kemasan IC
Abdul Hadi Efendi_24060117140053

Dengan menggunakan persamaan (a) dan (c), implementasi full adder

dengan menggunakan half adder dapat dideskripsikan seperti pada gambar
dibawah.

B S
A
Cp
Cn

B. DATA PERCOBAAN

1. Langkah-Langkah Percobaan
Langkah-langkah dalam melakukan percobaan ini adalah sebagai
berikut :
1. Menjalankan program aplikasi DSCH2
2. Membuka file FAFORM.sch yang ada di dalam folder bersamaan
dengan program DSCH2 tadi
3. Memberikan input untuk semua kombinasi yang mungkin
4. Mengamati output setiap bentuk rangkaian yang ada
5. Membandingkan watak dari kedua rangkaian tadi (FAFORM.sch) dan
menganalisa apakah kedua rangkaian tersebut telah menunjukkan
wataknya sebagai full adder 1-bit

5
 Laporan Praktikum
Logika Kombinasi dalam Kemasan IC
Abdul Hadi Efendi_24060117140053

2. Hasil Percobaan
Sebelum masuk ke pembahasan hasil percobaan, berikut saya
tampilkan tampilan layar DSCH untuk file FAFORM.sch keadaan sebelum
eksperimen.

Dan berikut saya tampilkan hasil dari percobaan saya dengan

memberikan inputan untuk semua kombinasi yang mungkin.

6
 Laporan Praktikum
Logika Kombinasi dalam Kemasan IC
Abdul Hadi Efendi_24060117140053

7
 Laporan Praktikum
Logika Kombinasi dalam Kemasan IC
Abdul Hadi Efendi_24060117140053

8
 Laporan Praktikum
Logika Kombinasi dalam Kemasan IC
Abdul Hadi Efendi_24060117140053

9
 Laporan Praktikum
Logika Kombinasi dalam Kemasan IC
Abdul Hadi Efendi_24060117140053

Dari data hasil percobaan diatas telah terbukti bahwa kedua rangkaian
tersebut sama wataknya yakni sebagai full adder 1-bit, karena dari berbagai
kombinasi input yang mungkin, keduannya menghasilkan output yang sama,
dan sifatnya sesuai dengan tabel (b), tabel kebenaran full adder 1-bit.

BAB III
PENUTUP

A. KESIMPULAN

Selain diimplementasikan ke dalam bentuk XOR 3-Input, Rangkaian full

adder dapat pula diimplementasikan dengan menggunakan half adder, hal ini telah
terbukti dari semua percobaan input yang diberikan, keduanya (rangkaian full
adder dengan menggunakan gerbang XOR 3-Input dan dengan menggunakan half
adder) hasilnya selalu sama dan sifatnya sesuai dengan sifat half adder,
sebagaimana tercantum dalam tabel (b), tabel kebenaran full adder 1-bit.

B. DAFTAR PUSTAKA

Muchlas. 2005. Rangkaian Digital. Yogyakarta: Gava Media

10