TRANSISTOR EFEK MEDAN LISTRIK

(FIELD EFFECT TRANSISTOR)

8.1 Pendahuluan
Pada prinsipnya transistor efek
medan listrik atau yang disebut juga
dengan field effect transistor (JFET)
seperti yang terlihat pada gambar 8.1 di
samping ini merupakan sebuah
komponen semikonduktor dengan 3
(tiga) terminal, tetapi memiliki cara
kerja yang berbeda dengan transistor.
transistor efek medan (field effect
(a)
transistor) tersebut dapat dikelompokan
menjadi 2 (bagian), yaitu:
1. JFET
(junction field effect transistor).
2. MOSFET
(metal oxide silicon field effect
transistor).
Pada bagian ini kita hanya
mendiskusikan JFET (junction field
(b) effect transistor), sedangkan untuk
Gambar 8.1. (a) dan (b). JFET. MOSFET akan dibahas pada bab
berikutnya.
JFET (junction field effect transistor) atau yang disebut juga dengan
transistor efek medan persambungan merupakan salah satu jenis transistor
unipolar yang pengoperasiannya dikendalikan oleh tegangan (voltage-controlled
device), tentu hal tersebut sangat berbeda dengan sebuah transistor yang
pengoperasiannya dikendalikan oleh arus listrik (current-controlled device). JFET

202
tersebut merupakan salah satu jenis transistor unipolar, yaitu jenis transistor yang
hanya beroperasi dengan 1 (satu) jenis pembawa mayoritas (majority carriers),
yaitu elektron sebagai pembawa muatan negatif atau lubang (holes) sebagai
pembawa muatan positif, tentu hal tersebut sangat berbeda dengan sebuah
transistor yang bekerja dengan 2 (dua) pembawa mayoritas. Pada transistor
(current-controlled device) jumlah arus basis akan mengatur jumlah arus kolektor,
sedangkan pada JFET (voltage-controlled device) berbeda, yaitu jumlah tegangan
di antara 2 (dua) terminal gerbang (gate) dan sumber (source) akan mengatur
jumlah arus yang akan melalui JFET tersebut. JFET tersebut memiliki tahanan
masukan yang sangat tinggi (very high resistance) dan tahanan masukan yang
sangat tinggi tersebut dapat dimanfaatkan pada berbagai aplikasi yang
membutuhkannya.
Pada prinsipnya dibutuhkan cara yang berbeda dari sebuah transistor untuk
mengoperasikan sebuah JFET. Sebuah JFET dioperasikan dengan membuatnya
berkondisi prategangan maju (forward bias) dengan menggunakan sebuah
tegangan, tentu hal tersebut berbeda dengan sebuah transistor yang membutuhkan
arus listrik untuk membuatnya berkondisi prategangan maju (forward bias). Arus
listrik yang berada di dalam JFET tersebut akan dikendalikan oleh sebuah medan
listrik (electric field) seperti yang terjadi di dalam sebuah tabung hampa (vacuum
tube).
Pada dasarnya JFET dapat dikelompokan ke dalam 2 (dua) bagian, yaitu:
1. JFET saluran N (N channel).
2. JFET saluran P (P channel).

8.1.1 Simbol JFET

Pada umumnya JFET disimbolkan
seperti yang terlihat pada gambar 8.2 di
samping ini.

Gambar 8.2. Simbol JFET

203
8.1.2 Konstruksi

(a) (b)

(d)
(c)
Gambar 8.3. (a) dan (c). Konstruksi JFET saluran-N (N channel).
(b) dan (d). Konstruksi JFET saluran-P (P channel).

Perhatikan konstruksi JFET pada gambar 8.3 di atas. Pada gambar 8.3 (a)
dan (c) tersebut terlihat kontruksi dari sebuah JFET saluran-N (N channel).
Konstruksi JFET saluran-N (N channel) tersebut terdiri atas 2 (dua) daerah tipe-P
di dalam sebuah bidang silikon (silicon) tipe-N. 2 (dua) daerah tipe-P tersebut
dihubungkan secara bersama sehingga membentuk sebuah gerbang (gate). Pada
gambar 8.3 (b) dan (d) tersebut terlihat konstruksi dari sebuah JFET saluran-P (P
channel). Konstruksi JFET saluran-P (P channel) tersebut terdiri atas 2 (dua)
daerah tipe-N di dalam sebuah sebuah bidang silikon (silicon) tipe-P. 2 (dua)
daerah tipe-N tersebut dihubungkan secara bersama sehingga membentuk sebuah
gerbang (gate).

204
 Pada dasarnya terdapat notasi penting yang sebaiknya dipahami, yaitu:
1. Source, source atau yang disebut juga dengan sumber merupakan sebuah
terminal awal di dalam sebuah JFET. Source tersebut adalah awal dari
pembawa-pembawa mayoritas (majority carriers) yang akan memasuki
JFET, oleh karena itu terminal ini disebut sebagai source atau sumber.
2. Drain, drain atau yang disebut juga dengan penguras merupakan sebuah
terminal akhir di dalam sebuah JFET. Drain tersebut adalah awal dari
pembawa-pembawa mayoritas (majority carriers) yang akan meninggalkan
JFET, oleh karena itu terminal ini disebut sebagai drain atau penguras.
Tegangan di antara source dan drain VDS  tersebut dikendalikan oleh arus
drain I D  .
3. Gate, gate atau yang disebut juga dengan gerbang merupakan sebuah daerah
yang disusun oleh semikonduktor dengan konsentrat yang padat. Gate
tersebut terhubung secara internal sehingga membentuk 2 (dua)

persambungan PN (PN junction). Tegangan dari sumber dan gerbang VGS 

tersebut membuat gate berkondisi prategangan balik (reverse bias).
4. Channel, channel atau yang disebut juga dengan saluran merupakan sebuah
ruang di antara 2 (dua) gerbang sehingga membentuk sebuah saluran
(channel). Channel tersebut merupakan saluran yang digunakan oleh
pembawa-pembawa mayoritas (majority carriers) untuk lewat dari gate
menuju drain ketika terdapat VDS .

8.2 Pengoperasian Transistor Efek Medan Persambungan (JFET)

Pada prinsipnya terdapat 2 (dua) hal penting yang sebaiknya diketahui untuk
mengoperasikan sebuah JFET, yaitu:
1. Gate selalu berkondisi prategangan balik (reverse bias). Kondisi

prategangan balik (reverse bias) tersebut menyebabkan arus gate I G  pada

JFET adalah 0.
2. Pembawa-pembawa mayoritas (majority carriers) akan berawal dari
terminal source dan berakhir pada terminal drain.

205
3. Pada JFET saluran-N (N-channel), terminal source S  dihubungkan ke
polaritas negatif catu daya drain. Hubungan antara terminal source dan
polaritas negatif tersebut betujuan untuk memperoleh elektron.
4. Pada JFET saluran-P (P-channel), terminal source dihubungkan ke polaritas
positif catu daya drain. Hubungan antara terminal source dan polaritas
positif tersebut bertujuan untuk mendapatkan lubang-lubang (holes).

(a) (b)

(c) (d)
Gambar 8.4. (a), (b), (c) dan (d). Cara kerja JFET

Perhatikan JFET saluran-N (N-channel) pada gambar 8.4 di atas.

Pada prinsipnya JFET beroperasi saat VGS maupun VDS berubah.
1. VGS  0 volt dan VDS  0 volt

Pada prinsipnya nilai arus drain I D  adalah bernilai 0 saat VGS  0 volt dan

VDS  0 volt . Nilai VDS yang 0 volt tersebut menyebabkan daerah kekosongan

206
(depletion region) mengelilingi persambungan PN (PN junction). Luas dari daerah
kekosongan tersebut adalah sama dan simetris antara satu dan lainnya seperti yang
terlihat pada gambar 8.4(a).
2. VGS  0 volt dan VDS  0 volt
Perhatikan gambar 8.4 (b) dan (c) tersebut.
Pada gambar tersebut terlihat bahwa JFET dihubungkan ke sebuah catu daya

VDD . Catu daya VDD yang dihubungkan ke JFET tersebut menyebabkan elektron-
elektron mengalir dari source menuju drain. Elektron-elektron yang mengalir dari
source menuju drain tersebut menyebabkan daerah drain-gate memiliki nilai
maksimum dan source-gate memiliki daerah minimum. Daerah gate-drain yang
memiliki nilai maksimum tersebut akhirnya menyebabkan daerah kekosongan
(depletion region) menembus lebih ke dalam pada saluran (channel) di daerah gate-
drain tersebut daripada di daerah source-gate.
3. VGS  0 volt dan VDS  0 volt
Perhatikan gambar 8.4(d) tersebut.
Pada gambar tersebut terlihat bahwa telah terjadi peningkatan daerah
kekosongan (depletion region). Peningkatan daerah (depletion region) tersebut
disebabkan oleh peningkatan prategangan balik (reverse bias) pada gate.
Peningkatan daerah kekosongan (depletion region) tersebut akhirnya
menyebabkan saluran (channel) menjadi terputus (cut off).
4. VGS  0 volt dan VDS dinaikan.
Pada peristiwa yang telah diuraikan tersebut kita dapat melihat bahwa sebuah
JFET adalah sebuah komponen semikonduktor yang pengoperasiannya
dikendalikan oleh tegangan (voltage-controlled device). Untuk pengoperasian
sebuah JFET saluran-P (P-channel) adalah sama dengan pengoperasian JFET
saluran-N (N-channel), namun hanya berbeda pada pembawa-pembawa
mayoritasnya (majority carriers), yaitu lubang-lubang (holes) serta polaritas dari
VDD dan VGS adalah terbalik.

207
8.4 Parameter Transistor Efek Medan (FET)
Pada prinsipnya ada 9 (sembilan) parameter pada FET yang sebaiknya
diketahui untuk mengoperasikan FET tersebut, yaitu:
1. Arus drain – prategangan kosong (drain current for zero bias)
2. Arus balik gate (gate reverse current).
3. Arus putus drain (drain cut off current).
4. Tegangan breakdown gate-source (gate-source breakdown voltage).
5. Tegangan petik gate-source (gate-source pinch off voltage)
6. Transkonduktansi maju sinyal kecil
(small-signal forward transconductance).
7. Tahanan drain-source dc (dc drain-source resistance).
8. Kapasitansi masukan (input capacitance).
9. Kapasitansi hantar balik (reverse transfer capacitance).

8.4.1 Arus Drain – Prategangan Kosong (Drain Current For Zero Bias)
Pada dasarnya arus drain – prategangan kosong atau yang disebut juga
dengan drain current for zero bias merupakan arus drain yang mengalir ketika

gate dihubung singkat (short circuited) ke source VGS  0. Secara matematis
arus drain – prategangan kosong (drain current for zero bias) disimbolkan dengan
I .
DSS

8.4.2 Arus Balik Gate (Gate Reverse Current)

Pada dasarnya arus balik gate atau yang disebut juga dengan gate reverse
current merupakan arus bocor (leakage current) yang mengalir di antara gate dan
source saat terminal source dan gate sedang berkondisi prategangan balik (reverse
bias). Secara matematis arus balik gate (gate reverse current) disimbolkan dengan
I .
GSS

8.4.3 Arus Putus Drain (Drain Cutoff Current)

Pada dasarnya arus putus drain atau yang disebut juga dengan drain cutoff

208
 D, off

current merupakan arus drain yang mengalir ketika JFET dibuat berkondisi
prategangan (biased) pada kondisi putusnya (off). Secara matematis arus putus

drain (drain cutoff current) disimbolkan dengan I

8.4.4 Tegangan Kerusakan Source-Gate

(Gate-Source Breakdown Voltage)
Pada dasarnya tegangan kerusakan source-gate atau yang disebut juga
dengan gate-source breakdown voltage merupakan tegangan balik maksimum
yang dapat diberikan untuk melintasi terminal gate dan source tanpa merusak
JFET. Secara matematis tegangan kerusakan source-gate (gate-source breakdown
voltage) disimbolkan BVGSS .

8.4.5 Tegangan Petik Source-Gate (Gate-Source Pinch off Voltage)

Pada dasarnya tegangan petik source-gate atau yang disebut juga dengan
gate-source pinch off voltage merupakan tegangan gate ke source yang
menyebabkan nilai I DSS berkurang sebesar  1% dari nilai maksimum saat JFET
diberikan tegangan drain-source. Secara matematis tegangan petik source-gate
(gate-source pinch off voltage) disimbolkan dengan VP .

8.4.6 Transkonduktansi Maju Sinyal Kecil

(Small-Signal Forward Transconductance)
Pada dasarnya transkonduktansi maju sinyal kecil atau yang disebut juga
dengan small-signal forward transconductance merupakan perbandingan dari
sebuah perubahan kecil pada arus drain terhadap sebuah perubahan kecil pada
tegangan gate-source pada hubungan source bersama (common source). Secara
matematis tarnskonduktansi maju sinyal kecil (small-signal forward
transconductance) disimbolkan dengan g fs , parameter tersebut merupakan sebuah
petunjuk dari penguatan JFET.

209
8.4.7 Tahanan Source-Drain DC (DC Drain-Source Resistance)
Pada dasarnya tahanan source-drain dc atau yang disebut juga dengan dc
drain-source resistance merupakan perbandingan dari tegangan dc drain-source
terhadap arus dc drain. Tahanan source-drain dc (dc drain-source resistance)
tersebut umumnya diukur saat VGS  0 volt dan disimbolkan dengan rDS .

8.4.8 Kapasitansi Masukan (Input Capacitance)

Pada dasarnya kapasitansi masukan atau yang disebut juga dengan input
capacitance merupakan kapasitansi masukan sinyal kecil pada JFET di dalam
hubungan source bersama (common source) saat VDS  0 volt . Secara matematis

kapasitansi masukan (input capacitance) tersebut disimbolkan dengan Ciss .

8.4.9 Kapasitansi Hantar Balik (Reverse Transfer Capacitance)

Pada dasarnya kapasitansi hantar balik atau yang disebut juga dengan reverse
transfer capacitance merupakan kapasitansi diantara drain dan gate pada JFET
didalam hubungan source bersama (common source) saat VDS  0 volt . Secara
matematis kapasitansi hantar balik (reverse transfer capacitance) tersebut
disimbolkan dengan Crss .

8.5 Rangkaian Transistor Efek Medan (JFET)

Pada dasarnya JFET banyak dimanfaatkan pada berbagai aplikasi. Berikut ini
adalah analisa dari beberapa rangkaian yang menggunakan JFET.

8.5.1 Rangkaian Dasar Transistor Efek Medan (Base Bias)

Pada prinsipnya rangkaian dasar dari sebuah JFET merupakan sebuah
rangkaian self-bias. Rangkaian self-bias seperti yang terlihat pada gambar 8.5 (a)
dan (b) tersebut adalah jenis rangkaian prategangan JFET yang umum digunakan
oleh JFET tersebut. Rangkaian self-bias tersebut disusun bersama dengan 3 (tiga)
buah resistor RG , RS dan RD serta dioperasikan dengan membuat kondisi

210
persambungan gate-source (gate-source junction) berkondisi prategangan balik
(reverse bias). Kondisi prategangn balik (reverse bias) pada rangkaian self-bias

pada JFET tersebut membutuhkan sebuah  VGS untuk sebuah JFET saluran-N (N

channel) seperti yang terlihat pada gambar 8.5(a) dan sebuah  VGS untuk sebuah
JFET saluran-P (P channel) seperti yang terlihat pada gambar 8.5(b).

(a) (b)

Gambar 8.5. (a) dan (b). Rangkaian self-bias pada sebuah JFET.

Pada rangkaian tersebut terlihat bahwa RG tidak menyebabkan prategangan

(bias) pada JFET karena tidak ada tegangan yang melintasi RG tersebut.
Pada rangkaian self-bias untuk JFET saluran-N (N channel) tersebut terlihat
bahwa I S menghasilkan sebuah tegangan jatuh yang melintasi R3 . Tegangan jatuh
yang melintasi R3 tersebut menyebabkan source menjadi positif terhadap ground.

Pada rangkaian tersebut nilai arus source adalah sama dengan arus drain I S  I D

 dan tegangan gate adalah 0 VG  0 volt , maka tegangan gate-source pada
rangkaian tersebut adalah:
VG  VG  VS  0  I D RS  I D RS

VGS  I D RS

211
  I D RS 

Gambar 8.6. Rangkaian JFET dengan

pembagi tegangan (voltage divider).

Sedangkan untuk JFET saluran-P (P channel) pada rangkaian self bias, nilai tegangan gate-source adalah bernilai positif VGS

Tegangan drain ke ground pada rangkaian tersebut adalah:

VD  VDD  I D RD
Maka tegangan drain-source pada rangkaian tersebut adalah:
VDS  VD  VS  VDD  I D RD  RS 

8.5.5 Rangkaian Dengan Pembagi Tegangan

 Pada umumnya sebuah JFET
digunakan dengan sebuah pembagi
tegangan atau yang disebut juga dengan
voltage divider. JFET yang disusun
bersama dengan pembagi tegangan
(voltage divider) tersebut harus
memiliki tegangan source yang bernilai
lebih positif daripada tegangan pada
gate. Tegangan source yang bernilai
positif dari tegangan gate tersebut akan
menyebabkan JFET menjadi berkondisi
prategangan balik (reverse bias).
Perhatikan rangkaian JFET dengan
pembagi tegangan (voltage divider)
seperti yang terlihat pada gambar 8.6 di
samping ini.
Pada rangkaian JFET dengan pembagi tegangan tersebut nilai tegangan
source adalah:
VS  I D RS

Pada gate terlintas tegangan pembagi yang diatur oleh R1 dan R2 ,yaitu
sebesar:

212
  R 
2

V  V
G  R  R  DD
 1 2 
Sedangkan tegangan gate-source adalah:
VGS  VG  VS
Maka tegangan source adalah:
VS  VG  VGS
Arus drain pada rangkaian JFET tersebut adalah:
VS
ID 
RS
V  V
ID  G GS

RS

213