E.

Pencacah Ring
Dalam banyak aplikasi sering diperlukan suatu pencacah yang dapat
membangkitkan pulsa secara berurutan pada outputnya. Misalnya pada clock ke-0 output
Q3 bernilai tinggi dan output lainnya rendah. Pada clock ke-1 output Q2 tinggi lainnya
rendah dan seterusnya. Pencacah yang memiliki watak dapat membangkitkan pulsa
secara berurutan dinamakan pencacah ring. Pencacah ini dapat dibangun dengan
menggunakan flip-flop D, dan rangkaiannya ditunjukkan pada gambar 26 (a), sedangkan
gambar 26(b) dan tabel 7 menunjukkan diagram waktu dan tabel keadaannya.

Gambar 26. Pencacah ring: (a) rangkaian, dan (b) diagram waktu

Anggap mula-mula Q3 tinggi dan output lainnya rendah. Pada clock ke 1, Q2

menjadi tinggi karena input flip-flop D2 sama dengan Q3 yakni tinggi, sedangkan output
lainnya rendah. Output Q3 menjadi rendah karena input flip-flop D3 sama dengan output
Q0 yakni rendah. Pada clock ke-2, Q1 menjadi tinggi karena input flip-flop D1 sama
dengan output Q2 yakni tinggi, dan output yang lain rendah. Pada clock ke-3, output Q0
menjadi tinggi karena input flip- flop D0 sama dengan output 1 yakni tinggi dan output
lainnya rendah. Pada clockke-4 kembali 03 menjadi tinggi karena input D3samadengan
output D0 yakni tinggi, dan output lainnya rendah. Karena urutan outputnya kembali lagi
pada clock ke-4, maka pencacah ring seperti ini termasuk pencacah modulo-4. Keadaan-
keadaan tersebut dapat dituangkan dalam bentuk label keadaan seperti ditunjukkan pada
tabel 7.
Tabel 7. Tabel keadaan pencacah ring modulo-4

Untuk mengoperasikan pencacah ring harus ada pemberian nilai awal sehingga
terdapat sebuah flip-flop saja yang outputnya bernilai 1 dan flip-flop yang lain outputnya
bernilai 0, misalnya Q3Q2Q1Q0=1000. Keadaan ini dapat diperoleh jika flip-flop yang
digunakan dilengkapi dengan input preset dan clear. Jadi, sebelum pulsa clock diberikan,
salah satu flip-flop penyusun pencacah ring diberikan preset dan lainnya clear.
F. Aplikasi Pencacah
Pada bagian akhir uraian pencacah ini akan dikemukakan beberapa aplikasi dari
rangkaian pencacah. Pencacah dapat diaplikasikan untuk berbagai keperluan, antara lain
sebagai rangkaian pencacah frekuensi (frequency counter) dan sebagai jam digital.
a. Pencacah Frekuensi
Pencacah frekuensi merupakan rangkaian yang dapat mengukur dan menampilkan
nilai frekuensi dari suatu pulsa sinyal. Salah satu dati sebagian besar metode yang
digunakan untuk membangun pencacah frekuensi ditunjukkan pada gambar 27(a). Pada
gambar tersebut ditunjukkan metode pencacah frekuensi dalam bentuk yang sederhana,
terdiri atas sebuah pencacah yang dilengkapi dengan decoder dàn penampil output serta
sebuah gerbang AND. Salah satu input gerbang AND merupakan saluran bagi pulsa yang
tidak diketahui frekuensinya (fn) dan input yang lain adalah saluran pulsa sampel yang
digunakan untuk menentukan banyaknya pulsa yang boleh diteruskan lewat gerbang
AND ke pencacah.
Diagram waktu pada gambar 27 (b) menunjukkan pulsa clear yang diberikan pada
t0 menjadikan pencacah mulai melakukan pencacahan pada keadaan output 0. Sampai
pada t1, pulsa sampel masih rendah sehingga output gerbang AND yakni Z bernilai
rendah menjadikan pencacah belum melakukan pencacahan. Ketika pulsa sampel
diberikan yakni bernilai tinggi untuk t1 sampai dengan t2, pulsa frekuensi yang tidak
diketahui akan diteruskan oleh gethang AND dan akan dihitung oleh pencacah. Interval
waktu pemberian pulsa sampel dinamakan interval waktu penyampelan (sampling
interval). Setelah t2, output AND kembali rendah dan pencacah berhenti menghitung.
Jadi, pencacah akan menghitung jumlah pulsa-pulsa yang masuk selama interval waktu
penyampelan.

Gambar 27. Metode pencacahan pada pencacah frekuensi

1
 Contoh, suatu sinyal memiliki frekuensi 3792 Hz atau 3792 cps (cycle per
second). Jika sinyal tersebut diumpankan ke input pencacah frekuensi dengan interval
penyampelan 1s, maka pencacah tersebut akan melakukan pencacahan sebanyak 3792
pulsa. Jika interval penyampelan yang diberikan sebesar 0,1s maka pencacahan yang
tiilakukan sebanyak 3792 pulsa/s x 0,is=379,2 pulsa. Namun karena jumlah pulsa
merupakan bilangan bulat, maka pencacahan yang dilakukan sebesar 379 pulsa atau 380
pulsa, dan jika interval penyampelan yang diberikan sebesar 1 Oms, maka pencacahan
yang dilakukan sebesar 37 pulsa atau 38 pulsa.
Akurasi dan metode ini tergantung pada stabilitas pulsa sampel. Oleh sebab itu
diperlukan pembangkit pulsa sampel yang stabil. Gambar 279 menunjukkan salah satu
cara memperoleh pulsa sampel yang stabil. Jika saklar putar ditempatkan pada posisi is
maka waktu penyampelannya adalah 0,5s. Hal itu dikarenakan pulsa dengan periode T=1
S memiliki dua keadaan yakni keadaan tinggi untuk 0,5s pertama dan rendah untuk 0,5s
berikutnya. Karena interval penyampelan adalah interval waktu ketika pulsa sampel
bemilai tinggi, maka untuk T=ls membenikan interval penyampelan sebesar 0,5s. Agar
waktu penyampelan menjadi is maka output saklar perlu dimasukkan ke input flip-flop
sehingga peniode pulsa sampelnya menjadi 2s. Ingat, sifat flip-flop adalah sebagai
pembagi dua fekuensi atau pengganda periode.

Gambar 28. Diagram blok pembangkit pulsa sampel

Rangkaian pencacah frekuensi yang lebih lengkap ditunjukkan pada gambar 281.
Pencacah frekuensi tersebut dilengkapi dengan elemen digital one shot(OS). OS pada
dasamya merupakan flip-flop yang keadaan outputnya tinggi selama waktu t jika
inputnya terpicu oleh pulsa clock Dalam keadaan normal output OS adalah Q=0 dan Q0
=1. Waktu t merupakan lebar pulsa tinggi yang nilainya dapat dipilih atau ditentukan
dengan mengatur nilai resistansi dan kapasitansi luar.
Terdapat dua jenis OS, yakni nonretriggerable atau disingkat dengan NOS dan
retriggerable disingkat ROS. NOS merupakan OS yang outputnya bernilai tinggi selama
t, ketika terpicu oeh pusa clock, dan sekali NOS terpicu keadaan outputnya tidak
terpengaruh oleh pulsa clock sampai keadaannya turun menjadi rendah. Sedangkan ROS
merupakan OS yang keadaan outputnya tinggi ketika inputnya terpicu oleh clock, dan
selama waktu tp ROS dapat terpicu kembali. Gambar 280 (a) menunjukkan simbol OS,
gambar 280 (b) diagram waktu untuk NOS, gambar 280 (C) dan (d) merupakan diagram
waktu untuk ROS.

2
 Gambar 29. Elemen One Shot (a) simbol, (b) diagram waktu NOS, (c) dan (d)
diagram waktu ROS

Pada gambar 281 (a) ditunjukkan pencacah frekuensi yang mengandung elemen
OS, sebuah flip-flop J-K yang beroperasi pada mode toggle, dan gerbang AND dengan
tiga input yang akan menerima sinyal dan sumber yang akan diukur frekuensinya, pulsa
sampel dan output flip-flop J-K.

Gambar 30. Pencacah frekuensi: (a) diagram blok, dan (b) diagram waktu

Cara kerja pencacah frekuensi dapat dijelaskan dengan memperhatikan gambar 30

(a) dan (b) sebagai berikut:
1) Anggap mula-mula output flip-flop J-K yakni X keadaannya rendah atau 0.
3
2) Keadaan rendah dan X diumpankan ke input gerbang AND, menyebabkan output
gerbang tersebut disable, sehingga tidak ada pulsa yang masuk ke pencacah dan
keadaan ini terjadi ketika munculnya pulsa sampel pertama yakni antara t1 dan t2.
3) Pada saat terjadinya tepi turun pulsa sampel ertama yakni t2 flip-flop JK terpicu
sehingga outputnya berubah menjadi X=1. Transisi naik atau positif dan X ini
memicu OS sehingga membangkitkan pulsa dengan lebar 1 OOns, dan pulsa output
OS ini menyebabkan terjadinya clear pada pencacah sehingga outputnya 0.
4) Pada saat t3, transisi naik pulsa sampel kedua menyebabkan gerbang AND enable
(karena X sekarang 1) dan menyebabkan pulsa yang akan diukur frekuensinya masuk
ke dalam pencacah untuk dihitung, dan kejadian ini berlangsung sampai dengan t4.
5) Pada saat t4, pulsa sampel kembali rendah dan output flip-flop J-K yakni Xjuga
rendah. Keadaan ini menjadikan gerbang AND disable sehingga pencacah berhenti
menghitung.
6) Antara t4 dan t6 pencacah berhenti menghitung dan menampilkan hasil pembacaan
frekuensi pulsa yang telah dilakukan antara t2 sampai dengan t4. Penlu dikemukakan
bahwa pulsa sampel ketiga tidak menjadikan gerbang AND enable karena output flip-
flop J-K yakni X rendah.
7) Pada t6 terjadi transisi turun dan pulsa sampel yang menyebabkan X kembali tinggi
menjadikan operasi mengikuti urutan yang sama seperti pada saat t2.
Dengan menggabungkan diagram blok pembangkit pulsa sampel pada gambar 29
dengan diagram blok pada gambar 30 (a) akan dapat diperoleh diagram blok pencacah
frekuensi.
b. Jam Digital
Jam digital merupakan rangkaian elektronik yang dapat menampilkan informasi
waktu dalam satuan jam, menit, dan detik. Agar dapat menampilkan besaran waktu yang
akurat rangkaian jam digital perlu menggunakan pembangkit clock dasar yang stabil.
Untuk jam digital yang dioperasikan dengan batere misalnya jam tangan, biasanya
menggunakan osilator kristal quartz sebagai sumber clock dasar. Sedangkan jam digital
yang dioperasikan dengan catu daya hasil penyearahan listrik AC dapat menggunakan
frekuensi jala-jala listrik 50 Hz atau 60 Hz sebagai frekuensi clock dasarnya. Gambar 31
menunjukkan diagram blok jam digital.

Gambar 31. Diagram blok jam digital

Jam digital ini menggunakan clock dasar dan sinyal jala-jala listrik AC dengan
frekuensi 50 Hz. Sinyal ini dapat diambil darE unit catu daya yang telah diturunkan
tegangannya. Untuk memperoleh bentuk gelombang kotak, sinyal tersebut diumpankan
ke rangkaian pembentuk pulsa. Output rangkaian pembentuk pulsa adalah gelombang
kotak dengan frekuensi 50 Hz atau 50 pulsa per detik atau 50 cps. Agar diperoleh pulsa
dengan frekuensi 1 pulsa per detik maka pulsa dimasukkan ke pencacah modulo-50.
4
Rangkaian utama darE jam digital terdiri atas tiga bagian yakni bagian detik, bagian
menit dan bagian jam. Bagian detik terdiri atas dua buah pencacah yakni pencacah
modulo-1 0 atau pencacah BCD dan pencacah modulo-6 yang membentuk pencacah
modulo-60. Karena bagian detik merupakan pencacah modulo-60, maka bagian ml akan
mencacab pulsa 1 cps dan menampilkannya sebagai satuan detik dalam bilangan desimal
0 sampai dengan 59. Pada pulsa clock ke-60 output bagian ini akan reset, dan output
MSB nya menghasilkan pulsa dengan frekuensi 60 pulsa per detik atau 1 pulsa per menit.
Dengan demikian bagian detik akan reset setiap 60 detik sekali.
Bagian menu merupakan pencacah modulo-60 yang dibangun dan pencacah BCD
dan modulo-6. Bagian ini memperoleh input pulsa dan output bagian detik, dan akan
mencacah pulsa dengan frekuensi 1 pulsa per menit serta menampilkannya dalam satuan
menit berupa bilangan desimal 0 sampai dengan 59. Karena merupakan pencacah
modulo-60, bagian menit akan reset pada clock ke-60 dan pada output MSB nya
dibangkitkan pulsa dengan frekuensi 60 pulsa per menit atau 1 pulsa per jam. Jadi, bagian
iniakan reset setiap 60 menit sekali.
Bagian akhir dan rangkaian jam digital ini adalah I - menampilkan nhlal desimal 1
sampai dengan 12. Untuk menaiTlpi pencacahan pulsa dengan frekuensi 60 menit per
pulsa atau 1 jam’ bagian jam dilengkapi dengan dua buah pencacah. Pencacah pencacah
BCD yang akan menampilkan angka jam dalam bobot 0 sampal dengan 9 desimal dan
pencacah kedua merupakan modulo-2 yang akan menampilkan angka jam dalam bobot
puluhan angka desimal 0 dan 1. Bagman ml berbeda dengan bagian menit dan dalam
menampilkan hasil pencacahannya. Pencacah BCD akan angka desimal 1 sampai dengan
9 desimal ketika output pencacah 2 nilainya 0, dan akan menampilan nilai desimal 0
sampal dengan 2 ketika output pencacah modulo-2 nilainya 1. Untuk menghasilkan
proses pencacahan tersebut, rangkaian bagman jam dapat dirancang seperti ditunjukkan
pada gambar 32. Rangkaian disusun dengan menggunakan dua buah IC 74192 yang
merupakan pencacah serempak BCD. Mode operasi keduanya juga sama yakni dapat
digunakan sebagai pencacah naik dan turun. Perbedaannya, IC 74193 merupakan
pencacah 4-bit atau modulo-16, sedangkan IC 74192 merupakan pencacah BCD atau
pencacah modulo-1 0. Pada rangkaian ini, IC 74192 dioperasikan sebagai pencacah naik.

Gambar 32. Rang kaian bagian jam yang lebih rinci

Bagian ini menerima pulsa dengan frekuensi 1 pulsa per jam yang berasal dan
output bagian menit. Dengan anggapan mula-mula output kedua pencacah rendah atau
Q3Q2Q1Q0=0000 maka output gerbang NAND menjadi tinggi, dan akibatnya P0
pencacah sebelah kanan dan PL kedua pencacah bemilai tinggi. Keadaan tersebut
menyebabkan putsa pertama akan menggerakkan peraga pencacah sebelah kin
meriampilkan angka 0 dan peraga pencacah sebelah kanan menampilkan angka 1
desimal. Untuk pulsa-pulsa clock berikutnya pencacah sebelah kanan melakukan
pencacahan naik hingga outputnya bernilai 9 desimal atau Q3Q2Q1Q0=1 001. Perhatikan
bahwa kedua pencacah tersebut dihubungkan secara bertingkat. Output TC0 dan
pencacah sebelah kanan diumpankan ke input CPU pencacah,sebelah kin. Dengan

5
demikian ketika output pencacah sebelah kanan reset, TC. akan memicu pencacah
sebelah kin sehingga outputnya menjadi 1 desimal atau Q3Q2Q1Q0=0001. Selanjutnya,
pencacah sebelah kanan kembali melakukan pencacahan naik dan nilai desimal 0 sampai
dengan 2. Hal itu berarti output bagman jam menampilkan angka desimal 10, 11, dan 12
yang menunjukkan informasi waktu dalam satuan jam. Ketika output bagian jam bernilal
13, dalam hal ini output pencacah sebelah kin bernilal desimal 1 (dalam biner 0001) dan
output pencacah sebelah kanan bernilai 3 (dalam biner 0011), maka output gerbang
NAND menjadi rendah. Akibatnya PL kedua pencacah menjadi rendah dan P0 pencacah
sebelah kanan berni)ai tinggi (karena salah satu input gerbang OR dihubungkan dengan
Q0 pencacah sebelah kin yang bernilai tinggi). Oleh karena PL kedua pencacah bernhläi
rendah, maka output keduanya akan bernilat sama dengan nilai preset yang diberikan,
yakni untuk pencacah sebelah kanan outputnya menjadi 1 desimal atau 0001 biner
(karena P0 tinggi), dan output pencacah sebelah kin menjadi 0 (karena semua input preset
yang ada bernilal rendah). Dengan menggunakan diagram blok pada gambar 282 dan
rangkaian bagian jam pada gambar 283 dapat dikembangkan atau dibangun jam digital.
DAFTAR PUSTAKA

Hill, F.J. and Peterson, G.R., 1981, Switching Theory and Logical Design, New York:
John Wiley and Sons Inc.
Malvino, A.P. and Brown J.A., Digital Computer Electronic, Lake Forest: Glencoe
Division of Macmillan/McGraw-Hill School Publishing Company.
Muclas, 2005, Rangkaian Digital, Cetakan Pertama, Jakarta: Penerbit Gava Media.
Tocci, R.J and Widmer, R.S., 2001, System: Principles and Applications, 8 th Edition,
Englewood Clif: Prentice Hall, Inc.