Modul

Gerbang Logika Dasar 1

TUJUAN
1. Mahasiswa dapat memahami cara kerja gerbang logika dasar AND, OR, NOT,
NAND, NOR, dan XOR.
2. Mahasiswa dapat memahami fungsi logika dan tabel kebenarannya.

ALAT DAN BAHAN

1. Digital Basic Trainer
2. Kabel-kabel penghubung

DASAR TEORI
1. Gerbang AND
Rangkaian AND dinyatakan sebagai Y=A*B, dan output rangkaian Y menjadi “1”
hanya ketika kedua input A dan B bernilai “1”, dan output Y menjadi “1” pada nilai A
dan B yang lain.

Gambar 1.1. Simbol Gerbang AND

2. Gerbang OR
Rangkaian OR dinyatakan dalam Y = A + B, dan output rangkaian Y menjadi “0”
hanya ketika kedua input A dan B bernilai “0”, dan Y menjadi “1” pada nilai A dan B
yang lain.

Gambar 1.2. Simbol Gerbang OR

3. Gerbang NOT
Rangkaian NOT juga dikenal sebagai inverter dan dinyatakan sebagai Y = A’. Nilai
output Y merupakan negasi dari nilai input A. Jika input A bernilai “1’, maka nilai
output Y menjadi “0” demikian sebaliknya.

Gambar 1.3. Simbol Gerbang NOT

4. Gerbang NAND
Rangkaian NAND dinyatakan sebagai � = ̅̅̅̅̅ . , dan output Y bernilai “0” ketika
kedua input A dan B bernilai “1”, dan “0” untuk nilai yang lain.

Gambar 1.4. Simbol Gerbang NAND

4
 Modul
Gerbang Logika Dasar 1
5. Gerbang NOR
Rangkaian NOR dinyatakan sebagai � = ̅̅̅̅̅̅̅̅̅̅
+ , dan output Y bernilai “1” ketika
kedua input A dan B bernilai “0”, dan output Y menjadi “0” untuk nilai-nilai input
yang lain.

Gambar 1.5. Simbol Gerbang NOR

6. Gerbang XOR
Exclusive-OR dinyatakan dalam � = ̅. + . ̅ atau disederhanakan menjadi
� = ⊕ . Output menjadi “0” ketika input A dan B pada level yang sama, dan
output Y menjadi bernilai “1” ketika kedua input mempunyai level yang berbeda.

Gambar 1.6. Simbol Gerbang XOR

PROSEDUR PERCOBAAN
1. Rangkailah gerbang-gerbang logika pada Basic Trainer Kit sesuai dengan gambar
berikut.
X1

VCC
U1A 2.5 V
5V
J1 X2
74LS08N
U2A 2.5 V

Key = in 1 X3
74LS32N
U3A 2.5 V

X4
74LS04D
J3 U4A 2.5 V

X5
74LS00N
Key = in 2 2.5 V
U5A
X6
74LS02N
U6A 2.5 V

74LS86N

Gambar 1.1. Rangkaian Gerbang-gerbang Logika

2. In 1 dan In 2 sebagai masukan, berilah input logika 1 dan 0 secara bergantian pada
masing-masing In 1 dan In 2.
3. Isikan data hasil percobaan pada tabel berikut.
Tabel 1.1 Tabel Hasil Percobaan
Kondisi LED Pada Gerbang
In 1 In 2
AND OR NOT NAND NOR EXOR
0 0
0 1
1 0
1 1

5
 Modul
Gerbang Logika Dasar 1
4. Jelaskan fungsi masing-masing dari gerbang logika berdasarkan percobaan yang telah
dilakukan.
5. Gambarkan gerbang logika NAND, NOR, EXOR menggunakan gerbang-gerbang
logika AND, OR dan NOT.

6
 Modul
Minimisasi Fungsi 3 Variabel 2
TUJUAN
1. Mahasiswa dapat menyederhanakan (minimalisasi) fungsi Booelan
berdasarkan tabel kebenaran menggunakan Peta Karnough dengan metode
SOP dan POS.
2. Mahasiswa dapat memahami tujuan/kegunaan penyederhanaan fungsi.

ALAT DAN BAHAN

1. Digital Basic Trainer
2. Kabel-kabel penghubung

DASAR TEORI
PROSEDUR PERCOBAAN
1. Tabel Kebenaran
Tabel 1.1 Tabel Kebenaran
A B C Y
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1

2. Fungsi Booeleannya tanpa minimisasi ;

a. Metode SoP : � = ̅ + ̅ + ̅+
b. Metode PoS : � = + + + + ̅ +̅+ ̅+ +

3. Rangkaian gerbang logika SoP dan PoS

A B C

Key = A Key = A Key = A

U3 U2 U1
NOT NOT NOT

U4

AND3
U5

U7
AND3
U6
OR4

AND3
U8

AND3

Gambar 1.1 Rangkaian SoP

7
 Modul
Minimisasi Fungsi 3 Variabel 2
A B C

Key = A Key = A Key = A

U3 U2 U1
NOT NOT NOT

U4

OR3
U5

U7
OR3

U6
AND4

OR3
U8

OR3

Gambar 1.1 Rangkaian PoS

4. Metode SoP (Sum of Product)

a. Sederhanakan Tabel 1.1 menggunakan Peta Karnaough dengan metode
SoP.
b. Rancanglah rangkaian digitalnya.
c. Rangkailah rancangan gerbang logika ke dalam papan Trainer.
d. Lakukan percobaan dengan cara memberi sinyal masukan pada unit
Input, dan amatilah hasil keluaran LED hingga mendapatkan tabel
kebenarannya.
e. Bandingkan gerbang logika dan tabel kebenaran rangakaian sebelum
dan sesudah minimisasi dengan metode SoP serta berikan kesimpulan.
5. Metode PoS (Product of Sum)
a. Sederhanakan Tabel 1.1 menggunakan Peta Karnaough dengan metode
SoP.
b. Rancanglah rangkaian digitalnya.
c. Rangkailah rancangan gerbang logika ke dalam papan Trainer.
d. Lakukan percobaan dengan cara memberi sinyal masukan pada unit
Input, dan amatilah hasil keluaran LED hingga mendapatkan tabel
kebenarannya.
e. Bandingkan gerbang logika dan tabel kebenaran rangakaian sebelum
dan sesudah minimisasi dengan metode SoP serta berikan kesimpulan.
6. Bandingkan hasil percobaan dengan menggunakan SoP dan PoS, dan
buatlah kesimpulan.

8
 Modul
Penjumlahan Biner 3
TUJUAN
1. Mahasiswa dapat memahami cara kerja rangkaian half adder dan full adder.
2. Mahasiswa dapat menggunakan rangkaian full adder untuk operasi perhitungan
jumlah, kurang, kali, bagi.

ALAT DAN BAHAN

1. Digital Basic Trainer
2. Kabel-kabel penghubung

DASAR TEORI
Half adder adalah suatu rangkaian penjumlah system bilangan biner yang paling
sederhana. Rangkaian ini hanya dapat digunakan untuk operasi penjumlahan data bilangan
biner sampai 1 bit saja. Rangkaian half adder mempunyai 2 masukan dan 2 keluaran yaitu
Summary out (Sum) dan Carry out (Carry). Blok diagram Half adder dapat digambar sebagai
berikut :

Gambar 3.1 Blok Diagaram Half Adder

Full adder adalah suatu rangkaian yang dapat digunakan untuk menjumlahkan
bilangan biner yang lebih dari 1 bit.Ciri pokok dari Full adder dibandingkan dengan half
adder terletak pada jenis/jumlah masukan. Pada Full adder terdapat tambahan satu masukan,
yaitu Carry in. Blok diagram Full adder dapat digambar sebagai berikut :

Gambar 3.2 Blok Diagaram Half Adder

9
 Modul
Penjumlahan Biner 3
PROSEDUR PERCOBAAN
Percobaan Half Adder
1. Rangkailah rangkaian Half Adder pada Basic Trainer Kit sesuai dengan gambar
berikut.

X
A
U1 2.5 V

V1 Key = Space
5V XOR2 Y

B 2.5 V
U2

Key = Space AND2

Gambar 3.3Rangkaian Half Adder

2. Isikan data hasil percobaan pada tabel berikut.

Tabel 3.1 Tabel Hasil Percobaan

Masukan Keluaran
A B X Y
0 0
0 1
1 0
0 0

3. Buatlah kesimpulan dari data hasil percobaan yang dilakukan.

Percobaan Full Adder

1. Rangkailah rangkaian Half Adder pada Basic Trainer Kit sesuai dengan gambar
berikut.
S
C_in
U1 2.5 V

Key = Space
XOR2 C_out

U2 2.5 V
U3
A
V1
5V U4 AND2
OR2
Key = Space
XOR2

B
U6

Key = Space AND2

Gambar 3.4Rangkaian Full Adder

2. Isikan data hasil percobaan pada tabel berikut.

10
 Modul
Penjumlahan Biner 3
Tabel 3.2 Tabel Hasil Percobaan
Masukan Keluaran
A B C in X Y
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

3. Buatlah kesimpulan dari data hasil percobaan yang dilakukan.

Percobaan Penjumlahan Biner 4-Bit

1. Rangkailah rangkaian penjumlahan biner 4 -bit pada Basic Trainer Kit sesuai dengan
gambar berikut.
A4 A3 A2 A1 S5 S4 S3 S2 S1

Key = Key = Key = Key = 2.5 V 2.5 V 2.5 V 2.5 V 2.5 V

U3
1 A4 S4 15
3 A3 S3 2
8 A2 S2 6
10 A1 S1 9
16 B4 C4 14
4 B3
7 B2
11 B1
13 C0

74LS83N

B4 B3 B2 B1 C0
Key = Key = Key = Key = Key =

Gambar 3.5Rangkaian Penjumlahan Biner 4-bit

2. Isikan data hasil percobaan pada tabel berikut.

Tabel 3.2 Tabel Hasil Percobaan
Masukan Keluaran
C0 A4 A3 A2 A1 B4 B3 B2 B1 C4 S4 S3 S2 S1
0 0 0 0 1 0 0 0 0
0 0 0 0 0 0 0 0 1
0 0 0 1 0 0 0 1 0
0 0 1 0 0 0 1 0 0
0 1 0 0 0 1 0 0 0
1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 0 1
1 0 0 1 0 0 0 1 0
1 0 1 0 0 0 1 0 0
1 1 0 0 0 1 0 0 0
0 1 1 1 1 0 0 0 1
1 1 1 1 1 0 0 0 1
0 1 1 0 0 0 1 1 1
0 1 0 0 0 1 1 0 0

3. Buatlah kesimpulan dari data percobaan yang telah dilakukan.

11
 Modul
FLIP FLOP 4
TUJUAN
3. Mahasiswa dapat memahami karakteristik RS-FLIP FLOP, JK-FLIP.
4. Mahasiswa dapat memahami fungsi Clock pada Rangkaian Sekuensial.

ALAT DAN BAHAN

3. Digital Basic Trainer
4. Kabel-kabel penghubung

DASAR TEORI

Flip-flop merupakan suatu rangkaian sekuensial yang dapat menyimpan data

sementara (latch) dimana bagian outputnya akan me-respons input dengan cara mengunci
nilai input yang diberikan atau mengingat input tersebut. Flip-flop mempunyai dua kondisi
output yang stabil dan saling berlawanan.
Perubahan dari setiap keadaan output dapat terjadi jika diberikan trigger pada flip-
flop tersebut. Triger –nya berupa sinyal logika “1” dan “0” yang kontinyu.
Ada 4 tipe Flip-flop yang dikenal, yaitu SR, JK, D dan T Flip-flop. Dua tipe pertama
merupakan tipe dasar dari Flip-flop, sedangkan D dan T merupakan turunan dari SR dan JK
Flip-flop. Pada percobaan akan dilakukan menggunakan SR-FLIP FLOP dan JK-FLIP FLOP
1. SR-FLIP FLOP
SR-Flip-flop dapat dibentuk dengan dua cara; dari gerbang NAND atau dari gerbang
NOR.

Gambar 4.1. RS-FLIP FLOP dengan Gerbang NAND

Gambar 4.2. RS-FLIP FLOP dengan Gerbang NOR

2. JK-FLIP FLOP
Sebuah JK-FF adalah SR-FF yang telah dimodifikasi sedemikian rupa. Pada SR-FF,
jika kedua input S dan R-nya sama-sama bernilai “1”, flip-flop tidak mampu

12
 Modul
FLIP FLOP 4
merespons kondisi output berikutnya (pelajari lagi sifat SR-FF). Sebuah JK-FF
dibentuk dari SR-FF dengan tambahan gerbang AND pada sisi input SR-nya. Dengan
tambahan tersebut, apabila input J dan K keduanya bernilai “1” akan membuat
kondisi output berikutnya menjadi kebalikan dari kondisi output sebelumnya.
Keadaan ini dinamakan Toggle.

Gambar 4.3. JK-FLIP FLOP

3. Clock merupakan suatu sinyal digital yang berfrekuensi konstan, dimana frekuensi ini
menentukan jumlah perubahan (transisi) dari 0 ke 1 atau 1 ke 0 dari sinyal clock ini.

Gambar 4.4. Periode Clock

PROSEDUR PERCOBAAN
RS-FLIP FLOP
1. Rangkailah gerbang-gerbang logika pada Basic Trainer Kit sesuai dengan gambar
berikut.
J3

Q
Key = S
NOR2
V1 LED1
5V

J1
Q1

Key = R NOR2 LED2

Gambar 4.5. RS-FLIP FLOP dengan Gerbang NOR

2. S dan R sebagai masukan, berilah input logika 1 dan 0 secara bergantian pada masing-
masing S dan R.
3. Isikan data hasil percobaan pada tabel berikut.

13
 Modul
FLIP FLOP 4
Tabel 4.1 Tabel Hasil Percobaan
S R LED 1 LED 2 Keterangan
0 0
0 1
1 0
1 1
4. Rangkailah gerbang-gerbang logika pada Basic Trainer Kit sesuai dengan gambar
berikut.
J1

U1
Key = S
V1 NAND2 LED2
5V

J2
U2

Key = R NAND2 LED1

Gambar 4.6. RS-FLIP FLOP dengan Gerbang NAND

5. S dan R sebagai masukan, berilah input logika 1 dan 0 secara bergantian pada masing-
masing S dan R.
6. Isikan data hasil percobaan pada tabel berikut.
Tabel 4.2 Tabel Hasil Percobaan
S R LED 1 LED 2 Keterangan
0 0
0 1
1 0
1 1
7. Jelaskan mengapa kondisi S=1 dan R=1 disebut dengan kondisi terlarang!
8. Buatlah kesimpulan dari percobaan SR-FLIP FLOP dengan gerbang NOR dan NAND
dan jelaskan perbedaan penggunaan kedua gerbang tersebut pada RS-FLIP FLOP

JK-FLIP FLOP
1. Rangkailah gerbang-gerbang logika pada Basic Trainer Kit sesuai dengan gambar
berikut.
J3

X2
Key = SET
X4
2.5 V
J1
U1
2.5 V
SET
V1 Key = J J Q
12 V
CLK
J2
K ~Q
RESET
Key = K JK_FF
J5

Key = Clock

J4

Key = RESET

Gambar 4.7. JK-FLIP FLOP dengan Clock

2. J dan K sebagai masukan, berilah input logika 1 dan 0 secara bergantian pada masing-
masing J dan K.

14
 Modul
FLIP FLOP 4
3. Isikan data hasil percobaan pada tabel berikut.
Tabel 4.3 Tabel Hasil Percobaan
SET RESET J K LED 1 LED 2 Keterangan
0 0
0 1
0 0
1 0
1 1
0 0
0 1
0 1
1 0
1 1
0 0
0 1
1 0
1 0
1 1
0 0
0 1
1 1
1 0
1 1

4. Berilah logika SET = 0 dan RESET = 0. Isikan data hasil percobaan pada tabel
berikut.
Tabel 4.4 Tabel Hasil Percobaan
SIKLUS CLOCK J K LED 1 LED 2 Keterangan
0 1 1
1
1 1 1
0 1 1
2
1 1 1

5. Berdasarkan percobaan yang telah dilakukan;

a. Jelaskan fungsi SET dan RESET
b. Jelaskan kapan kondisi led 1 dan led 2 dalam kondisi Flip Flop
c. Jelaskan fungsi clock pada rangkaian flip flop
d. Buatlah kesimpulan

15
 Modul
Pencacah/Counter 5
TUJUAN
1. Mahasiswa dapat memahami prinsip kerja pencacah.
2. Mahasiswa dapat merangkai pencacah mundur asinkron modulo 8 (3bit)
menggunakan JK- FLIP FLOP.
3. Mahasiswa dapat merangkai pencacah maju asinkron modulo 8 (3bit) menggunakan
JK- FLIP FLOP.

ALAT DAN BAHAN

1. Digital Basic Trainer
2. Kabel-kabel penghubung

DASAR TEORI
Counters (pencacah) adalah alat/rangkaian digital yang berfungsi
menghitung/mencacah banyaknya pulsa cIock atau juga berfungsi sebagai pembagi frekuensi,
pembangkit kode biner, Gray.
Ada 2 jenis pencacah yaitu:
1. Pencacah sinkron (syncronuous counters) atau pencacah jajar.
2. Pencacah tak sinkron (asyncronuous counters) yang kadang-kadang disebut juga
pencacah deret (series counters) atau pencacah kerut (rippIe counters).
Karakteristik penting daripada pencacah adalah:
1. Mencacah maju atau mundur.
2. sampai beberapa banyak ia dapat mencacah (modulo pencacah).
3. Dapat berjalan terus (free running) ataukah dapat berhenti sendiri (seIf stopping)

PROSEDUR PERCOBAAN
1. Rangkailah JK-FLIP FLOP pada Basic Trainer Kit sesuai dengan gambar berikut.

CK

U5

J2 A B C D E F G

Key = SET U4
7 DA OA 13
1 DB OB 12
2 DC OC 11
6 DD OD 10
OE 9
5 ~EL OF 15
4 ~BI OG 14
3 ~LT

4511BP_15V

U1 U2 U3
SET SET SET
J Q J Q J Q
CLK CLK CLK
V1 K ~Q K ~Q K ~Q
12 V RESET RESET RESET
J3
JK_FF JK_FF JK_FF

Key = CLOCK

X4

2.5 V

J1

Key = RESET

Gambar 5.1Pencacah Mundur

16
 Modul
Pencacah/Counter 5
2. Isikan data hasil percobaan pada tabel berikut.
Tabel 5.1 Tabel Hasil Percobaan
SET RESET 7-SEGMENT
0 0
0 1
1 0
1 1

Tabel 5.2 Tabel Hasil Percobaan

SET RESET Siklus CLOCK 7-SEGMENT
1 0
1
2 0
1
3 0
1
4 0
1
5 0
1
0 1
6 0
1
7 0
1
8 0
1
9 0
1
10 0
1

3. Rangkailah JK-FLIP FLOP pada Basic Trainer Kit sesuai dengan gambar berikut.

CK

U5

J2 A B C D E F G

Key = Space U4
7 DA OA 13
1 DB OB 12
2 DC OC 11
6 DD OD 10
OE 9
5 ~EL OF 15
4 ~BI OG 14
3 ~LT

4511BP_15V

U1 U2 U3
SET SET SET
J Q J Q J Q
CLK CLK CLK
V1 K ~Q K ~Q K ~Q
12 V RESET RESET RESET

JK_FF JK_FF JK_FF

J3

X4
Key = Space
2.5 V

J1

Key = Space

Gambar 5.2Pencacah Maju

17
 Modul
Pencacah/Counter 5
4. Isikan data hasil percobaan pada tabel berikut.
Tabel 5.1 Tabel Hasil Percobaan
SET RESET 7-SEGMENT
0 0
0 1
1 0
1 1

Tabel 5.2 Tabel Hasil Percobaan

SET RESET Siklus CLOCK 7-SEGMENT
1 0
1
2 0
1
3 0
1
4 0
1
5 0
1
0 1
6 0
1
7 0
1
8 0
1
9 0
1
10 0
1

5. Berdasarkan percobaan yang telah dilakukan;

a. Jelaskan fungsi SET dan RESET
b. Jelaskan Siklus clock yang diberikan pada rangkaian pencacah, dan hubungannya
dengan jumlah kombinasi JK-Flip Flop yang digunakan.
c. Jelaskan Perbedaan rangkaian pertama dan rangkaian kedua.
d. Buatlah kesimpulan

18