PRAKTIKUM ELEKTRONIKA DIGITAL DASAR

“MINIMISASI RANGKAIAN LOGIKA KOMBINASI”

DOSEN PENGAMPU:

Dr. Drs. I Nyoman Putu Suwindra, M.Kom.

Putu Widiarini, S.Pd., M.Sc.

KELOMPOK 1

Luisa Natalia Pinem 2013021005

Putri Kornelia 2013021011

Ni Komang Trisna Dewi 2013021012

PROGRAM STUDI PENDIDIKAN FISIKA

JURUSAN FISIKA DAN PENGAJARAN IPA
FAKULTAS MATEMATIKA DAN ILMU PENGETAHUAN ALAM
UNIVERSITAS PENDIDIKAN GANESHA
SINGARAJA
2022
 KATA PENGANTAR

Puji syukur kami panjatkan kepada Tuhan Yang Maha Esa, karena berkat rahmat-
Nyalah kami dapat menyelesaikan laporan tentang “Minimisasi Rangkaian Logika Kombinasi”
dengan baik dan tepat waktu. Tujuan dari penulisan laporan ini adalah untuk memenuhi tugas
dari mata kuliah Elektronika, sekaligus menjelaskan dan meningkatkan pemahaman kepada
pembaca mengenai bagaimana langkah langkah pembuatan gerbang logika dasar. Dalam
penyusunan laporan ini telah memperoleh bantuan dari berbagai pihak, untuk itu pada
kesempatan ini saya menyampaikan terima kasih kepada: Bapak Dr. Drs. I Nyoman Putu
Suwindra, M. Kom dan Ibu Putu Widiarini, S.Pd., M.Sc. selaku dosen pengampu mata kuliah
Elektronika Digital Dasar.

Tersusunnya makalah ini tidak lepas dari sumber-sumber buku, jurnal, maupun sumber
terpercaya lainnya tentang gerbang logika dasar dalam ilmu elektronika.

Saya menyadari bahwa makalah ini masih jauh dari kata sempurna. Maka dari itu, saya
berharap adanya kritik yang membangun dari para pembaca guna memperbaiki kesalahan pada
makalah saya agar menjadi lebih baik di karya-karya selanjutnya.

Penyusun

i
 DAFTAR ISI

KATA PENGANTAR ................................................................................................................ i

DAFTAR ISI ..............................................................................................................................ii
A. Judul Praktikum……………………………………………………………………...…......1

B. Tujuan Praktikum…………………………………………………………………………..1

C. Landasan Teori……………………………………………………………………...….......4

D. Alat dan Bahan……………………………………………………………………...….......4

E. Langkah-Langkah Percobaan…………………………………………………………........8

F. Teknik Analisis Data…………………………………………………………………….....9

G. Data Hasil Percobaan……………….……………………………………………...…......14

H. Analisis Data…………………………………………………………………….....…......15

I. Hasil dan Pembahasan……………………………………………………………....…......16

J. Kesimpulan……………………………………………………………………...……........16

DAFTAR PUSTAKA

ii
A. Judul Praktikum
Minimisasi Rangkaian Logika Kombinasi
B. Tujuan Praktikum
1. Mampu menuliskan persamaan rangkaian logika kombinasi dalam bentuk SOP
ataupun POS.
2. Mampu melakukan minimisasi rangkaian logika kombinasi dengan operasi
hukum-hukum aljabar Boolean.
3. Mampu melakukan minimisasi rangkaian logika kombinasi dengan peta
Karnaugh.
4. Mampu mewujudkan rangkaian logika kombinasi melalui kegiatan praktikum.
C. Landasan Teori
a) Persamaan Logika
Persamaan logika diperlukan untuk mengekspresikan suatu rangkaian logika.
Secara umum persamaan logika diklasifikasikan ke dalam 2 bentuk, yaitu Sum of
Product (SOP) dan Product of Sum (POS). Dari masing-masing bentuk persamaan
tersebut dapat diklasifikasikan lagi menjadi bentuk standar dan tidak standar.
Logika kombinasi merupakan salah satu jenis rangkaian logika yang keadaan
outputnya hanya tergantung pada kombinasi input inputnya saja. Selain rangkaian
logika kombinasi. Terdapat pula rangkaian sekuensi yang outputnya merupakan fungsi
dari keadaan output sebelumnya. Teorema aljabar boole yang sangat diperlukan dalam
proses perancangan rangkaian logika kombinasi. Secara umum rangkaian logika
diklasifikasikan kedalam dua bentuk yakni sum of product (SOP) dan product of sum
(POS). Dari masing-masing persamaan tersebut dapat diklasifikasikan lagi menjadi
bentuk standar dan tak standar.
b) Bentuk Sum of Product (SOP)
SOP merupakan persamaan logika yang mengekspresikan operasi OR dari
suku-suku berbentuk operasi AND. Secara sederhana dapat dikatakan bahwa SOP
adalah bentuk persamaan yang melakukan operasi OR terhadap AND. Bentuk SOP ini
terdiri dari 2 macam, yaitu SOP standar dan SOP tidak standar. SOP standar adalah
persamaan logika SOP yang setiap sukunya mengandung semua variabel input yang
ada, sedangkan SOP tidak standar merupakan persamaan logika SOP yang tidak setiap
sukunya mengandung semua variabel input. Pada bentuk SOP standar, setiap sukunya
dinamakan minterm, disingkat dengan m (huruf kecil). Minterm bersifat unik, yakni
untuk semua kombinasi input yang ada hanya terdapat satu kombinasi saja yang
1
menyebabkan suatu minterm bernilai 1. Dengan kata lain, suatu persamaan logika
dalam bentuk SOP, dapat dilihat dari outputnya yang berlogik 1. Tanda sigma (∑)
digunakan sebagai pengganti operator-operator penjumlahan (operasi logika OR).

c) Bentuk Product of Sum (POS)

POS merupakan suatu persamaan logika yang mengekspresikan operasi AND
dari suku-suku berbentuk operasi OR atau dengan kata lain POS adalah bentuk
persamaan yang melakukan operasi AND terhadap OR. Bentuk POS ini terdiri dari 2
macam, yaitu POS standar dan POS tidak standar. POS standar adalah persamaan
logika POS yang setiap sukunya mengandung semua variabel input yang ada,
sedangkan POS tidak standar merupakan persamaan logika POS yang tidak setiap
sukunya mengandung semua variabel input.
Pada bentuk POS standar, setiap sukunya dinamakan Maxterm, disingkat
dengan M (huruf besar). Maxterm bersifat unik, yakni untuk semua kombinasi input
yang ada hanya terdapat satu kombinasi saja yang menyebabkan suatu maxterm bernilai
0. Dengan kata lain, suatu persamaan logika dalam bentuk POS, dapat dilihat dari
outputnya yang berlogik 0. Tanda phi (π) digunakan sebagai pengganti operator-
operator perkalian (operasi logika AND).
Rangaian ini nantinya dapat dilakukan penyederhanaan secara aljabar bentuk
suatu persamaan logika baik dalam bentuk SOP maupun POS yang diperoleh dari tabel
kebenaran umumnya jika diimplementasikan ternyata merupakan bentuk
impelementasi yang tidak efisien. Oleh karena itu, setiap persamaan logika yang akan
diimplementasikan ke dalam bentuk rangkaian logika pada dasarnya dapat dilakukan
jika persamaan logika tersebut sudah dalam bentuk minimum, yaitu dengan tahap
minimisasi.

2
d) Minimiasi Rangkaian Logika
Penyederhanaan secara aljabar bentuk suatu persamaan logika baik dalam
bentuk SOP maupun POS yang diperoleh dari tabel kebenaran umumnya jika
diimplementasikan ternyata merupakan bentuk impelementasi yang tidak efisien. Oleh
karena itu, setiap persamaan logika yang akan diimplementasikan ke dalam bentuk
rangkaian logika pada dasarnya dapat dilakukan jika persamaan logika tersebut sudah
dalam bentuk minimum, yaitu dengan tahap minimisasi. Tahap minimisasi merupakan
suatu cara untuk memanipulasi atau menyederhanakan suatu persamaan logika dengan
menggunakan teorema aljabar Boolean, diagram venn, peta karnaugh, dan sebagainya.
Dengan menyederhanakan suatu persamaan logika sebelum persamaan tersebut
diimplementasikan ke dalam bentuk rangkaian, terdapat beberapa keuntungan yang
dapat diperoleh, yaitu:
1. mengurangi jumlah komponen yang diperlukan,
2. mengurangi biaya yang diperlukan,
3. waktu yang diperlukan untuk menyusun rangkaian lebih sedikit,
4. respon atau tanggapan rangkaian menjadi lebih cepat karena delay atau tundaan
rangkaian berkurang,
5. ukuran atau dimensi fisik rangkaian lebih kecil,
6. bobot rangkaian lebih ringan, dan
7. rangkaian akan lebih mudah dianalisa

Proses meminimisasi rangkaian logika dapat dilakukan dengan berbagai cara,

diantaranya dengan operasi hukum-hukum aljabar Boole dan peta Karnaugh. Untuk
variabel input lebih dari 3 input, biasanya mulai mengalami kesulitan dalam
meminimisasi rangkaian logika dengan menerapkan hukum-hukum aljabar Boole
karena persamaan dengan banyak input akan menjadi lebih, kompleks. Untuk itu
diperlukan Teknik minisasi lainnya yaitu dengan peta Karnough. Teknik ini akan sangat
membantu dalam menyelesaikan rangkaian logika dengan banyak variabel input
sehingga waktu pengerjaan minimisasi menjadi lebih cepat. Keuntungan yang
diperoleh dari penyederhanaan persamaan logika dengan menggunakan K-map ditinjau
dari persamaan akhir yang dihasilkan selalu merupakan persamaan yang tersederhana.

Peta Karnaugh pertama kali diperkenalkan oleh Maurice Karnough pada tahun
1953 sebagai metode grafis yaitu dengan mendekatkan satu pasangan angka 1 yang
berdekatan di dalam kotak-kotak pada peta Karnaugh. Pasangan yang berdekatan bisa
3
 dalam 2 kotak, 4 kotak, 8 kotak atau kelipatan 2". Jadi banyakanya kota dalam peta
Karnaugh bergantung dari jumlah n variable input. Hal pertama yang dilakukan untuk
menyederhanakan rangkaian logika adalah:

1. menyusun tabel kebenaran,

2. menyusun persamaan rangkaian berdasarkan table kebenaran,
3. meminimisasi rangkaian dengan menerapkan hukum-hukum aljabar Boolean atau
dengan peta Karnaugh.

Selanjutnya setelah rangkaian logika dalam bentuk paling sederhana, maka

rangkaian siap direalisasikan dengan memilih komponen elektronika yang diperlukan
dalam gambar rangkaian logika.

D. Alat dan Bahan

Adapun alat dan bahan yang diperlukan untuk melakukan praktikum SOP dan POS ini
yaitu:
1) Laptop/ Komputer
2) Aplikasi Tinkercad
3) Papan rangkaian (breadboard small)
4) Kabel
5) IC 74HC00
6) Resistor
7) Sumber daya
8) Lampu LED
E. Langkah-Langkah Percobaan
a) Langkah – Langkah Percobaan Sum of Product (SOP)
➢ Langkah 1: Membuat table kebenaran Y = ∑ 𝑚(2,3,6,7,8,9,12,13)
Tabel 1. Tabel Kebenaran Rangkaian SOP

A B C D Y Minterm (m)
0 0 0 0 1 m0
0 0 0 1 1 m1
0 0 1 0 1 m2 𝐴̅𝐵̅𝐶𝐷̅
0 0 1 1 1 m3 ̅
𝐴𝐵𝐶𝐷̅
0 1 0 0 0 m4
0 1 0 1 0 m5
0 1 1 0 0 m6 𝐴̅𝐵𝐶𝐷
̅
0 1 1 1 0 m7 𝐴̅𝐵𝐶𝐷

4
 1 0 0 0 1 m8 𝐴𝐵̅𝐶̅ 𝐷
̅
1 0 0 1 0 m9 𝐴𝐵̅𝐶̅ 𝐷
1 0 1 0 1 m10
1 0 1 1 0 m11
1 1 0 0 1 m12 𝐴𝐵𝐶̅ 𝐷̅
1 1 0 1 0 m13 ̅
𝐴𝐵𝐶 𝐷
1 1 1 0 1 m14
1 1 1 1 0 m15

➢ Langkah 2: Meminimisasi rangkaian logika pada persamaan tersebut. Dengan

menggunakan peta Karnaugh

AB A B A B A B A B
CD 0 0 0 1 1 1 1 0
C m0 m4 1 m12 1 m8
D
0 0
C m1 m5 1 m13 1 m9
D
0 1
𝑝𝑒𝑟𝑠 2
C 1 m3 1 m7 m15 m11
(𝐴𝐶̅ )
D
1 1
C 1 m2 1 m6 m14 m10
D
1 0

𝑝𝑒𝑟𝑠 1

𝐴̅𝐶

➢ Langkah 3: Gabungkan kedua persamaan tersebut sehingga menjadi persamaan

yang baru:
̅ 𝑪 + 𝑨𝑪
𝒀=𝑨 ̅

𝒀 = ̿̿̿̿̿̿̿̿̿̿̿̿
̅ 𝑪 + 𝑨𝑪
𝑨 ̅
̅̅̅̅̅̅̅̅̅
𝒀 = ̅̅̅̅
̅ 𝑪. ̅̅̅̅
𝑨 𝑨𝑪̅

5
 ➢ Langkah 4: Meminimisasi rangkaian sehingga hanya menggunakan 1 IC
NAND dengan menggunakan hukum aljabar Boolean.
𝑌 = 𝐴̅𝐵̅𝐶𝐷
̅ + 𝐴̅𝐵̅𝐶𝐷 + 𝐴̅𝐵𝐶𝐷
̅ + 𝐴̅𝐵𝐶𝐷 + 𝐴𝐵̅𝐶̅ 𝐷
̅ + 𝐴𝐵̅𝐶̅ 𝐷 + 𝐴𝐵𝐶̅ 𝐷
̅ + 𝐴𝐵𝐶̅ 𝐷
𝑌 = 𝐴̅𝐵̅𝐶 (𝐷
̅ + 𝐷 ) + 𝐴̅𝐵𝐶 (𝐷
̅ + 𝐷 ) + 𝐴𝐵̅𝐶̅ (𝐷
̅ + 𝐷 ) + 𝐴𝐵𝐶̅ (𝐷
̅ + 𝐷)
𝑌 = 𝐴̅𝐵̅𝐶 (1) + 𝐴̅𝐵𝐶 (1) + 𝐴𝐵̅𝐶̅ (1) + 𝐴𝐵𝐶̅ (1)
𝑌 = 𝐴̅𝐵̅𝐶 + 𝐴̅𝐵𝐶 + 𝐴𝐵̅𝐶̅ + 𝐴𝐵𝐶̅
𝑌 = 𝐴̅𝐶 (𝐵̅ + 𝐵) + 𝐴𝐶̅ (𝐵̅ + 𝐵)
𝑌 = 𝐴̅𝐶 (1) + 𝐴𝐶̅ (1)
𝑌 = 𝐴̅𝐶 + 𝐴𝐶̅
➢ Langkah 5: Menggambar rangkaian SOP:

A ̅
A
̅̅̅̅
̅C
A

C
̅̅̅̅̅̅̅̅̅
̅̅̅̅
𝐴̅𝐶 . ̅̅̅̅
𝐴𝐶̅

̅
C
̅̅̅̅
AC ̅

Gambar 1. Rangkaian Sum Of Product (SOP)

➢ Langkah 6: Merangkai pada Tinkercard dan manual.

b) Langkah – Langkah Percobaan Product of Sum (POS)
➢ Langkah 1: Membuat table kebenaran Y = ∑ 𝑚(0,1,4,5,10,11,14,15)
Tabel 2. Tabel Kebenaran Rangkaian POS
A B C D Y Minterm (m)
0 0 0 0 1 m0 A+B+C+D
0 0 0 1 1 m1 ̅
𝐴+𝐵+𝐶+𝐷
0 0 1 0 1 m2
0 0 1 1 1 m3
0 1 0 0 0 m4 𝐴 + 𝐵̅ + 𝐶 + 𝐷

6
 0 1 0 1 0 m5 𝐴 + 𝐵̅ + 𝐶 + 𝐷
̅
0 1 1 0 0 m6
0 1 1 1 0 m7
1 0 0 0 1 m8
1 0 0 1 0 m9
1 0 1 0 1 m10 𝐴̅ + 𝐵 + 𝐶 ̅ + 𝐷
1 0 1 1 0 m11 𝐴̅ + 𝐵 + 𝐶 ̅ + 𝐷
̅
1 1 0 0 1 m12
1 1 0 1 0 m13
1 1 1 0 1 m14 𝐴̅ + 𝐵̅ + 𝐶̅ + 𝐷
1 1 1 1 0 m15 𝐴̅ + 𝐵̅ + 𝐶̅ + 𝐷
̅

➢ Langkah 2: Meminimisasi rangkaian logika pada persamaan tersebut. Dengan

menggunakan peta Karnaugh

AB A B A B A B A B
CD 0 0 0 1 1 1 1 0
C 0 m0 0 m4 m12 m8
D
0 0
C 0 m1 0 m5 m13 m9
D
0 1
C m3 m7 0 m15 0 m11
D
1 1
C m2 m6 0 m14 0 m10
D
1 0

𝑝𝑒𝑟𝑠 2 (𝐴 + 𝐶) 𝑝𝑒𝑟𝑠 2 (𝐴̅ + 𝐶̅ )

7
➢ Langkah 3: Gabungkan kedua persamaan tersebut sehingga menjadi persamaan
yang baru:
̅+̅
𝒀 = (𝑨 + 𝑪 ). ( 𝑨 𝑪)

𝒀 = ̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿̿
(𝑨 + 𝑪 ). ( 𝑨̅+̅ 𝑪)
̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅ ). (̅̅̅̅̅
̅̅̅̅̅
̅. 𝑪
𝒀 = (𝑨 ̅. 𝑪
𝑨 ̅)

𝒀 = ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅̅̅̅̅
(𝑨̅. 𝑪
̅ ). (̅̅̅̅̅
𝐀. 𝐂)

𝒀 = ̅̅̅̅̅̅̅̅̅
̅̅̅̅
̅𝑪
𝑨 ̅ . 𝑨𝑪
̅̅̅̅
➢ Langkah 4: Meminimisasi rangkaian sehingga hanya menggunakan 1 IC
NAND dengan menggunakan hukum aljabar Boolean.
̅ ). (𝐴 + 𝐵̅ + 𝐶 + 𝐷 ). (𝐴 + 𝐵̅ + 𝐶 +
𝑌 = (𝐴 + 𝐵 + 𝐶 + 𝐷 ) . (𝐴 + 𝐵 + 𝐶 + 𝐷
̅ ) . ( 𝐴̅ + 𝐵 + 𝐶 ̅ + 𝐷
𝐷 ̅ ) . ( 𝐴̅ + 𝐵 + 𝐶 ̅ + 𝐷
̅ ). (𝐴̅ + 𝐵̅ + 𝐶̅ + 𝐷 ). (𝐴̅ + 𝐵̅ + 𝐶̅ + 𝐷
̅)
̅ + 𝐷)]. [(𝐴 + 𝐵̅ + 𝐶)(𝐷
𝑌 = [(𝐴 + 𝐵 + 𝐶)(𝐷 ̅ + 𝐷)]. [(𝐴̅ + 𝐵 + 𝐶̅ )(𝐷
̅+
𝐷)]. [(𝐴̅ + 𝐵̅ + 𝐶̅ )(𝐷
̅ + 𝐷)]
𝑌 = [(𝐴 + 𝐵 + 𝐶)(1)]. [(𝐴 + 𝐵̅ + 𝐶)(1)]. [(𝐴̅ + 𝐵 + 𝐶̅ )(1)]. [(𝐴̅ + 𝐵̅ + 𝐶̅ )(1)]
𝑌 = [(𝐴 + 𝐵 + 𝐶)]. [(𝐴 + 𝐵̅ + 𝐶)]. [(𝐴̅ + 𝐵 + 𝐶̅ )]. [(𝐴̅ + 𝐵̅ + 𝐶̅ )]
𝑌 = [(𝐴 + 𝐶)(𝐵̅ + 𝐵)]. [(𝐴̅ + 𝐶̅ )(𝐵̅ + 𝐵)]
𝑌 = [(𝐴 + 𝐶)(1)]. [(𝐴̅ + 𝐶̅ )(1)]
𝑌 = (𝐴 + 𝐶)(𝐴̅ + 𝐶̅ )
➢ Langkah 5: Menggambar rangkaian minimisasi:

A ̅
A
̅̅̅̅
̅C
A ̅

̅
C
C
̅̅̅̅̅̅̅̅̅
̅̅̅̅
̅C ̅ . ̅̅̅̅
A AC

̅̅̅̅
AC

Gambar 2. Rangkaian Product Of Sum (POS)

8
 ➢ Langkah 6: Merangkai pada Tinkercard dan manual.

F. Teknik Analisis Data

Adapun teknik analisis data yang diguanakan untuk menganalisis data hasil percobaan
ini adalah menggunakan analisis data kualitatif.
G. Data Hasil Percobaan
1) Data Hasil Percobaan Virtual
• Rangkaian SOP
Tabel 3. Data Hasil Percobaan Rangkaian SOP Secara Virtual
Tabel Kebenaran
̅ 𝐶̅ ̅̅̅̅
A C A ̅ C ̅̅̅̅
A AC̅ Y Gambar Hasil Percobaan

0 0 1 1 1 1 0

0 1 1 0 0 1 1

9
 1 0 0 1 1 0 1

1 1 0 0 1 1 0

• Rangkaian POS
Tabel 4. Data Hasil Percobaan Rangkaian POS Secara Virtual
Tabel Kebenaran
̅ 𝐶̅ ̅̅̅̅
A C A ̅C
A ̅ ̅̅̅̅
AC Y Gambar Hasil Percobaan

0 0 1 1 0 1 1

10
0 1 1 0 1 1 0

1 0 0 1 1 1 0

1 1 0 0 1 1 1

11
2) Data Hasil Percobaan Manual
• Rangkaian SOP
Tabel 5. Data Hasil Percobaan Rangkaian SOP Secara Manual
Tabel Kebenaran
̅ 𝐶̅ ̅̅̅̅
A C A ̅ C ̅̅̅̅
A AC̅ Y Gambar Hasil Percobaan

0 0 1 1 1 1 0

0 1 1 0 0 1 1

1 0 0 1 1 0 1

12
 1 1 0 0 1 1 0

• Rangkaian POS
Tabel 6. Data Hasil Percobaan Rangkaian POS Secara Manual
Tabel Kebenaran
̅ 𝐶̅ ̅̅̅̅
A C A ̅C
A ̅ ̅̅̅̅
AC Y Gambar Hasil Percobaan

0 0 1 1 0 1 1

0 1 1 0 1 1 0

1 0 0 1 1 1 0

13
 1 1 0 0 1 1 1

H. Analisis Data
1. Analisi Data Sum of Product (SOP) {𝒎𝒂𝒏𝒖𝒂𝒍 𝒅𝒂𝒏 𝒗𝒊𝒓𝒕𝒖𝒂𝒍}
Analisis data pada rangkaian kombinasi Sum of Product (SOP) untuk semua
kombinasi input yang ada hanya satu kombinasi saja yang menyebabkan suatu
minterm memiliki 1, dari percobaan meminimisasikannya output yang berlogika 1
dan input A jika Logika 1 dan 𝐴̅ jika logika 0, berikut adalah Tabel 5 dari hasil
analisis data yang diperoleh setelah meminimisasikan rangkaian kombinasi dengan
hukum-hukum aljabar Boolean dan peta Kranough serta hasil data yang di ujikan
yaitu:
Tabel 7. Analisis Data Hasil Minimisasi Rangkaian Kombinasi (SOP)
A C ̅
𝑨 ̅
𝑪 ̅̅̅̅
̅𝑪
𝑨 ̅̅̅̅
𝑨𝑪̅ Y

0 0 1 1 1 1 0
0 1 1 0 0 1 1
1 0 0 1 1 0 1
1 1 0 0 1 1 0

2. Analisis Data Product of Sum (POS) {𝒎𝒂𝒏𝒖𝒂𝒍 𝒅𝒂𝒏 𝒗𝒊𝒓𝒕𝒖𝒂𝒍}

Analisis data pada rangkaian kombinasi Product of Sum (POS) untuk semua
kombinasi input yang ada hanya satu kombinasi saja yang menyebabkan suatu
maxtrem memiliki 0, dari percobaan meminimisasikannya output yang berlogika 0
dan input A jika Logika 0 dan 𝐴̅ jika logika 1, berikut adalah Tabel 6 dari hasil
analisis data yang diperoleh setelah meminimisasikan rangkaian kombinasi dengan
hukum-hukum aljabar Boolean dan peta Kranough serta hasil data yang di ujikan
yaitu:

14
 Tabel 8 Analisis Data Hasil Minimisasi Rangkaian Kombinasi (POS)
A C ̅
𝑨 ̅
𝑪 ̅̅̅̅
̅𝑪
𝑨 ̅ ̅̅̅̅
𝑨𝑪 Y
0 0 1 1 0 1 1
0 1 1 0 1 1 0
1 0 0 1 1 1 0
1 1 0 0 1 0 1

I. Hasil dan Pembahasan

1. Hasil Analisis
a) Hasil Analisis Data Sum of Product (SOP) {𝒎𝒂𝒏𝒖𝒂𝒍 𝒅𝒂𝒏 𝒗𝒊𝒓𝒕𝒖𝒂𝒍}
Dari hasil analisis data yang telah dibuktikan dengan tabel kebenaran baik
itu dilakukan secara virtual menggunakan tinkercad maupun secara manual
diperoleh hasil sebagai berikut:
Tabel 9. Data Hasil Percobaan Rangkaian SOP
A C ̅
𝑨 ̅
𝑪 ̅̅̅̅
̅𝑪
𝑨 ̅̅̅̅
𝑨𝑪̅ Y LED LED
Menyala Padam
0 0 1 1 1 1 0 √
0 1 1 0 0 1 1 √
1 0 0 1 1 0 1 √
1 1 0 0 1 1 0 √

b) Hasil Analisis Data Product of Sum (POS) {𝒎𝒂𝒏𝒖𝒂𝒍 𝒅𝒂𝒏 𝒗𝒊𝒓𝒕𝒖𝒂𝒍}

Dari hasil analisis data yang telah dibuktikan dengan tabel kebenaran baik
itu dilakukan secara virtual menggunakan tinkercad maupun secara manual
diperoleh hasil sebagai berikut:
Tabel 10. Data Hasil Percobaan Rangkaian POS
A C ̅
𝑨 ̅
𝑪 ̅̅̅̅
̅𝑪
𝑨 ̅ ̅̅̅̅
𝑨𝑪 Y LED LED
Menyala Padam
0 0 1 1 0 1 1 √
0 1 1 0 1 1 0 √
1 0 0 1 1 1 0 √
1 1 0 0 1 0 1 √

15
 2. Pembahasan
a) Minimisasi Rangkaian Kombinasi Sum of Product (SOP)
Dari hasil analisi data yang diperoleh dapat kita ketahui bahwa dari
percobaan meminimisasikan rangkaian kombinasi Sum of Product (POS) akan
memiliki output yang berlogika 1 dan input A jika Logika 1 dan 𝐴̅ jika logika 0
dari percobaan yang telah dilakukan maka lampu LED akan menyala apa bila
keluaran yang dihasilkan dari tabel kebenaran yang diperoleh dari minimisasi

hasil dari peta kranough yaitu 𝑌 = ̅̅̅̅̅̅̅̅̅

̅̅̅̅
𝐴̅𝐶 . ̅̅̅̅
𝐴𝐶̅ diperoleh output 1 maka lampu LED
akan menyala dan sebaliknya lampu LED akan padam jika output yang
dihasilkan nilai 0.
b) Minimisasi Rangkaian Kombinasi Product of Sum (POS)
Dari hasil analisi data yang diperoleh dapat kita ketahui bahwa dari
percobaan meminimisasikan rangkaian kombinasi Sum of Product (POS) akan
memiliki output yang yang berlogika 0 dan input A jika Logika 0 dan 𝐴̅ jika
logika 1 dari percobaan yang telah dilakukan maka lampu LED akan menyala
apa bila keluaran yang dihasilkan dari tabel kebenaran yang diperoleh dari
̅̅̅̅̅̅̅̅̅
minimisasi hasil dari peta kranough yaitu 𝑌 = ̅̅̅̅
𝐴 ̅𝐶̅ . ̅̅̅̅
𝐴𝐶 diperoleh output 1 maka
lampu LED akan menyala dan sebaliknya lampu LED akan padam jika output
yang dihasilkan nilai 0.
J. Kesimpulan
Dari hasil praktikum yang telah dilakukan adapun kesimpulan yang didapatkan
yaitu logika kombinasi merupakan salah satu jenis rangkaian logika yang keadaan
outputnya hanya tergantung pada kombinasi-kombinasi inputnya saja. Deskripsi
rangkaian logika kombinasi dapat dilakukan dengan menggunakan persamaan logika.
Secara umum persamaan logika diklasifikasikan ke dalam dua bentuk, yakni Sum of
Product (SOP) dan Product of Sum (POS). Ada banyak cara minimisasi persamaan
rangkaian logika kombinasi. Pada bagian ini akan dijelaskan dua metode minimisasi
persamaan rangkaian logika kombinasi yaitu dengan operasi hukum-hukum aljabar
Boolean dan peta Karnaugh. Dengan menyederhanakan suatu persamaan logika
sebelum persamaan tersebut diimplementasikan ke dalam bentuk rangkaian, maka
diperoleh banyak keuntungan seperti rangkaian menjadi lebih sederhana dan
mengefisienkan penggunaan komponen elektronika pada rangkaian sehingga biaya
operasional menjadi lebih murah dan rangkaiannyamenjadi lebih sederhana

16
 Daftar Pustaka

E Sadia, I. W. (2015). Pengantar elektronika digital. Bahan Ajar (tidak diterbitkan). Diakses
pada 15 Oktober 2022.

Sulaeman, E. (2003). Rangkaian logika & digit. Bandung: Politeknik TEDC. . Diakses pada 15
Oktober 2022.

Triyono Ato. (2015). Gerbang Logika NAND. Elektrodigital. . Diakses pada 15 Oktober 2022.

Widiarini, P., Rapi, N. K., & Pramidi, I. P. W. Y. (2022). Praktikum Elektornika Digital
Berbasisi Proyek dengan Lab Virtual. Bali: Undiksha Press. Diakses pada 15 Oktober
2022.

17