Laporan Sementara

MK. Praktik Elektronika Digital

PERCOBAAN X
JK FLIP-FLOP

OLEH:
DEWI SRI MULYANA SUPRIADI
1825040016
S1/A

JURUSAN PENDIDIKAN TEKNIK ELEKTRONIKA

FAKULTAS TEKNIK
UNIVERSITAS NEGERI MAKASSAR
2019
 PERCOBAAN X
JK FLIP-FLOP

A. Tanggal Percobaan : 29 Oktober 2019

B. Tujuan Percobaan
Mahasiswa mampu memahami prinsip kerja JK Flip-flop.

C. Teori Dasar
Flip –flop JK merupakan flip flop universal dan di gunakan paling
luas, memilki sifat dari semua FF jenis lain. Simbol Logika untuk FF JK
diperlihatkan pada gambar 1. Masukan yang di berikan label J dan K
merupakan masukan data sedangkan masukan yang di beri label Clk
merupakan masukan detak, keluaran Q dan Q merupakan keluaran
komplementer biasa pada sutu flip flop.

Gambar 10.1
Simbol Logika JK Flip-Flop

Tabel 10.1
Tabel Kebenaran JK Flip-Flop
Masukan Keluaran
Mode
Operasi CLK J K Q Q Pengaruh pada Q
TETAP 0 0 Tidak Berubah Tidak Berubah
RESET 0 1 Low High Direset menjadi 0
SET 1 0 High Low Direset menjadi 1
TOGEL 1 1 Togel Bentuk menjadi berlawanan
 Sedangkan untuk Tabel kebenaran untuk FF JK diperlihatkan pada
tabel 1, bila masukan J dan K keduanya 0, maka flip flop tidak dibuka dan
keluaran tidak berubah keadaan, Flip flop tersebut ada dalam mode tetap.
Baris 2 dan 3 dari tabel kebenaran memperlihatkan kondisi reset
dan set untuk keluaran Q, baris ke 4 nmelukiskan keluaran penggunaan
posisi togel dari FF JK, Bila kedua masukan data J dan K ada pada 1,
pulsa detak yang berulang menyebabkan keluaran berubah hidup mati
hidup mati seperti sakelar togel, oleh karena itu I sebut pentogelan.
JK flip-flop serupa dengan RS flip-flop dengan satu pengecualian:
jika dua masukan high terjadi secara bersamaan keluaran JK flip-flop akan
toggle (kebalikan dari kondisi outputnya). Ini mengeliminasi keadaan yang
tidak ditentukan yang didapatkan dalam RS flip-flop.
Ada dua tipe dasar dari pemicuan konfigurasi yang digunakan
ketika melaksanakan sebuah rangkaian JK flip-flop.
Edge Triggering : Memindahkan data masukan ke output pada
transisi clock yang sudah ditentukan.
Master Slave Triggering : Data masukan dicoba ketika masukan high dan
dipindahkan ke output pada sudut penarikan dari
clock.ketika pemakaian tipe pemicuan ini, data
masukan harus diubah selama periode waktu
clock high.
Dalam percobaan ini JK flip-flop akan diuji, dan konsep dari
master slave triggering dan T flip-flop akan diperkenalkan.
E. Alat dan Bahan
1. Jumper secukupnya
2. Trainer
3. IC JK Flip-flop

F. Langkah Percobaan
1. Memasukkan sebuah IC 4027 master slave triggered. Dual JK flip-
flop kedalam papan lab logika.
2. Membuat rangkaian seperti pada gambar 10.2
3. Mengatur data sakelar seperti yang ditunjukkan pada tabel 10.2.
Catat kondisi L1 pada tabel 10.2.
 LEMBAR ASISTENSI LAPORAN

Nama : Dewi Sri Mulyana Supriadi

NIM : 1825040016

Judul Percobaan : JK Flip-Flop

No Tanggal Uraian Perbaikan Paraf

.