Format Laporan Akhir Praktikum Sisdig

Nama Kelompok
1 Prayoga Nofriyansyah
2 Puja Andesta
3 Daffa Zakky Kurniawan
4 Miftahul Jannah
PRAKTIKUM
SISTEM DIGITAL
TEKNIK ELEKTRO
INSTITUT TEKNOLOGI SUMATERA
2023/2023
PRAKTIKUM – SISTEM DIGITAL
TEKNIK ELEKTRO ITERA
2023/2024
HALAMAN PENGESAHAN
Laporan praktikum ini disusun sebagai syarat untuk memenuhi Mata Kuliah
Sistem Digital
Disusun oleh :
No Nama Mahasiswa NIM
1 Prayoga Nofriyansyah 122130042
2 Puja Andesta 122130043
3 Daffa Zakky Kurniawan 122130044
4 Miftahul Jannah 122130045
Mengetahui
Asisten Penanggung Jawab Praktikum
Muhamad Fauzi
121130072
i
Laporan Praktikum –Sistem Digital -- TA 23/24 –TEKNIK ELEKTRO ITERA
2023/2024
DAFTAR ISI
.........................................................................................................................................................1
HALAMAN PENGESAHAN........................................................................................................i
DAFTAR ISI....................................................................................................................................ii
BAB I...............................................................................................................................................v
PENDAHULUAN..........................................................................................................................v
1.1 Latar Belakang.......................................................................................................................v
1.2 Tujuan Praktikum...................................................................................................................v
1.3 Manfaat Praktikum...............................................................................................................vi
BAB II.............................................................................................................................................1
DASAR TEORI..............................................................................................................................1
2.1 Resistansi dan Hukum Ohm..................................................................................................1
2.1.1 Resistor...........................................................................................................................1
2.1.2 Hukum Ohm...................................................................................................................2
2.1.3 Rangkaian seri paralel.....................................................................................................3
2.1.4 Wye –Delta.....................................................................................................................4
2.2 Hukum Kirchoff....................................................................................................................5
2.2.1 Hukum Kirchhoff............................................................................................................5
2.2.2 Hukum Kirchhoff I.........................................................................................................5
2.2.3 Hukum Kirchhoff II........................................................................................................6
2.3 Analisis Rangkaian................................................................................................................6
2.3.1 Analisis mesh..................................................................................................................6
2.3.2 Analisis Supermesh........................................................................................................7
ii
2023/2024
2.3.3 Analisis Node..................................................................................................................7
2.3.4 Analisis Supernode.........................................................................................................8
2.4 Teorema Rangkaian...............................................................................................................9
2.4.1 Teorema Thevenin..........................................................................................................9
2.4.2 Teorema Northon............................................................................................................9
2.4.3 Teorema Superposisi.....................................................................................................10
BAB III..........................................................................................................................................11
PERCOBAAN PRAKTIKUM....................................................................................................11
3.1 Resistansi dan Hukum Ohm................................................................................................11
3.1.1 Alat dan Bahan..............................................................................................................11
3.1.2 Langkah-Langkah Praktikum........................................................................................11
3.2 Hukum Kirchhoff.................................................................................................................16
3.2.1 Alat dan Bahan..............................................................................................................16
3.2.2 Langkah-Langkah Praktikum.......................................................................................16
3.3 Analisis Rangkaian..............................................................................................................18
3.3.1 Alat dan Bahan..............................................................................................................18
3.4 Teorema Rangkaian.............................................................................................................23
3.4.1 Alat dan Bahan..............................................................................................................23
BAB IV..........................................................................................................................................28
HASIL DAN PEMBAHASAN....................................................................................................28
4.1 Resistansi dan Hukum Ohm................................................................................................28
4.1.1 Hasil Percobaan Resistansi dan Hukum Ohm..............................................................28
iii
2023/2024
4.1.2 Pembahasan Percobaan Resistansi dan Hukum Ohm...................................................35
4.2 Hukum Kirchhoff.................................................................................................................36
4.2.1 Hasil Percobaan Hukum Kirchhoff...............................................................................36
4.2.2 Pembahasan Percobaan Hukum Kirchhoff...................................................................57
4.3 Analisa Rangkaian...............................................................................................................59
4.3.1 Hasil Percobaan Analisa Rangkaian.............................................................................59
4.3.2 Pembahasan Percobaan Analisa Rangkaian..................................................................74
4.4 Teorema Rangkaian.............................................................................................................75
4.4.1 Hasil Percobaan Teorema Rangkaian...........................................................................75
4.4.2 Pembahasan Percobaan Teorema Rangkaian................................................................86
BAB V...........................................................................................................................................88
KESIMPULAN DAN SARAN....................................................................................................88
5.1 Kesimpulan..........................................................................................................................88
5.2 Saran....................................................................................................................................90
DAFTAR PUSTAKA.....................................................................................................................91
LAMPIRAN..................................................................................................................................93
iv
2023/2024
BAB I
PENDAHULUAN
1.1 Latar Belakang
Saat ini perkembangan ilmu pengetahuan dan teknologi sudah berkembang pesat pada
Sebagian masyarakat modern. Manusia mampu beradaptasi dengan mengikuti berbagai
perkembangan yang ada. Perkembangan ilmu pengetahuan dan teknologi ditandai dengan
adanya kemajuan pada bidang system digital yang begitu pesat. Sistem digital sendiri
merupakan sebuah system elektronika yang setiap rangkaian penyusunnya melakukan
pengolahan sinyal diskrit. Di dalam system digital juga terdiri dari beberapa rangkaian
digital/logika, komponen elektronika, dan elemen gerbang logika untuk suatu tujuan
pengalihan tenaga/energi. System digital saat ini sangat penting dikarenakan system digital
ini memiliki fungsi untuk mengukur suatu nilai yang bersifat tetap atau tidak teratur dalam
bentuk diskrit berupa digit-digit atau angka yang biasanya ditemukan dalam berbagai
aplikasi.
Pada system digital kita dapat mempelajari berbagai hal yang berkaitan dengan system
digital itu sendiri. Kita dapat mempelajari mengenai parameter gerbang logika yang dimana
kita akan memahami beberapa karakteristik dari gerbang logika dan juga parameternya.
Selain memahami tentang parameter gerbang logika, kita juga akan mempelajari tentang
gerbang logika dasar. Pada system digital kita dapat membuat desain menggunakan FPGA
dengan pendekatan skematik maupun Bahasa VHDL. Pada desain rangkaian kita dapat
membuat desain rangkaian kombinasional dan juga rangkaian logika sekuensial yang dimana
pada rangkaian logika sekuensial ini kita dapat mengimplementasikan FPGA ke dalam
rangkaian sekuensial dan juga dapat mengetahui bagaimana cara menggunakan FPGA
sebagai prototype system untuk memverifikasi fungsi rangkaian.
1.2 Tujuan Praktikum
Adapun tujuan dari praktikum ini adalah ;
1. Mengenal dan memahami beberapa karakteristik dari gerbang logika diantaranya voltage
transfer, noise margin, dan propagation delay.
2. Mengenal dan memahami parameter dari gerbang logika yaitu operating point yang
mempresentasikan range logika HIGH dan LOW.
3. Dapat membuat rangkaian kombinasional sederhana menggunakan IC logika Cmos.
4. Mengenal dan memahami gerbang logika dasar AND, OR, dan NOT (Inverter).
5. Dapat membuat rangkaian logika kombinasi 2 masukan, 3 masukan, dan 4 masukan.
6. Mempelajari Teknik perancangan rangkaian digital dengan target FPGA.
7. Dapat melakukan perancangan rangkaian digital dengan target FPGA baik menggunakan
pendekatan skematik maupun Bahasa VHDL.
8. Mendesain sekuensial rangkaian untuk implementasi didalam FPGA.
v
2023/2024
9. Mengenal dan memahami cara menggunakan hierarki dalam desain rangkaian.

10. Mengenal dan memahami cara menggunakan FPGA sebagai prototype system untuk
memverifikasi fungsi rangkaian.
1.3 Manfaat Praktikum
Adapun manfaat yang didapat dari praktikum ini adalah sebagai berikut ;
1. Praktikan jadi dapat mengenal dan memahami tentang gerbang logika dasar.
2. Praktikan jadi dapat lebih memahami tentang parameter dari gerbang logika dan juga
beberapa karakteristiknya.
3. Praktikan jadi dapat membuat rangkaian kombinasional dan juga rangkaian sekuensial
dengan pengimplementasian pada FPGA melalui pendekatan skematik ataupun Bahasa
VHDL.
4. Praktikan jadi dapat memahami hierarki dalam desain rangkaian.
5. Praktikan jadi memahami bagaimana cara pengoperasian dari FPGA.
6. Praktikan jadi dapat lebih memahami tentang Teknik dari perancangan digital.
7. Praktikan jadi dapat membuat suatu rangkaian kombinasional dengan lebih dari 1
masukan pada beardboard.
vi
2023/2024
BAB II
DASAR TEORI
2.1 Parameter Gerbang Logika

2.1.1 Voltage Transfer
Voltage transfer karakteristik adalah plot dari sebuah tegangan keluaran gerbang
logika (Vout) berbandingan dengan tegangan masukan gerbang logika (Vin)[1].
Normalnya adalah Vout = f(Vin), namun dikarenakan adanya noise maka IC akan
mengalami perbedaan tegangan antara input dan juga output nya. Perbedaan
tegangan ini akan berpengaruh pada kurangnya permaksimalan IC dalam
mentransfer sebuah voltase.
Gambar 2.1.1 karakteristik Voltage transfer
2.1.2 Operating Point

Operating points adalah besaran tegangan output yang didapat dari hasil
pengolahan gerbang logika. Operating points terletak di output tegangan yang tinggi
ataupun tegangan yang rendah[2]. Operating points bergantung pada besaran
tegangan input yang dimasukkan, karena tegangan keluaran bergantung pada
tegangan masukkan maka untuk mendapatkan nilai HIGH operating points secara
utuh untuk output inverter, nilai LOW operating points harus menjadi masukan
inverter. Begitu pula sebaliknya, sehingga diperlukan konfigurasi umpan balik atau
yang menyerupai.
1
2023/2024
Gambar 2.1.2 Grafik operating poin
2.1.3 Gate Delay

Gate delay adalah waktu yang harus dibutuhkan oleh gerbang logika untuk
memproses sebuah inputan dan nantinya mengkonversikannya menjadi sebuah
outputan[3]. Semakin banyak gerbang logika semakin banyak gate delay nya.
Gate delay sendiri mempunyai manfaat lain yaitu untuk penyimpanan sebuah data.
Terdapat 2 parameter dalam gate delay yaitu high to low propagation time (Tphl)
dan low to high propagation time( Tplh). Pada kedua parameter tersebut kita bisa
mencari nilai Tpd(average) dan Tpd(maximum) yang rumus nya sebagai berikut :
Tpd (maximum) = (Tphl X Tplh).
Gambar 2.1.3 Parameter Gate delay
2
2023/2024
2.1.4 Noise Margins

Noise margins adalah design pengukuran yang memastikan rangkaian dapat
beroperasi dengan baik[2]. Noise margins berarti batas maksimal tegangan
penggangu yang nantinya bisa ditoleransi oleh Vin pada suatu gerbang logika tanpa
harus mengubah hasil dari Vout gerbang logika itu sendiri. Noise margins itu
sendiri terbagi menjadi dua macam yaitu noise margins LOW dan noise
margins HIGH. Noise margins LOW dapat dirumuskan sebagai berikut.
NML = VIL – VOL
Sedangkan untuk noise margins HIGH dapat dirumuskan sebagai berikut :

NMH = VOH – VIH
Gambar 2.1.4 Noise margin karakteristik transfervoltage gerbang logika
2.2 Rangkaian Logic State

2.2.1 Gerbang Logika AND
Gerbang AND adalah gerbang logika yang memerlukan 2 atau lebih masukan
(input) untuk menghasilkan hanya 1 keluaran (output). Gerbang AND akan
menghasilkan keluaran logika 1 jika semua masukan bernilai logika 1 dan akan
menghasilkan keluaran logika 0 jika slah satu dari masukan bernilai logika 0. Simbol
yang menandakan Operasi Gerbang Logika AND adalah (“.”) atau tidak menggunakan
tanda sama sekali [4].
3
2023/2024
2.2.2 Gerbang Logika OR

Gerbang OR adalah gerbang logika yang memerlukan 2 atau lebih masukan
(input) untuk menghasilkan hanya 1 keluaran (output). Gerbang OR akan
menghasilkan keluaran logika 1 jika salah satu dari masukan bernilai 1 dan jika ingin
menghasilkan keluaran logika 0, maka semua masukan harus bernilai logika 0. Simbol
yang menandakan Operasi Logika OR adalah tanda (“+”)[4].
2.2.3 Gerbang Logika NOT (INVERTER)

Gerbang NOT hanya memerlukan sebuah masukan untuk menghasilkan satu
keluaran. Gerbang NOT ini juga bisa disebut juga dengan Inverter (pembalik) karena
menghasilkan keluaran (output) yang berlawanan (kebalikan) dengan masukan atau
inputnya.
2.2.4 Gerbang Logika NAND

Gerbang NAND merupakan gabungan dari NOT-AND, atau suatu fungsi AND
yang dibalikkan. Pada gerbang NAND hanya akan memberikan sinyal logika 1 jika
input yang dimiliki emberkan sinyal logika 0 dan salah satunya memberi sinyal logika
1. Simpelnya gerbang NAND akan menghasilkan kebalikan dari keluaran gerbang
AND.
2.2.5 Gerbang Logika NOR

Gerbang NOR merupakan gabungan dari NOT-OR atau hasil keluaran nantinya
akan menghasilkan nilai kebalikan dari gerbang OR. NOR akan menghasilkan sinyal
keluaran 1 jika sinyal masukan seleuruhnya bernilai 0. Gerbang NOR memiliki banyak
inputan dan hanya menghasilkan satu saja hasil hasil outputnya[4].
2.2.6 Rangkaian Kombinasi

Rangkaian kombinasi adalah sebuah rangkaian yang nilai keluarannya nantinya
bergantung dengan jumlah nilai masukkannya. Dalam rangkaian kombinasi ini tidak
terdapat yang namanya sebuah sistem pengingat sehingga nilai keluaran pada
rangkaian hanya di tentukan oleh nilai inputan. Contoh rangkaian kombinasi antara
lain multipleplexer, adder, encoder, dan decoder[5].
4
2023/2024
2.2.7 Software Proteus

Aplikasi atau software proteus digunakan pada praktikum kali ini sebagai alat
untuk simulasi hasil keluaran pada rangkaian. Aplikasi ini pada dasarnya dapata
digunakan untuk merancang sebuah skenematik rangkaian elektronik baik secara
digital maupun analog. Rangkaian digital terdiri dari AND, OR, NOT, NAND, NOR
dan lainnya, sedangkan rangkaian analog dapat berupa R, L, C secara paralel. Proteus
sangat membantu kita untuk lebih memahami dasar-dasar ilmu elektronika[6].
2.3 Pengenalan Desain Menggunakan FFGA

2.3.1 FFGA
FFGA adalah sebuah IC digital yang berisikan sekumpulan blok-blok logika yang
dapat dikonfigurasi[7]. FPGA juga adalah sebuah PLD yang dapat
mengimplementasikan sebuah rangkaian digital yang banyak dan besar yang tersusun
dari ratusan ribu gerbang logika[8]. FPGA dapat diprogram sesuai dengan apa yang
dibutuhkan karna FPGA sendiri sangat fungsionalitas. Secara umum alur perancangan
rangkaian digital dengan menggunakan FPGA dari ALTERA dapat digambarkan
seperti flowchart pada Gambar berikut.
Gambar 2.3.1 Flowchart umum proses perancangan
5
2023/2024
2.3.2 Full Adder

Rangkaian full adder adalah suatu rangkaian yang mampu menampung carry dari
hasil penjumlahan sebelumnya[4]. Rangakain full adder ini dapat disusun dengan
menggunakan gerbang logika yaitu xor , or dan and. Rangkaian full adder ini
dirangkai dengan 3 input dan menghasilkan 2 output. Percobaan ini dapat bekerja
sesuai dengan tabel kebenaran full adder. Rangkain full adder akan hidup semua baik
sum maupun carry jika inputnya semua bernilai high (1), dan juga Sebaliknya
rangkaian full adder akan bernilai low (0) pada output jika inputnya semua bernilai
low (0). Langkah selanjutnya adalah membuat K-Map orde 2 dari tabel kebenaran
tersebut. KMap ini akan membantu merumuskan fungsi logika dari S dan Cout.
Gambar 2.3.2 Grafik operating point
Terdapat beberapa jenis rangkaian FULL ADDER, yaitu PARALLEL ADDER, LOOK
AHEAD CARRY ADDER, dan CARRY SAVE ADDER dimana masing-masing memiliki
kelebihan dan kekurangannya.
Gambar 2.3.3 Salah satu bentuk rangkaian Full Adder
6
2023/2024
2.3.3 Quartus II
Quartus II merupakan salah satu jenisCAD (Computer Aided Design) yang
mendukung bermacam-macam cara pembuatan atau penulisandesain rangkaian digital,
salah satunya adalah VHDL[9]. Quartus II biasanya digunakan untuk membuat
simulasi rangkaian digital, misalnya membuat rangkaian digital gerbang sederhana.
Selain itu, quartus ini juga dapat melakukan analysis dan synthesis untuk desain HDL,
Compling desain, analisis diagram pewaktuan, dan pengetesan pada rangkaian yang
kita buat.
2.4 Rangkaian Logika Sekuensial

2.4.1 Rangkaian Sekuensial
Rangkaian sekuensial adalah sebuah rangkaian yang memiliki output atau keuaran
yang tidak hanya bergantung pada masukkan sekarang, melainkan juga dipengaruhi
oleh masukan sebelumnya[10]. Rangkaian logika sekuensial adalah rangkaian logika
yang memperhatikan adanya faktor clock (waktu). Rangkaian sekuensial pastinya
memiliki prinsip kerja yang berbeda dengan rangkaian kombinasional. Perbedaan
mendasar dari kedua rangkaian ini adalah ada atau tidak nya memory state nya.
Rangkaian sekuensial bergantung pad state dan bergantung pada masukannya (mealy)
atau hanya bergantung pada state nya (more).
2.4.2 Counter
Istilah counter hampir ditemukan di setiap peralatan yang mempelajari tentang
logika digital. Counter itu sendiri digunakan untuk menghitung jumlah peristiwa dari
suatu kejadian dan yang nantinya berguna untuk menimbulkan urutan waktu untuk
mengkontrol operasi-operasi di dlam sistem digital[11]. Counter yang mengikuti
urutan biner dinamakan binary counter (pencacah biner) Pencacah biner n-bit terdiri
dari n flip-flop dan dapat menghitung dalam biner dari 0 ke 2n-1.
2.4.3 Finite State Machine (FSM)

Finite state machine (FSM) adalah suatu pemodelan komputasi yang nanti nya
dapat di implementasikan kedalam perangkat keras atau perangkat lunak. Selain dari
7
2023/2024
fungsi tersebut, FSM juga dapat digunakan untuk mensimulasikan dan merancang
logika sekuensial. Secara umum FSM memilik 3 dasaran, yakni, keadaan, kejadian dan
aksi[12]. Ketika pada kondisi tertentu, sistem itu akan berada dalam bagian yang aktif.
Kemudian sistem akan dapat berganti state atau keadaan nya ketika mendapat input
(event) tertentu dari sistem itu sendiri.
Gambar 2.4.1 State diagram FSM Mealy
Sumber : modul 4 praktikum sistem digital
8
2023/2024
BAB III
PERCOBAAN PRAKTIKUM
3.1 Resistansi dan Hukum Ohm

3.1.1 Alat dan Bahan
1. Kit praktikum Gerbang Logika NOR TTL dan parameter gerbang logika
2. 1 buah project board
3. Power supply
4. Komponen IC gerbang logika 74LS04
5. Osiloskop dan generator sinyal
6. Kabel jumper secukupnya
7. 1 buah kabel BNC-BNC
8. 2 buah kabel BNC-Probe Kait / BNC- jepit buaya / BNC- banana
9. 2 buah kabel banana-banana / banana-jepit buaya merah dan hitam
10.
3.1.2 Langkah-Langkah Praktikum

A. Percobaan 1. Menghitung Nilai Resistansi Pada Setiap Resistor
9
2023/2024
Mulai
Ambil 10 buah resistor dengan nilai berbeda
hitung nilai resistansi masing-masing resistor dan nilai toleransi berdasarkan gelang warna
pada badan resistor
ukur nilai resistansi masing-masing resistor menggunakan multimeter digital
catat semua hasil perhitungan dan pengukuran dan salin pada BCP
selesai
B. Percobaan 2. Rangkaian Seri dan Paralel
Mulai
Rangkailah 3 resistor dengan nilai 330 Ω, 390 Ω

dan 680 Ω dengan hubungan seri
Hitung dan ukur nilai resistansi pada rangkaian tersebut menggunakan multimeter.
Rangkailah 5 resistor dengan nilai 56 Ω, 390 Ω,

330 Ω, 3,3 kΩ dan 680 Ω degan hubungan seri.
Hitung dan ukurlah nilai resistansi pada rangkaian yang telah ditentukan.
Rangkailah 3 resistor dengan nilai 330 Ω, 3,3 kΩ

dan 4,7 kΩ dengan hubungan paralel.
10
2023/2024
Hitung dan ukurlah nilai resistansi pada rangkaian tersebut menggunakan

multimeter.
Rangkailah 6 resistor dengan nilai 4,7 kΩ, 3,3 kΩ,

820 Ω, 330 Ω, 390 Ω, dan 680 Ω dengan hubungan seri dan paralel dimana
R1, R2 dan R3 disusun secara seri dan R4,R5 dan R6 disusun secara paralel.
Hitung dan ukurlah nilai resistansi pada rangkaian tersebut menggunakan

multimeter.
Catat hasil pada tabel dan salin pada Buku

Catatan Praktikum.
Selesai
C. Percobaan 3. Transformasi Y-∆
Mulai
Rangkailah 5 resistor dengan nilai 330 Ω, 390 Ω, 680 Ω, 820 Ω

dan 470 Ω denggan hubungan seri dan paralel seperti huruf I.
Hitung dan ukur nilai resistansi pada rangkaian tersebut

menggunakan rumus Y-∆
11
2023/2024
Hitung dan ukurlah nilai resistansi pada rangkaian

tersebut menggunakan rumus ∆-Y.
Catat hasil pada tabel dan salin pada Buku

Catatan Praktikum.
Selesai
D. Percobaan 4. Pembagi Arus
Mulai
Rangkailah 5 resistor 56 Ω, 390 Ω, 330 Ω, 470 Ω

dan 680 Ω dengan hubungan seri
a Sambungkan rangkaian dengan sumber tegangan

12 volt.
Hitung dan ukurlah besar tegangan yang berada di masing masing titik
pada rangkaian tersebut dengan multimeter.
Ukurlah besar arus pada rangkaian tersebut.
Ambil dan rangkailah 3 resistor 330 Ω, 470 Ω dan

680 Ω dengan hubungan paralel.
12
2023/2024
Sambungkan rangkaian dengan sumber tegangan 5 volt.
Hitung dan ukur besar arus dimasing masing resistor menggunakan

multimeter.
Ukurlah besar tegangan pada rangkaian tersebut
Rangkailah 6 resistor 4,7 kΩ, 470 Ω, 820 Ω, 330 Ω, 390 Ω dan 680 Ω dengan
hubungan seri untuk R1, R2 dan R3 dan hubungan paralel untuk R4, R5 dan
R6.
Sambungkan rangkaian dengan sumber tegangan

12 volt.
Hitung dan ukur besar tegangan pada tiap tiap titik kaki resistor menggunakan
multimeter.
Hitung besar arus pada tiap tiap titik kaki restor.
Catat hasilnya pada tabel dan salin pada Buku

Catatan Praktikum.
Selesai
13
2023/2024
3.2 Hukum Kirchhoff

1. Multimeter rigol (1 buah)
2. Power Supply (1 buah)
3. Breadboard (1 buah)
4. Kabel Jumper (5 buah)
5. Resistor 100 Ω (3 buah)
8. Resistor 1 k Ω (1 buah)

A. Percobaan 1. Hukum Kirchhoff I
Mulai
Buatlah rangkaian
Atur v kemudian kombinasikan dengan nilai

R1, R2, R3
Hitunglah I1,I2,I3 menggunakan

Hukum Kirchoff 1 dan 2
14
2023/2024
Bandingkan data pengukuran dan perhitungan
Analisis data
Selesai
B. Percobaan 2. Hukum Kirchhoff II
Mulai
Buatlah rangkaian Ukurlah
Ukurlah Vab,Vbc,Vbe,Vef,Vde
Arus yang lewat R1,R2,R3
Bandingkan data pengukuran

dan perhitungan
Hitunglah nilai Vab+Vbe+Vef+Vfa dan

Vbc+Vcd+Vde+Veb dan catat nilai
Selesai
15
2023/2024
3.3 Analisis Rangkaian

1. Multimeter digital (1 buah)
2. Power supply (1 buah)
4. Kabel male to male (secukupnya)
5. Kabel buaya banana (4 buah)
6. Kabel buaya buaya (2 buah)

A. Percobaan 1. Analisis Mesh
Mulai
Siapkan alat dan bahan
Susun rangkaian pada breadboard

seperti gambar dibawah
16
2023/2024
Gambar 3.3.1 Percobaan Rangkaian Analisis Mesh
Sambungkan setiap titik pada breadboard menggunakan kabel

jumper
Siapkan multimeter digital dan arahkan selector ke arah volt,

kemudian ukur tegangan pada titik-titik yang di tentukan
Ukur arus pada titik-titik yang ditentukan
Catat hasil yang didapatkan
Selesai
17
2023/2024
B. Percobaan 2. Analisis SuperMesh
Mulai
Susun rangkaian pada breadboard seperti gambar dibawah
Gambar 3.3.2 Percobaan Rangkaian Analisis Supermesh

jumper

kemudian ukurlah tegangan pada titik-titik yang ditentukan
18
2023/2024
Selesai
C. Percobaan 3. Analisis Node
Mulai
Gambar 3.3.3 Percobaan rangkaian analisis node

jumper

kemudian ukur tegangan pada titik-titik yang ditentukan
19
2023/2024
Selesai
D. Percobaan 4. Analisis SuperNode
Mulai
Gambar 3.3.4 Percobaan rangkaian analisis supernode
20
2023/2024
Sambungkan setiap titik pada breadboard menggunakan kabel jumper
Siapkan multimeter digital dan arahkan selector ke arah volt, kemudian ukur
tegangan pada titik-titik yang ditentukan
Selesai
3.4 Teorema Rangkaian

1. Multimeter digital (1 buah)
2. Power supply DC (1 buah)
4. Kabel jumper (5 buah)
5. Resistor 1 K Ω (3 buah)
6. Resistor 10 K Ω (1 buah)
7. Resistor 5.6 K Ω (1 buah)

A. Percobaan 1. Teorema Thevenin
21
2023/2024
Mulai
Gambar 3.4.1 Percobaan Teorema Thevenin
Ukurlah nilai arus pada setiap beban (RI, R2, R3, R4, dan R5)
Bukalah titik ab kemudian ukur tegangan pada titik tersebut
Matikan setiap sumber dan ukur resistansinya
Hitung nilai arus yang melalui R3 pada rangkaian pengganti
Catat hasil yang di dapatkan
Selesai
22
2023/2024
B. Percobaan 2. Teorema Northon
Mulai
Gambar 3.4.2 Percobaan teorema northon
Ukurlah nilai arus pada setiap beban (RI, R2, R3, R4, dan R5)
Bukalah titik ab kemudian ukur tegangan pada titik tersebut
Matikan setiap sumber dan ukur resistansinya
23
2023/2024
Hitung nilai arus yang melalui R3 pada rangkaian pengganti
Selesai
C. Percobaan 3. Teorema Superposisi
Mulai
Gambar 3.4.3 Percobaan teorema superposisi

jumper
Ukurlah nilai arus pada beban R4 dan arus pada R5
24
2023/2024
Matikan sumber Vb dan Vc kemudian ukur nilai tegangan pada R4

dan R5
Selesai
25
2023/2024
BAB IV
HASIL DAN PEMBAHASAN
4.1 Resistansi dan Hukum Ohm

4.1.1 Hasil Percobaan Resistansi dan Hukum Ohm
A. Percobaan 1: perhitungan dan pengukuran nilai resistansi
Tabel 4.1.1 Perhitungan dan pengukuran nilai resistansi total
Nilai Resistansi
No Resistor (Ω)
. Perhitungan Toleransi Pengukura
n(Ω)
1 Coklat ––Hitam
Emas
– Emas 1Ω 5% 2,26 Ω
2 Kuning – Ungu – 470.00 5% 485.000 Ω

Kuning – Emas Ω
3 Jingga – Jingga – Merah 3300 Ω 5% 3273 Ω
– Emas
4 Biru – Abu abu – 680 Ω 5% 679 Ω
Coklat – Emas
5 Hijau – Biru – Hitam –
Emas 56 Ω 5% 55,6 Ω
6 Kuning –– Ungu
Emas
– Merah 4.700 Ω 5% 0,1 Ω
7 Kuning – Ungu – 470 Ω 5% 464 Ω
Coklat – Emas
8 Jingga ––Putih
Emas
– Coklat 390 Ω 5% 378 Ω
Jingga – Jingga – 330 Ω 5% 326 Ω
9 Coklat – Emas
1 Abu abu – merah – 820 Ω 5% 831 Ω
0 Coklat – Emas
Perhitungan :
1) Cokelat – Hitam – Emas – Emas

= 10 x 10−1 ± 5% = 1 Ω ±5 %
2) Hijau – Biru – Hitam – Emas

= 56 x 100 ± 5% = 56 Ω ± 5 %
3) Orange – Orange – Cokelat – Emas

= 33 x 101 ± 5% = 330 Ω ± 5 %
4) Orange – Putih – Cokelat - Emas
26
2023/2024
= 39 x 101 ± 5% = 390 Ω ± 5 %
5) Kuning - Ungu – Cokelat – Emas

= 47 x 101 ± 5% = 470 Ω ± 5 %
6) Biru – Abu-abu – Cokelat – Emas

= 68 x 101 ± 5% = 680 Ω ± 5 %
7) Abu-abu – Merah – Cokelat – Emas

= 82 x 101 ± 5% = 820Ω ± 5 %
8) Orange – Orange – Merah – Emas

= 33 x 102 ±5% = 3,3 kΩ ± 5 %
9) Kuning – Ungu – Merah – Emas

= 47 x 102 ± 5% = 4,7 kΩ ± 5 %
10) Kuning – Ungu – Kuning – Emas

= 47 x 104 ± 5% = 470 kΩ ± 5 %
B. Percobaan 2: Rangkaian Seri Paralel
Tabel 4.1.2 Perhitungan dan Pengukuran nilai resistansi total rangkaian seri paralel
N Rangkai Nilai Resistansi Total

Titik Perhitungan
o an Pengukurann
(Ω)
1 Seri 1 a-b 1400 Ω 7,34 x106 Ω
a-c 446 Ω 439 Ω
b-e 4020 Ω 3930 Ω
Seri 2
2 c-f 4310 Ω 10710 Ω
a-f 4756 Ω 11160 Ω
a-d 282 Ω 0.0027 Ω
3 Paralel b-d 282 Ω 28,0 Ω
c-d 282 Ω 0,2 Ω
c-d 309, 523 Ω 9920 Ω
Kombin
4 b-d 302, 357 Ω 000,7 Ω
asi
a-d 5002,357 Ω 4910 Ω
Perhitungan :
 Seri 1
27
2023/2024
Rtotal =¿ R1 + R2 + R3
= 330 + 390 + 680
= 1400 Ω
 Seri 2
 a-c = R1 + R2
= 56 + 390
= 446 Ω
 b-e = R2 + R3 + R 4
= 390 +330 +3300
= 4020 Ω
 c-f = R3 + R 4 + R5
= 330 + 3300 + 680
= 4310 Ω
 a-f = R1 + R2 + R3 + R 4 + R5
= 56 + 390 + 330 + 3300 +680
= 4756 Ω
 Paralel
1 1 1 1 1 1
 a-d = R + R + R = 330 + 3300 + 4700 =¿ 282 Ω
1 2 3
1 1 1 1 1 1
 b-d = R + R + R =¿ + + ¿ 282 Ω
2 3 1 3300 4700 330
28
2023/2024
1 1 1 1 1 1
 c-d = R + R + R = 4700 + 3300 + 330 ¿ 282 Ω
3 2 1
 Kombinasi
 c-d = Seri = 820 + 680 = 1500 Ω

1 1
Paralel = + = 309,52 Ω
1500 390
 b-d = Seri = 3300 + 309,52 = 3609,5 Ω

1 1
Paralel = + = 302,35 Ω
3609 ,5 330
 a-d = Seri = 4700 + 302,35 = 5002,35 Ω
C. Percobaan 3. Tranformasi Wye Delta
Tabel 4.1.3 Perhitungan dan pengukuran Wye- Delta dan Delta – Wye
Transforma Nilai Resistansi

No si Perhitungan Pengukuran
1 Y-∆ 456,26 Ω 003,8 Ω
2 ∆-Y 456,26 Ω -
Perhitungan :
R1 R 2 + R 2 R 3+ R 3 R 1
(Y-∆) Ra =
R1
( 330∙ 390 ) + ( 390 ∙ 680 ) +(680 ∙330)

=
330
= 1873,6 Ω
R1 R 2 + R 2 R 3+ R 3 R 1
Rb =
R2
29
2023/2024
( 330∙ 390 ) + ( 390 ∙ 680 ) +(680 ∙330)

=
390
= 1585,3 Ω
R1 R 2+ R 2 R 3 + R 3 R1
Rc =
R3
( 330∙ 390 ) + ( 390 ∙ 680 ) +(680 ∙330)

=
680
= 909,26 Ω
Rb R4 1585 ,3 ∙ 820
Rb ∨¿ R 4 = = = 540 Ω
R b+ R 4 1585 ,3+ 820
R a R 5 1873 ,6 ∙ 470
Ra ∨¿ R 5= = = 375,7 Ω
Ra + R5 1873 ,6+ 470
Rtotal=¿ Rc ∨¿ ¿
909 ,26 ∙ 916 , 2

=
909 , 26+916 , 2
= 456,26 Ω
 Transformasi ∆-Y
R1 R4 330 ∙ 820
Ra = = =¿ 147,8 Ω
R1 + R3 + R 4 330+680+820
R1 R 3 330 ∙ 680
Rb = = =¿ 122,62 Ω
R1 + R3 + R 4 330+680+820
R4 R3 330 ∙820
Rc = = =¿ 304,3 Ω
R1 + R3 + R 4 330+ 680+820
30
2023/2024
R x =¿ Rb + R 2=¿112,62 + 390 = 512,62 Ω
R y =¿ Rc + R5=¿ 304,3 + 470 = 774,3 Ω
1 1 1 1
R z= + = + =¿ 308,4 Ω
R x R y 512 , 62 774 , 3
Rtotal=¿ Ra + R z
¿ 147,86 + 308,4
¿ 456,26 Ω
Pada pengukuran Delta-wye kami tidak melakukan pengukuran

berdasarkan anjuran dari asisten praktikum, sehingga pada tabel tidak terdapat
data nya.
D. Percobaan 4. Pembagi arus dan tegangan
Tabel 4.1.4 Pembagi arus dan tegangan
Rangkaia n Tegangan (v)

R5 Arus (mA)
R1 R2 R3 R4
Seri 0,034 2.345 2,049 2,894 4.24 0,52
Paralel 11.6 R1 R2 R3
0,47 0,49 0,48
Kombinasi c-d b-d a-d c-d b-d a-d
0,524 0,688 11.98 1,51 1.61 1.62
Perhitungan :
 Seri
Rtotal=¿ R1 + R2 + R3 + R 4 + R5
= 56 + 390 + 330 + 470 + 680 = 1920 Ω
V total 12
I total=¿ = =¿ 0,006A = 6 mA
Rtotal 1920
31
2023/2024
V R 1=I total x R1= 6 x 56 = 336 mV = 0,336 v
V R 1=I total x R2= 6 x 390 = 2340 mV = 2,34 v
V R 1=I total x R3 = 6 x 330 = 1980 mV = 1,98 v
V R 1=I total x R4 = 6 x 470 = 2820 mV = 2,82v
V R 1=I total x R5 = 6 x 680 = 4080 mV = 4,08 v
 Paralel
1 1 1 1
=¿ + +
R total R 1 R2 R3
1
=¿ 1 + 1 + 1
R total 330 470 680
1 6991
=
R total 1054680
1054680
Rtotal=¿ = 150,86 Ω
6991
V total 5
I 1= = =¿ 0,015 A = 15 mA
R 1 330
V total 5
I 2= = =¿ 0,010 A = 10 mA
R 2 470
V total 5
I 3= = =¿ 0,0073 A = 7,3 mA
R 3 680
I total=¿ I 1+ I 2 + I 3
V total=¿ I total x R total
¿ 32,3 x 150,86
32
2023/2024
¿ 4,8727 v
 Kombinasi
R seri 1 = R3 + R6 =820+¿ 680 = 1500 Ω
1 1 1
R paralel 1 = + =
R seri 1 R 5 R paralel 1
1 1 1
+ =
1500 390 R paralel 1
21 1
=
6500 R paralel 1
R paralel 1=¿ 309,5 Ω
R seri 2 = R paralel 1 + R2=309 , 5+¿ 470 = 779,5 Ω R paralel 2 =

1 1 1
+ =
R seri 2 R 4 R paralel 2
1 1 1
+ =
779 ,5 330 R paralel2
2219 1
=
514470 R paralel2
R paralel 2=¿ 231,84 Ω
R seri 3 = R paralel 2 + R1=¿ 231,84 + 4700 = 4931,84 Ω
V total
I total=
Rtotal
12
= =¿ 0,0024 A = 2,4 mA
4931 , 84
12
I c-d = =¿ 0,038 A = 38 mA
309 ,5
33
2023/2024
12
I b-d = =¿ 0,015 A = 15 mA
779 ,5
12
I a-d = =¿ 0,0024 A = 24 mA
4931 , 84
V c-d = 0,0024 x 390 = 0,936 V = 936 mV
V b-d = 0,0024 x 330 = 0,792 V = 792 mV
V a-d = 0,0024 x 4931,84 = 11,836 V = 11836 mV
4.1.2 Pembahasan Percobaan Resistansi dan Hukum Ohm

Pada praktikum kali ini, pertama kami diminta untuk menghitung dan mengukur
beberapa resistor yang disediakan pada saat praktikum. Setiap resistor nya memiliki 4
warna yang berbeda. Sebelum praktikum dimulai diusahakan untuk bisa membaca dan
memahami arti dari warna gelang resitor. Sehingga, dalam pengukuran tidak
mengalami malasah resistor yang tertukar.
Lalu yang kedua kami diminta untuk menghitung nilai resistansi di titik-titik yang
telah ditentukan dan dipasang rangkaian secara seri 1, seri 2, dan secara paralel. Untuk
mengukur rangkaian ini kami menggunakan multimeter digital. Resistansi akan
bernilai besar jika menggunakan rangkaian seri dan apabila resistansi bernilai kecil
menggunakan rangkaian paralel, karna pada rangkaian seri tidak terjadi pembagia arus
sedangkan paralel terjadi pembagian.
Besar tegangan dan arus dalam suatu rangkaian dipengaruhi oleh besar posisi
resistor. Semakin besar resistor yang diberikan maka arus yang mengalir semakin
kecil. Maka jika tegangan yang dimasukan dalam rangkaian paralel semakin besar
tegangan maka kuat arus pada rangkaian semakin besar dengan catatan besar resistor
tidak diubah.
4.2 Rangkaian Logic State

4.2.1 Hasil Percobaan Rangkaian Logic State
A. Percobaan 1.1 Gerbang logika dasar AND, OR dan NOT (INVERTER)
 Percobaan 1.1a Gerbang Logika AND
34
2023/2024
Gambar 4.2.1 Simulasi percobaan logika AND
Tabel 4.2.1 Tabel kebenaran logika AND
INPUT OUTPUT
A B Y
0 0 0
0 1 0
1 0 0
1 1 1
 Percobaan 1.1b Gerbang Logika OR
Gambar 4.2.2 Simulasi percobaan logika OR
Tabel 4.2.2 Tabel kebenaran logika OR
INPUT OUTPUT
A B Y
0 0 0
0 1 1
1 0 1
1 1 1
35
2023/2024
 Percobaan 1.1c Gerbang Logika NOT
Gambar 4.2.3 Simulasi percobaan logika NOT
Tabel 4.2.3 Tabel kebenaran logika NOT
INPUT OUTPUT
A Y
0 1
1 0
B. Percobaan 1.2 Rangkaian logika Kombbinasi 2 masukan
 Percobaan 1.2.a Rangkaian Logika kombinasi 2 masukan model 1
Gambar 4.2.4 Simulasi rangkaian logika kombinasi 2 masukan model 1
Tabel 4.2.4 Tabel kebenaran logika kombinasi 2 masukan model 1
INPUT OUTPUT
A B Y
0 0 0
0 1 0
1 0 0
1 1 1
36
2023/2024
 Percobaan 1.2.b Rangkaian Logika kombinasi 2 masukan model 2
INPUT OUTPUT
A B Y
0 0 1
0 1 1
1 0 1
1 1 0
 Percobaan 1.2.c Rangkaian Logika kombinasi 2 masukan model 3
INPUT OUTPUT
A B Y
37
2023/2024
0 0 1
0 1 1
1 0 1
1 1 0
C. Percobaan 1.3 Rangkaian logika Kombinasi 3 masukan
 Percobaan 1.3.a Rangkaian Logika kombinasi 3 masukan model 1
INPUT OUTPUT
A B C Y
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 0
 Percobaan 1.3.b Rangkaian Logika kombinasi 3 masukan model 2
38
2023/2024
INPUT OUTPUT
A B C Y
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 0
D. Percobaan 1.4 Rangkaian logika Kombbinasi 4 masukan
Gambar 4.2.9 Simulasi rangkaian logika kombinasi 4 masukan
39
2023/2024
Tabel 4.2.9 Tabel kebenaran logika kombinasi 4 masukan
INPUT OUTPUT
A B C D Y
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 1
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 1
1 1 1 1 1
4.2.2 Pembahasan Percobaan Rangkaian Logic State

A. Percobaan 1.1 Gerbang logika dasar AND, OR dan NOT (INVERTER)
Pada percobaan praktikan melakukan percobaan gerbang logika AND

menggunakan IC74LS08. Percobaan ini dapat diperoleh persamaan Y = A. B.
Praktikan menguji kebenaran logika AND menggunakan tabel kebenaran. Push
button digunakan sebagai input dan lampu LED sebagai output dari hasil
percobaan, dimana nilai output 1 akan didapat jika kedua inputan juga bernilai 1,
hasil yang didapatkan ini sesuai dengan dari dasar teori yang ada.
Pada percobaan praktikan melakukan percobaan gerbang logika OR
menggunakan IC74LS32. Percobaan ini dapat diperoleh persamaan Y = A + B.
40
2023/2024
Praktikan menguji kebenaran logika OR menggunakan tabel kebenaran, dimana

nilai output 1 akan didapat jika salah satu atau semua sinyal maasukan bernilai 1.
Pada rangkaian yang dirangkai oleh praktikan dan mendapatkan hasil yang kurang
sesuai dengan dasar teori , hal itu terjadi karena alat – alat yang digunakan pada
praktikum terdapat kerusakan yang mengakibatkan hasil yang didapat tidak sesuai,
tetapi kita menggunakan landasan dasar aplikasi proteus yang dimana didapatkan
hasil yang sesuai dengan dasar teori.
Pada percobaan praktikan melakukan percobaan gerbang logika NOT
menggunakan IC74LS04. Percobaan ini dapat diperoleh persamaan Y= A`.
Praktikan menguji kebenaran logika NOT menggunakan tabel kebenaran. Dari hasil
rangkaian dan aplikasi proteus diperoleh nilai output 1 akan didapat jika input
bernilai 0, dan juga sebaliknya. Fungsi NOT bisa juga disebut dengan fungsi
kebalikan. Hasil yang didapatkan juga sesuai dengan dasar teori yang ada.
B. Percobaan 1.2 Rangkaian Logika Kombinasi 2 masukan
Praktikan melakukan percobaan dalam merangkai rangkaian logika kombinasi

dengan 2 masukan yaitu dengan gerbang logika NAND dengan IC74LS00. Setelah
rangkaian dibuat dan memebuat tabel kebenaran pengujian dilakukan dengan
menekan input atau output. Percobaan lancar dan sesuai dengan hasil yang
didapatkan percobaan teori yang ada.
Pada percobaan ini praktikan melakukan percobaan dalam merangkai

rangkaian logika kombinasi dengan 2 masukan yaitu dengan gerbang logika NAND
dan NOT menggunakan IC74LS04 dan IC74LS00. Setelah rangkaian dibuat dan
membuat tabel kebenaran pengujian dilakukan dengan menekan input atau output.
Percobaan pada rangkaian kebanyakan didapatkan hasil yang kurang sesuai dengan
dasar teori nya, hal itu dipengaruhi oleh alat – alat yang digunakan banyak yang
rusak, seperti resistor, breadboard, dan power supply pun berpengaruh terhadap
nilai keluaran. Maka dari itu membutuhkan hal yang lama dan butuh ketelitian pada
percobaan kali ini.
41
2023/2024
Pada percobaan ini praktikan melakukan percobaan dalam merangkai

rangkaian logika kombinasi dengan 2 masukan yaitu dengan gerbang logika NAND
dengan IC74LS00. Setelah rangkaian dibuat dan memebuat tabel kebenaran
pengujian dilakukan dengan menekan input atau output. Didapatkan peryataan
bahwa hasil output pada 2 gerbang logika NAND memiliki output dengan hasil
yang sama dengan output pada kombinasi NOT dan NAND, dan hasil yang
didapatkan sesuai dengan yang ada pada dasar teori.
C. Percobaan 1.3 Rangkaian Logika Kombinasi 3 Masukan
Pada praktikum percobaan ini kita terdapat atau memiliki 3 inputan, dan dari
hasil yang didapatkan nilai keluaran didapatkan sesuai dengan dari apa dasar teori
yang ada.
D. Percobaan 1.4 Rangkaian Logika Kombinasi 4 Masukan
Pada praktikum ini kita melakukan percabangan logika dengan 4 kombinasi

masukan atau kombinasi dari NOT, NAND, dan OR memakai IC74LS04,
IC74LS00, dan IC74LS032. Setelah membuat rangkaian logika 4 masukan. Saat
melakukan percobaan hasil keluaran yang di dapatkan sesuai dengan dasar teori
yang ada.
4.3 Pengenalan Desain Menggunakan FFGA

4.3.1 Hasil Percobaan Pengenalan Desain Menggunakan FFGA
A. Percobaan 2A. Mendesain Full Adder dengan skematik
42
2023/2024
Gambar 4.3.1 Waveform percobaan 2A
Sumber : data hasil praktikum
Pada percobaan mendesain Full Adder menggunakan rangkaian skematik, dan data
yang di dapatkan dari waveform, berikut tabel kebenran yang di dapatkan.
Tabel 4.3.1 Tabel kebenaran Waveform percobaan 2A
Bou
A B C Aout Cout Carry Sum
t
0 0 0 0 0 0 0 0
0 0 1 0 0 1 0 1
0 1 0 0 1 0 0 1
0 1 1 0 1 1 1 0
1 0 0 1 0 0 0 1
1 0 1 1 0 1 1 0
1 1 0 1 1 0 1 0
1 1 1 1 1 1 1 1
Dengan menggunakan simulasi quartus II, setiap input dan output diberi clock dengan
panjang gelombang. Kemudian dihubungkan ke perangkat board FFGA dan di dapatkan
hasil sebagai berikut..
43
2023/2024
Gambar 4.3.2 Kondisi board FPGA input 000
Dalam input 000, tampilan 7 segmen FPGA menyala semua
Dalam input 001, tampilan pada segmen 0 dan 1 digit ke 1 tidak menyala
Dalam input 010, tampilan pada segmen 0 digit 7 dan segmen 1 digit 1 tidak menyala
44
2023/2024
Dalam input 011, tampilan pada segmen 0 digit 4 dan segmen 1 digit 1 tidak menyala
Dalam input 100, tampilan pada segmen 0 digit 1 dan 7 dan segmen 1 digit 7 tidak
menyala
45
2023/2024
menyala
menyala
Dalam input 111, tampilan pada segmen 0 digit 1,4,dan7 dan segmen 1 digit 1 dan 7
tidak menyala
B. Percobaan 2B. Mendesain Full Adder dengan pendekatan bahasa VHDL
46
2023/2024
Gambar 4.3.10 Waveform percobaan 2B
Pada percobaan mendesain Full Adder menggunakan rangkaian skematik, dan data yang
di dapatkan dari waveform, berikut tabel kebenran yang di dapatkan.
Tabel 4.3.2 Tabel kebenaran Waveform percobaan 2B
A B C Cout Sum
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
Dengan menggunakan simulasi quartus II, setiap input dan output diberi clock dengan
panjang gelombang. Kemudian dihubungkan ke perangkat board FFGA dan di dapatkan
hasil sebagai berikut..
47
2023/2024
Dalam input 000, tampilan 7 segmen FPGA menyala semua
Dalam input 001, tampilan pada segmen 1 digit ke 1 tidak menyala
48
2023/2024
49
2023/2024
Dalam input 111, tampilan pada segmen 0 digit ke 4 dan segmen 1 digit ke 1 tidak
menyala
4.3.2 Pembahasan Percobaan Pengenalan Desain Menggunakan FFGA

A. Percobaan 2A. Mendesain Full Adder dengan skematik
Pada percobaan ini dibuat suatu Full Adder menggunakan metode pendekatan
skematik dan melakukan proses pengiplementsikan Full Adder pada FFGA. Dapat kita
lihat bersama hasil output pada waveform di bagian Sum dan Cout mempunyai nilai
logika yang sama dengan tabel kebenaran berdasarkan teori. Hal ini membuktikan
bahwa secara skematik suatu Full Adder yang dibuat sudah bisa dibilang benar dan
sesuai.
50
2023/2024
Hasil pada 7 segment pada board FFGA kita disini menggunakan 3 variasi input,
terdapat 4 segment dan 7 digit pada board FFGA dan dari digit-digit tersebut hasil
output nya nanti akan hidup-mati sesuai dengan inputan yang kita berikan.implementasi
7 segment pada percobaan ini juga sudah cuckup baik karna hasil output pada board
FFGA sudah sesuai dengan yang diharapkan.
B. Mendesain Full Adder dengan pendekatan bahasa VHDL
Pada percobaan ini dibuat suatu Full Adder dengan menerapkan bahasa VHDL.
Dapat kita lihat bersama pada tabel kebenaran waveform hasil output Cout dan Sum nya
sudah sesuai dengan yang ada pada teori berarti Full Adder yang dirancang dengan
bahasa VHDL bisa dikatakan sudah sesuai dan benar. Begitu pun dengan hasil yang ada
pada 7 segment sama seperti dengan percobaan 2A board FFGA memiliki 3 variasi
inputan. Hasil pada 7 segment pada percobaan 2B inipun sudah sesuai dengan yang
diharapkan.
Dari percobaan 2A maupum 2B kita mendapati beberapa perbedaan antara

rancangan Full Adder menggunakan pendekatan skematik dan menggunakan
pendekatan bahasa VHDL, jumlah output pada skematik lebih banyak dibandingkan
dengan VHDL. Hasil dari board FFGA juga baik itu dari percobaan 2A dan percobaan
2B terdapat beberapa perbedaan terhadap hasil keluaran yang di dapatkan. Dari
perbedaan-pebedaan tersebut pastinya memiliki kelebihan dan kekurangan dari
skematik dan VHDL. Skematik lebih mudah dimengerti perancangannya, tetapi lemah
terhadap rancangan yang kompleks. Kelebihan dari bahasa VHDL adalah lebih
fleksibel, dapat digunakan untuk merancang sistem atau skema yang kompleks.
51
2023/2024
4.4 Rangkaian Logika Sekuensial

4.4.1 Hasil Percobaan Rangkaian Logika Sekuensial
Percobaan ini dibagi menjadi 3 segment yang saling berkaitan yaitu
mengimplementasikan desain FSM pada FFGA, mengimplementasikan modul VGA
driver, serta menggabungkan desain FSM dengan VGA driver.
A. Percobaan 4A. Implementasi desain FSM pada FFGA
Gambar 4.4.1 Waveform percobaan 4A
Dapat kita lihat bersama pada bagian lampu LED, kita meggunakan 6 buah inputan dan
pastinya dari variasi-variasi inputan itu nanti nya kita akan menghsilkan output yang
berbeda-beda. Pada kompilasi pada ALTERA QUARTUS dan memasang pin planner
pada rancangan desain di atas, di dapatkan hasil sebagai berikut.
Gambar 4.4.2 tampilan FFGA inputan 000
52
2023/2024
Gambar 4.4.3 tampilan FFGA inputan 100
B.Percobaan 4B. Implementasi modul VGA driver
Gambar 4.4.4 Waveform percobaan 4B
Seperti yang sudah disinggung sebelumnya bahwa setiap percobaan praktikum kali ini
saling berkaitan. Pada percobaan 4B ini kita akan diperlihatkan hasil keluaran pada
layar monitor dengan variasi 6 inputan yang hasil outpur nya seperti lampu merah di
perjalanan, berikut hasil yang di dapatkan.
53
2023/2024
Gambar 4.4.5 output pada layar switch 000000
Dalam kita lihat hasil keluaran dari layar monitor tidak ada yang menyala
Dalam kita lihat hasil keluaran dari layar monitor warna merah lah yang menyala pada
bagian sebelah kiri monitor
54
2023/2024
Dalam kita lihat hasil keluaran dari layar monitor warna kuning lah yang menyala pada
Dalam kita lihat hasil keluaran dari layar monitor warna hijau lah yang menyala pada
55
2023/2024
bagian sebelah kanan monitor
56
2023/2024
bagian sebelah kiri dan kanan monitor
57
2023/2024
58
2023/2024
Dalam kita lihat hasil keluaran dari layar monitor warna merah, kuning, dan hijau lah
yang menyala pada bagian sebelah kiri monitor
yang menyala pada bagian sebelah kanan monitor
59
2023/2024
yang menyala pada bagian sebelah kiri dan kanan monitor/ menyala semua.
C. Percobaan 4C. Menggabungkan desain FSM dengan VGA driver
Percobaan ini menggabungkan desain lampu lalu lintas yang telah kita buat
dengan modul VGA driver yang disediakan pada percobaan 4B diatas.
4.4.2 Pembahasan Percobaan Teorema Rangkaian

A. Percobaan 4A. Implementasi desain FSM pada FFGA
Dapat kita lihat bersama hasil ouput pada FFGA berbeda pada setiap input nya,
pada setiap digit yang menyala pada Output tersebut memiliki arti tersendiri. Pada
inputan (000) keadaan yang berlaku adalah hasil dari ini adalah menyala semua berikut
komponen-komponen yang hidup pada output (000).
60
2023/2024
Gambar 4.4.18 keterangan hasil output 000
Keterangan :
M-BT (merah-BaratTimur)
K-BT (Kuning-BararTimur)
H-BT (Hijau Bara Timur)
M-US (merah utara Selatan)
K-US (kuning Utara Selatan)
H-US (Hijau Utara Selatan)
Setiap bagian yang ada pada keterangan input (000) di atas adalah bagian yang menyala.
Sedangkan pada inputan (100) keadaan yang berlaku adalah sebagai berikut.
61
2023/2024
Gambar 4.4.19 keterangan hasil output 100
Keterangan :
Setiap bagian yang ada pada keterangan input (100) di atas adalah bagian yang menyala.
B. Implementasi Modul VGA Driver
Pada masing-masing gambar di atas dapat kita lihat bersama bahwa masing-
masing input mewakili hasil output tan warna yang berbeda-beda. Pada hasil yang di
dapat kita bisa mengkobinasikan ketiga warna tersebut dengan simulasi yang ada pada
lampu lalu lintas yang ada pada pejalanan. Setiap bagian yang menyala pastinya
memiliki arti dan bagian atau nama pada masing-masing lampu yang menyala, bagian
bagian itu sudah di jelaskan pada analisis yang ada pada percobaan 4A, yaitu :
K-BT (Kuning-BararTimur)
62
2023/2024
H-US (Hijau Utara Selatan)
C. Menggabungkan Desain FSM Dengan VGA Driver
Pada percobaan ini sinyal diberikan secara automatic oleh desain rangkaian FSM
dari studi kasus yang telah kita buat (menyala berganti-gantian sesuai state yang telah
didefinisikan), dengan kita mengatur mode yang ada (SW[1] = 1), mode malam (SW[1]
= 0), dan mode darurat (SW[0] = 0) saja.
63
2023/2024
BAB V
KESIMPULAN DAN SARAN

5.1 Kesimpulan
Adapun kesimpulan dari praktikum yang telah dilakukan ini adalah :
1. Memahami cara membaca dan menghitung resistansi pada resistor penting untuk
menerapkan hukum Ohm dalam rangkaian listrik. Dengan mengetahui nilai resistansi,
Anda dapat mengoptimalkan kinerja rangkaian dan memastikan arus listrik sesuai dengan
kebutuhan.Resistor memiliki 2 pin yang berfungsi untuk mengatur tegangan listrik.
2. Rangkaian seri dan paralel memberikan pemahaman yang mendasar dalam perancangan
dan analisis rangkaian listrik. Rangkaian seri menambahkan resistansi, sementara
rangkaian paralel menguranginya. Rangkaian ini memiliki dampak yang signifikan
terhadap arus dan tegangan dalam suatu sistem, sehingga pemahaman yang baik dapat
membantu dalam mengoptimalkan kinerja rangkaian dan memecahkan masalah listrik
dengan efektif.Perhitungan besar nilai resistansi pada resistor menggunakan cara
menghitung berdasarkan kode warna dengan membaca tabel warna.
3. Hubungan Y-delta pada rangkaian memberikan wawasan tentang konversi antara
konfigurasi Y (bintang) dan delta (segitiga) pada rangkaian tiga fasa. Hal ini berguna
dalam analisis dan desain sistem tenaga listrik tiga fasa, memungkinkan optimalisasi
penggunaan daya dan efisiensi distribusi. Pemahaman ini juga mendukung kemampuan
untuk menghitung parameter rangkaian dengan mudah dalam dua konfigurasi yang
berbeda.Hukum Ohm Hukum ohm adalah suatu besar arus listrik yang mengalir melalui
sebuah penghantar dan selalu berbanding lurus dengan beda potensial yang diterapkan.
4. hukum Ohm adalah kunci untuk menguasai dasar-dasar elektronika. Hukum Ohm
menyatakan bahwa arus dalam suatu rangkaian sebanding dengan tegangan dan
berbanding terbalik dengan resistansi. Penerapan hukum Ohm memungkinkan
perhitungan listrik yang akurat dalam analisis desain dan rangkaian, memastikan
keseimbangan yang tepat antara tegangan, arus, dan resistansi untuk mendukung kinerja
optimal suatu sistem.
5. Dalam pembagi tegangan rangkaian, pemahaman tentang prinsip pembagian tegangan
membantu dalam merancang dan menganalisis rangkaian untuk mendapatkan nilai
tegangan yang diinginkan pada titik tertentu. Sedangkan dalam rangkaian pembagi arus,
pemahaman tentang pembagian arus membantu menentukan aliran arus melalui berbagai
64
2023/2024
cabang rangkaian. Keduanya merupakan konsep dasar yang esensial dalam rekayasa
listrik.
6. penerapan hukum Kirchhoff pada rangkaian adalah kunci dalam menganalisis dan
merancang rangkaian listrik kompleks. Hukum Kirchhoff menguraikan prinsip kekekalan
muatan dan energi dalam suatu rangkaian. Penerapannya melibatkan hukum arus
Kirchhoff (hukum pertama) dan hukum tegangan Kirchhoff (hukum kedua),
memungkinkan perhitungan yang akurat terkait dengan arus dan tegangan pada berbagai
komponen dalam rangkaian. Dengan memahami dan menerapkan hukum Kirchhoff, kita
dapat mengatasi tantangan analisis rangkaian yang lebih kompleks dengan lebih efektif.
7. Hukum Kirchhoff I (Hukum Kekekalan Muatan) dan Hukum Kirchhoff II (Hukum
Kekekalan Energi) sangat penting dalam menganalisis dan merancang rangkaian listrik.
Hukum Kirchhoff I menegaskan bahwa jumlah arus masuk ke suatu simpul sama dengan
jumlah arus keluar dari simpul tersebut. Hukum Kirchhoff II menyatakan bahwa jumlah
penurunan tegangan dalam suatu loop tertutup dalam rangkaian sama dengan jumlah
kenaikan tegangan pada loop tersebut. Penerapan hukum kedua ini memungkinkan
analisis komprehensif terhadap arus dan tegangan dalam rangkaian listrik kompleks.
8. penerapan hukum Kirchhoff pada rangkaian membuktikan bahwa konsep kekekalan
muatan dan energi memainkan peran krusial dalam pemahaman serta merancang sistem
ketenagalistrikan. Dengan menggunakan Hukum Kirchhoff I (KCL) dan Hukum
Kirchhoff II (KVL), kita dapat menyusun persamaan matematis yang memungkinkan kita
untuk mengidentifikasi arus dan tegangan dalam berbagai bagian rangkaian. Kemampuan
ini sangat penting dalam menyelesaikan permasalahan dan mengoptimalkan kinerja
rangkaian listrik dengan tepat.
9. analisis mesh, supermesh, node, dan supernode adalah kunci dalam menganalisis
rangkaian listrik kompleks. Analisis mesh memanfaatkan hukum arus Kirchhoff untuk
menentukan arus dalam setiap loop independen. Supermesh digunakan ketika terdapat
sumber arus dalam loop yang dijelaskan. Analisis simpul fokus pada hukum tegangan
Kirchhoff untuk menghitung tegangan di setiap simpul. Supernode digunakan ketika
terdapat sumber tegangan antara simpul yang dijelaskan. Penerapan konsep ini
65
2023/2024
memungkinkan analisis yang sistematis dan efisien dalam menyelesaikan rangkaian

listrik yang kompleks.
10. menganalisis rangkaian kombinasi dengan menggunakan analisis mesh dan node adalah
keterampilan yang sangat berharga dalam rekayasa listrik. Dengan menggabungkan
metode analisis mesh untuk loop independen dan analisis node ke simpul, kita dapat
secara efisien menentukan arus dan tegangan dalam berbagai bagian rangkaian yang
kompleks. Pendekatan ini memberikan kerangka kerja yang kuat untuk merancang,
memahami, dan mengoptimalkan kinerja sistem listrik yang melibatkan kombinasi
rangkaian.
11. rangkaian listrik DC adalah keterampilan krusial dalam rekayasa listrik. Dengan
memahami hukum dasar seperti hukum Ohm, Kirchhoff, dan teknik analisis seperti mesh
dan node, kita dapat dengan efektif menganalisis dan memecahkan masalah pada
rangkaian listrik DC. Penerapan konsep ini memungkinkan penyelesaian masalah terkait
arus, tegangan, dan resistansi, serta mendukung desain dan optimalisasi sistem listrik DC
secara keseluruhan.
12. teorema Thevenin, Norton, dan superposisi pada rangkaian arus searah (DC) memberikan
alat yang kuat untuk menganalisis dan merancang rangkaian dengan lebih efisien.
Teorema Thevenin dan Norton memungkinkan representasi yang sederhana dari suatu
rangkaian kompleks, memudahkan analisis dan perancangan. Sementara itu, prinsip
superposisi memungkinkan penyelesaian masalah dengan mempertimbangkan efek
kontribusi masing-masing sumber secara terpisah. Penerapan teorema-teorema ini secara
bersama-sama membantu dalam memecahkan masalah dan mengoptimalkan kinerja
rangkaian arus searah.
5.2 Saran
Adapun Saran dari praktikum yang telah dilakukan ini adalah :
1. Kepada laboran kedepannya untuk dapet menyusun secara tertata kabel buaya-buaya,
banana-buaya dan semacamnya agar praktikan dapat lebih mudah mencari kabel yang
dibutuhkan untuk praktikum
66
2023/2024
2. Kepada asisten praktikum kami sebagai praktikan berharap untuk kedepannya asprak
bisa datang lebih tepat waktu, dan pembagian kerja ketika praktikan melakukan
praktikum lebih adil agar seluruh praktikan dapat tahu kekurangan nya dimana.
3. Kepada Praktikan ,sebagai praktikan kami masih jarang untuk mempelajari modul
yang terkait agar dapat dengan mudah melakukan praktikum, harapan kedepannya
praktikan dapat mempelajari terlebih dahulu apa yang akan di praktikum kan.
DAFTAR PUSTAKA
[1] S. Dutta and S. L. Lusky, “A Comprehensive Delay Model for CMOS Inverters,” IEEE J.
Solid-State Circuits, vol. 30, no. 8, pp. 864–871, 1995, doi: 10.1109/4.400428.
[2] S. Musunuri and P. L. Chapman, “Improvement of light-load efficiency using width-

switching scheme for CMOS transistors,” IEEE Power Electron. Lett., vol. 3, no. 3, pp.
105–110, 2005, doi: 10.1109/LPEL.2005.859769.
[3] S. Mookerjea, R. Krishnan, S. Datta, and V. Narayanan, “Effective capacitance and drive
current for tunnel FET (TFET) CV/I estimation,” IEEE Trans. Electron Devices, vol. 56,
no. 9, pp. 2092–2098, 2009, doi: 10.1109/TED.2009.2026516.
[4] Amalia Yunia Rahmawati, “PENGENALAN GERBANG LOGIKA,” no. July, pp. 1–23,
2020.
[5] A. Fitriati, M. Akil, M. Gazali, P. Studi Teknik Mekatronika, P. Bosowa Makassar, and J.
Kapasa Raya No, “Rancang Bangun Trainer Kit Elektronika Digital Berbasis Fpga,” J.
INSTEK (Informatika Sains dan Teknol., vol. 3, no. 2, pp. 191–200, 2018, [Online].
Available: https://journal3.uin-alauddin.ac.id/index.php/instek/article/view/5869
[6] B. D. Waluyo, S. Bintang, and S. Januariyansah, “the Effect of Using Proteus Software As
a Virtual,” vol. 6356, pp. 140–145, 2021.
[7] P. Modul, P. Elektronika, P. Akhir, A. P. Pramesti, and E. Wahyuni, “DIGITAL II

MENGGUNAKAN FPGA ( Field Programmer Gate Array ),” 2018.
[8] K. Analisis, T. Citra, and B. Fpga, “DESAIN SKEMATIK ALGORITMA HISTOGRAM
67
2023/2024
UNTUK KEBUTUHAN ANALISIS TEKSTUR CITRA BERBASIS FPGA (Field

Programmable Gate Array),” vol. 8, no. Kommit, pp. 110–117, 2014.
[9] A. S. Mokhtar, F. Makmor, M. Asyraf, and C. Mahadi, “Implementation of Booth

Multiplier Algorithm using Radix-4 in FPGA menggunakan Radix-4 di dalam FPGA),” J.
Kejuruter. SI, vol. 4, no. 1, pp. 161–165, 2021, [Online]. Available:
https://doi.org/10.17576/jkukm-2021-si4
[10] A. A. B. Muhammad, D. Darlis, and Y. S. Hariyani, “Perancangan Dan Realisasi Modul

Praktikum Teknik Digital Dan Komputer Sap-1 Sebagai Sarana Perkuliahan D3 Teknik
Telekomunikasi,” e-Proceeding Appl. Sci., vol. 1, no. 1, pp. 789–796, 2015.
[11] L. H. Eko Nuryanto Staf Pengajar Jurusan Teknik Elektro -Politeknik Negeri Semarang
JlProf Soedarto SH and T. Semarang -, “Aplikasi Jk Flip-Flop Untuk Merancang Decade
Counter Asinkron,” Orbith, vol. 13, no. 2, pp. 108–113, 2017, [Online]. Available:
https://jurnal.polines.ac.id/index.php/orbith/article/view/971
[12] I. Y. Avisena, W. Kurniawan, and M. H. H. Ichsan, “Monitoring Kualitas Air Tambak

dengan Fitur Plug and Play dengan Metode State Machine,” J. Pengemb. Teknol. Inf. dan
Ilmu Komput., vol. 3, no. 8, pp. 8198–8204, 2019, [Online]. Available: http://j-
ptiik.ub.ac.id
68
2023/2024
LAMPIRAN
Data Percobaan Modul 1
69
2023/2024
70
2023/2024
71
2023/2024
72
2023/2024
Tabel Pembagian Tugas :
73
2023/2024
No Nama NIM Kontribusi
1 Prayoga Nofriyansyah 122130042 .
2 Puja Andesta 122130043
3 Daffa Zakky Kurniawan 122130044
4 Mifathul Jannah 122130045
74
2023/2024
Lembar Asistensi
No Tanggal Dihadiri Bukti Asistensi
Minggu,  Prayoga Nofriyansyah

19  Daffa Zakky Kurniawan
1
November  Puja Andesta
2023  Miftahul Jannah
 Prayoga Nofriyansyah
Selasa,21
 Daffa Zakky Kurniawan
2 November
 Puja Andesta
2023
 Miftahul Jannah
 Prayoga Nofriyansyah
Rabu, 22
 Daffa Zakky Kurniawan
3 November
 Puja Andesta
2023
 Miftahul Jannah
75

Format Laporan Akhir Praktikum Sisdig

Diunggah oleh

Informasi Dokumen

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

Format Laporan Akhir Praktikum Sisdig

Diunggah oleh

Hak Cipta:

Format Tersedia

Nama Kelompok

No Nama Mahasiswa NIM

1 Prayoga Nofriyansyah 122130042

2 Puja Andesta 122130043

3 Daffa Zakky Kurniawan 122130044

4 Miftahul Jannah 122130045

1.1 Latar Belakang.......................................................................................................................v

1.2 Tujuan Praktikum...................................................................................................................v

1.3 Manfaat Praktikum...............................................................................................................vi

2.1 Resistansi dan Hukum Ohm..................................................................................................1

2.1.2 Hukum Ohm...................................................................................................................2

2.1.3 Rangkaian seri paralel.....................................................................................................3

2.1.4 Wye –Delta.....................................................................................................................4

2.2 Hukum Kirchoff....................................................................................................................5

2.2.1 Hukum Kirchhoff............................................................................................................5

2.2.2 Hukum Kirchhoff I.........................................................................................................5

2.2.3 Hukum Kirchhoff II........................................................................................................6

2.3 Analisis Rangkaian................................................................................................................6

2.3.1 Analisis mesh..................................................................................................................6

2.3.2 Analisis Supermesh........................................................................................................7

2.3.3 Analisis Node..................................................................................................................7

2.3.4 Analisis Supernode.........................................................................................................8

2.4 Teorema Rangkaian...............................................................................................................9

2.4.1 Teorema Thevenin..........................................................................................................9

2.4.2 Teorema Northon............................................................................................................9

2.4.3 Teorema Superposisi.....................................................................................................10

3.1 Resistansi dan Hukum Ohm................................................................................................11

3.1.1 Alat dan Bahan..............................................................................................................11

3.1.2 Langkah-Langkah Praktikum........................................................................................11

3.2 Hukum Kirchhoff.................................................................................................................16

3.2.1 Alat dan Bahan..............................................................................................................16

3.2.2 Langkah-Langkah Praktikum.......................................................................................16

3.3 Analisis Rangkaian..............................................................................................................18

3.3.1 Alat dan Bahan..............................................................................................................18

3.3.2 Langkah-Langkah Praktikum.......................................................................................18

3.4 Teorema Rangkaian.............................................................................................................23

3.4.1 Alat dan Bahan..............................................................................................................23

3.4.2 Langkah-Langkah Praktikum.......................................................................................23

HASIL DAN PEMBAHASAN....................................................................................................28

4.1 Resistansi dan Hukum Ohm................................................................................................28

4.1.1 Hasil Percobaan Resistansi dan Hukum Ohm..............................................................28

4.1.2 Pembahasan Percobaan Resistansi dan Hukum Ohm...................................................35

4.2 Hukum Kirchhoff.................................................................................................................36

4.2.1 Hasil Percobaan Hukum Kirchhoff...............................................................................36

4.2.2 Pembahasan Percobaan Hukum Kirchhoff...................................................................57

4.3 Analisa Rangkaian...............................................................................................................59

4.3.1 Hasil Percobaan Analisa Rangkaian.............................................................................59

4.3.2 Pembahasan Percobaan Analisa Rangkaian..................................................................74

4.4 Teorema Rangkaian.............................................................................................................75

4.4.1 Hasil Percobaan Teorema Rangkaian...........................................................................75

4.4.2 Pembahasan Percobaan Teorema Rangkaian................................................................86

KESIMPULAN DAN SARAN....................................................................................................88

9. Mengenal dan memahami cara menggunakan hierarki dalam desain rangkaian.

2.1 Parameter Gerbang Logika

Gambar 2.1.1 karakteristik Voltage transfer

2.1.2 Operating Point

Gambar 2.1.2 Grafik operating poin

2.1.3 Gate Delay

Tpd (maximum) = (Tphl X Tplh).

Gambar 2.1.3 Parameter Gate delay

2.1.4 Noise Margins

Sedangkan untuk noise margins HIGH dapat dirumuskan sebagai berikut :

Gambar 2.1.4 Noise margin karakteristik transfervoltage gerbang logika

2.2 Rangkaian Logic State