FLIP-FLOPee = TUJUAN Dalam unit ini anda akan mempelajari salah satu dari blok bangunan dasar (basic building block) dalam jaringan yang berurutan - flip-flop. Beberapa teknik analisis dasar yang digunakan untuk jaringan yang berurutan diperkenalkan di sini, Terutama, anda akan mempelajari bagaimana menyusun diagram waktu yang menunjukkan bagaimana masing-masing sinyal dalam jaringan tersebut berbeda sebagai suatu fungsi waktu. Tujuan khususnya adalah : e Jelaskan operasi flip-flop S-R, T, flip-flop T dengan jam, J-K, flip-flop J-K dengan jam, dan D dengan jam. 2, Buatlah tabel dan menderivasikan persamaan karakteristik (posisi-berikutnya) untuk flip-flop semacam itu, Nyatakan setiap pembatasan yang diperlukan pada sinyal input. 3. Gambarlah diagram waktu yang menghubungkan input dan output flip-flop semacam itu. 4. Tunjukkan bagaimana flip-flop sederhana dapat disusun dengan menggunakan gate. 5. Jelaskan keuntungan flip-flop dengan jam dibanding flip-flop tanpa jam. PETUNJUK BELAJAR (a) Pelajarilah Bagian 11.1, Kelambatan Gate dan Diagram Waktu. Lengkapilah diagram waktu untuk jaringan yang diberikan di bawah ini. Asumsikan bahwa gate AND mempunyai 30ns kelambatan perambatan dan inverter mempunyai kelambatan 20ns.> 7 Sa a poet 4 3 ee 0 2 40 60 80 100 120 4s) (b) Pada jaringan yang ditunjukkan di bawah ini, misalkan pada beberapa saat waktu input pada kedua inverter adalah nol. Apakah ini merupakan posisi jaringan yang stabil ? 0 > Dengan mengasumsikan bahwa output dari inverter sebelah kiri berubah sebelum output inverter kanan, posisi stabil yang bagaimanakah yang akan dicapai oleh jaringan tersebut ? (Tunjukkan 0 dan 1 pada input dan output inverter.) (©) Kejakan Soal 11.1. Pelajarilah Bagian 11.2, Flip-Flop Set-Reset. (a) Deskripsikan dengan kata, posisi flip-flop S-R. (6) Untuk Gambar 11.6(4), nilai berapakah yang diasumsikan P dan Q jika S=R=1? () Batasan apa yang diperlukan pada S dan R sehingga kedua output flip-flop S-R berkomplemen ? (@ Nyatakan dengan kata, makna dari persamaan Q+ = S + R’Q. (©) Kerjakan Soal 11.4 dan 11.5.3. Pelajarilah Bagian 11.3 Flip-Flop Penggerak (a) Deskripsikan dengan kata, posisi flip-flop 7. (b) Tabel kebenaran, seperti Tabel 11-2, Gambar 11-15(a), dan Gambar 11- 18 digunakan dalam unit ini untuk menggambarkan gerak flip-flop. Ketika menginterpretasikan tabel ini, ingat bahwa Q+ dan Q keduanya mewakili output (posisi) flip-flop. Namun demikian, Q+ diukur pada saat berikutnya setelah Q. Jadi, tabel ini mengimplikasikan bahwa ada penundaan antara waktu input flip-flop berubah dan waktu output berubah. () Telusurilah operasi flip-flop T pada Gambar 11-11(b) dengan menggunakan diagram waktu pada Gambar 11-12(a). (d) Kerjakan soal 11.6. Bacalah Bagian 11.4, Flip-Flop T dengan jam. (@)_ Bandingkan diagram waktu dalam Gambar 11-12(a) dan 11-14, Perhatikan bahwa dalam kasus yang pertama, flip-flop mengubah posisi setelah T bergerak, dan dalam kasus kedua, perubahan terjadi setelah jam tersebut bergerak. (b) Lengkapilah diagram waktu berikut ini (asumsikan bahwa Q = 0 pada awalnya) : Pelajarilah bagian 11.5, Flip-Flop J-K. (a) Deskripsikan dengan kata, gerak flip-flop J-K. (b) Derivasikan persamaan posisi berikutnya untuk flip-flop J-K. () Telusurilah sinyal dalam jaringan Gambar 11-15(c) dan periksalah tabel 11-15(a). Pembatasan waktu berapakah yang harus dilakukan ketika J dan K digerakkan secara terus menerus dengan mengasumsikan bahwa flip- flop S-R adalah jenis yang terlihat pada Gambar 11-12(b) ?6. Pelajarilah Bagian 11.6, Flip-flop J-K Dengan Jam. (a) Telusurilah sinyal sampai jaringan pada.Gambar 11-17(a) dan periksalah diagram waktu pada Gambar 11-17(b). (b) Flip-flop J-K yang tanpa jam dan flip-flop J-K yang menggunakan jam ‘mempunyai persamaan posisi selanjutnya. Jelaskan perbedaan pengertian persamaan untuk kedua flip-flop tersebut. (©) Adakah pembatasan pada luas pulsa waktu maksimum untuk flip-flop J-K “master-slave” ? Jelaskan. Bandingkan dengan jawaban pada nomor 5(). (@) Kerjakan Soal 11.8. 7. Pelajari Bagian 11.7, Flip-flop D. (a) Gambarkan dengan kata gerak flip-flop D yang dihitung waktunya. (b) Hlip-flop D terukur waktunya, dengan input berikut ini, buatlah sketsa bentuk gelombang untuk Q. coe | | | | (©) Kerjakan Latihan Terprogram 11.17. * 8. Pelajarilah Bagian 11.8, Flip-flop Terukur dengan Input-input “Sekarang” dan “Jelas”. (@) Untuk meletakkan flip-flop dari Gambar 11.20 ke Q = 1 tanpa menggunakan waktu, input jelasnya harus diletakkan pada dan input “preset” pada . Untuk meletakkan flip-flop pada Gambar 11-21(a) ke Q = 0 tanpa menggunakan waktu, input ———— harus diletakkan pada (b) Kerjakan Soal 11.13.9. Pelajarilah Bagian 11.9, Persamaan Karakteristik (a) Dengan salah satu flip-flop yang ada pada bab ini, atau flip-flop scrupa, anda harus dapat menderivasikan persamaan karakteristik yang memberikan pemyataan flip-flop berikutnya dalam bentuk input dan posisi sekarang. Anda harus memahami makna dari masing-masing persamaan karakteristik yang diberikan pada Bagian 11.9. : (b) Suatu flip-flop S-R dapat dikonversikan ke flip-flop T dengan menambahkan gate pada input R dan S. Input R dan S harus dipilih sehingga flip-flop akan mengubah posisi manakala T digerakkan, Untuk menentukan input R dan S, ajukan pertanyaan pada dirimu sendiri, “Dengan posisi bagaimanakah flip-flop harus diletakkan pada 1, dan dengan posisi bagaimanakah flip-flop tersebut harus di”reset” 2” Flip-flop tersebut harus diletakkan pada | jika Q = 0 dan T= 1. Oleh karenanya, S = Dengan cara yang sama, tentukan persamaan untuk R dan gambarlah jaringan yang mengkonversikan flip- flop S-R ke flip-flop T. Bandingkan jawaban anda dengan Gambar 11.11(b). (©) Kerjakan Soal 11.10, 11.11, dan 11.12. 10. Latihan laboratorium pilihan : (a) Susunlah flip-flop S-R dengan menggunakan dua gate NOR dan periksalah operasinya. () Susunlah flip-flop J-K “master-slave” yang terlihat pada Gambar 11.17(a) dengan menggunakan dua gate NOR untuk masing-masing flip-flop S-R. Buktikan diagram waktu pada Gambar 11-17(b) dengan meletakkan pada rangkaian sinyal 7, J, dan K yang ada dan dengan mengobservasi output P dan Q. (Gunakan tombol “toggle” untuk T juga untuk J dan K.) U1. Bila anda puas dan merasa telah dapat memenuhi tujuan unit ini, tempuhlah uji kesiapan.FLIP - FLOP Jaringan watching yang berurutan mempunyai ciri bahwa outputnya tergantung bukan hanya pada input yang ada sekarang namun juga pada rangkaian input yang telah lalu. Akibatnya, jaringan ini harus dapat “mengingat” hal yang berkaitan dengan sejarah masa lalu inputnya untuk memproduksi output sekarang. Flip-flop merupakan alat memori yang paling banyak digunakan dalam jaringan berurutan. Pada dasarnya, flip-flop merupakan alat memori yang dapat mengasumsikan posisi pada satu dari dua output stabil, yang mempunyai sepasang output komplementer, dan yang mempunyai satu atau lebih input yang dapat menyebabkan posisi output berubah. Beberapa jenis flip-flop umum dideskripsikan dalam unit ini. 11.1 DIAGRAM WAKTU DAN KELAMBATAN GATE Ketika input ke gate logika diubah, outputnya tidak akan berubah seketika itu juga. Transistor atau elemen watching lain dalam gate memerlukan waktu tertentu untuk mereaksi suatu perubahan dalam input, sehingga perubahan dalam output gate ditunda berkenaan dengan perubahan input. Gambar 11.1 menunjukkan bentuk gelombang input dan output ke inverter. Jika perubahan pada output ditunda dalam waktu € berkenaan dengan inputnya, kita katakan bahwa gate ini mempunyai kelambatan perambatan, Dalam prakteknya, kelambatan perambatan untuk perubahan output 0 ke 1 bisa berubah dibandingkan kelambatan untuk perubahan 1 ke 0. Kelambatan perambatan untuk sirkuit integrasi mungkin sependek beberapa nanosecond (1 nanosecond = 10° detik), dan dalam beberapa kasus kelambatan ini dapat diabaikan. Namun demikian, dalam analisis beberapa jenis jaringan berurutan, bahkan kelambatan yang pendek mungkin sangat penting.pew | = L > = x i Gambar 11.1 Kelambatan Perambatan dalam suatu Inverter Diagram waktu seringkali digunakan dalam analisis jaringan berurutan. Diagram ini menunjukkan berbagai sinyal dalam jaringan sebagai suatu fungsi waktu, Beberapa variabel biasanya diplotkan dengan skala pada saat yang sama sehingga waktu di mana variabel ini berubah berkaitan satu sama lain dapat dengan mudah diteliti. Gambar 11.2 menunjukkan diagram waktu untuk suatu jaringan dengan 2 gate. Kita akan mengasumsikan bahwa masing-masing gate mempunyai kelambatan perambatan 20 ns (nanosecond). Diagram waktu ini menunjukkan apa yang terjadi jika gate input B dan C diberikan nilai tetap 1 dan 0, secara berurutan, dan input A diubah menjadi 1 pada t = 40ns dan kemudian berubah kembali ke 0 pada t = 100 ns. Output gate’G, berubah 20 ns setelah A berubah, dan output gate G, berubah 20 ns setelah G, berubah.