Solusi Latihan Bab 7

Solusi Latihan Bab 7

1. Rencanakanlah suatu pencacah desimal yang melakukan pencacahan dengan urutan:
0,1,2,3,4,5,6,7,8,9,0,1,.. dengan menggunakan:
a. Flip-flop RS
b. Flip-flop JK
c. Flip-flop T
Sediakanlah sarana yang memungkinkan semua flip-flopnya direset (berke-adaan 0).

Jawaban:
Tabel keadaan berikut dan masukan untuk flip-flop RS dan T ditunjukkan dalam tabel berikut.

A B C D A+ B+ C+ D+ RA SA RB SB RC SC RD SD TA TB TC TD
0 0 0 0 0 0 0 1 x 0 x 0 x 0 0 1 0 0 0 1
0 0 0 1 0 0 1 0 x 0 x 0 0 1 1 0 0 0 1 1
0 0 1 0 0 0 1 1 x 0 x 0 0 x 0 1 0 0 0 1
0 0 1 1 0 1 0 0 x 0 0 1 1 0 1 0 0 1 1 1
0 1 0 0 0 1 0 1 x 0 0 x x 0 0 1 0 0 0 1
0 1 0 1 0 1 1 0 x 0 0 x 0 1 1 0 0 0 1 1
0 1 1 0 0 1 1 1 x 0 0 x 0 x 0 1 0 0 0 1
0 1 1 1 1 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1
1 0 0 0 1 0 0 1 0 x x 0 x 0 0 1 0 0 0 1
1 0 0 1 0 0 0 0 1 0 x 0 x 0 1 0 1 0 0 1
1 0 1 0 - - - - x x x x x x x x x x x x
1 0 1 1 - - - - x x x x x x x x x x x x
1 1 0 0 - - - - x x x x x x x x x x x x
1 1 0 1 - - - - x x x x x x x x x x x x
1 1 1 0 - - - - x x x x x x x x x x x x
1 1 1 1 - - - - x x x x x x x x x x x x

Dari Tabel Kebenaran masukan di atas dapat dibentuk peta-K untuk memperoleh persamaan
masukannya.

Peta-K masukan flip-flop RS

AB AB AB AB
CD 00 01 11 10 CD 00 01 11 10 CD 00 01 11 10 CD 00 01 11 10
00 x x x 0 00 0 0 x x 00 x 0 x x 00 0 x x 0
01 x x x 1 01 0 0 x 0 01 x 0 x x 01 0 x x 0
11 x 0 x x 11 0 1 x x 11 0 1 x x 11 1 0 x x
10 x x x x 10 0 0 x x 10 x 0 x x 10 0 x x x
R A  AD S A  BCD R B  BCD S B  BCD

AB AB
CD
AB
CD 00 01 11 10 CDAB 00 01 11 10 CD 00 01 11 10 00 01 11 10
00 x x x x 00 0 0 x 0 00 0 0 x 0 00 1 1 x 1
01 0 0 x x 01 1 1 x 0 01 1 1 x 1 01 0 0 x 0
11 1 1 x x 11 0 0 x x 11 1 1 x x 11 0 0 x x
10 0 0 x x 10 x x x x 10 0 0 x x 10 1 1 x x
RC  CD S C  A CD RD  D SD  D

Peta-K masukan flip-flop T

AB AB AB AB
CD CD CD CD

1
 Solusi Latihan Bab 7

00 01 11 10 00 01 11 10 00 01 11 10 00 01 11 10
00 0 0 x 0 00 0 0 x 0 00 0 0 x 0 00 1 1 x 1
01 0 0 x 1 01 0 0 x 0 01 1 0 x 0 01 1 1 x 1
11 0 1 x x 11 1 1 x x 11 1 1 x x 11 1 1 x x
10 0 0 x x 10 0 0 x x 10 0 1 x x 10 1 1 x x
T A  AD  BCD T B  CD TC  A BD  BC TD  1

Untuk flip-flop JK persamaan masukan dapat diturunkan langsung dari peta-K keadaan berikut
sebagai berikut.
AB AB AB AB
CD 00 01 11 10 CD 00 01 11 10 CD 00 01 11 10 CD 00 01 11 10
00 0 0 x 1 00 0 1 x 0 00 0 0 x 0 00 1 1 x 1
01 0 0 x 0 01 0 1 x 0 01 1 1 x 0 01 0 0 x 0
11 0 1 x x 11 1 0 x x 11 0 0 x x 11 0 0 x x
10 0 0 x x 10 0 1 x x 10 0 1 x x 10 1 1 x x
J A  BCD J B  CD J C  AD JD  1
KA  D K B  CD KC  D  B KD  1

Fasilitas Reset dapat diberikan dengan menambahkan rangkaian logika yang memaksa Q= 0. Lihat
jawaban soal Bab 6 nomor 5 dan 6.

2. Rencanakanlah suatu pencacah 4 bit yang melakukan cacahan dengan urutan:

0,1,3,2,6,14,10,11,9,8,0,1,.. dengan menggunakan:
a. Flip-flop RS
b. Flip-flop JK
c. Flip-flop T
d. Flip-flop D

Jawaban:
Tabel keadaan berikut dan tabel masukan dan petaK masukan untuk flip-flop RS dan T ditunjukkan
dalam tabel berikut.

A B C D A+ B+ C+ D+ RA SA RB SB RC SC RD SD TA TB TC TD
0 0 0 0 0 0 0 1 x 0 x 0 x 0 0 1 0 0 0 1
0 0 0 1 0 0 1 1 x 0 x 0 0 1 0 x 0 0 1 0
0 0 1 0 0 1 1 0 x 0 0 1 0 x x 0 0 1 0 0
0 0 1 1 0 0 1 0 x 0 x 0 0 x 1 0 0 0 0 1
0 1 0 0 - - - - x x x x x x x x x x x x
0 1 0 1 - - - - x x x x x x x x x x x x
0 1 1 0 1 1 1 0 0 1 0 x 0 x x 0 1 0 0 0
0 1 1 1 - - - - x x x x x x x x x x x x
1 0 0 0 0 0 0 0 1 0 x 0 x 0 x 0 1 0 0 0
1 0 0 1 1 0 0 0 0 x x 0 x 0 1 0 0 0 0 1
1 0 1 0 1 0 1 1 0 x x 0 0 x 0 1 0 0 0 1
1 0 1 1 1 0 0 1 0 x x 0 1 0 0 x 0 0 0 1
1 1 0 0 - - - - x x x x x x x x x x x x
1 1 0 1 - - - - x x x x x x x x x x x x
1 1 1 0 1 0 1 0 0 x 1 0 0 x x 0 0 1 0 0
1 1 1 1 - - - - x x x x x x x x x x x x

Peta-K masukan flip-flop RS

AB AB AB AB
CD 00 01 11 10 CD 00 01 11 10 CD 00 01 11 10 CD 00 01 11 10
00 x x x 1 00 0 x x 0 00 x x x x 00 0 x x 0
01 x x x 0 01 0 x x x 01 x x x x 01 0 x x 0
11 x x x x 11 0 x x x 11 x x x x 11 0 x x 0 2
10 x 0 x 0 10 0 1 0 x 10 0 0 1 x 10 1 x 0 0

RA  C D S A  AB R B  AB S B  AC D
 Solusi Latihan Bab 7

AB AB AB AB
CD 00 01 11 10 CD 00 01 11 10 CD 00 01 11 10 CD 00 01 11 10
00 x x x x 00 0 x x 0 00 0 x x x 00 1 x x 0
01 0 x x x 01 1 x x 0 01 0 x x 1 01 x x x 0
11 0 x x 1 11 x x x 0 11 1 x x 0 11 0 x x x
10 0 0 0 0 10 x x x x 10 x x x 0 10 0 0 0 1
RC  AD SC  A D R D  AC  AC S D  A C  A BC
Peta-K masukan flip-flop
T
AB AB AB AB
CD 00 01 11 10 CD 00 01 11 10 CD 00 01 11 10 CD 00 01 11 10
00 0 x x 1 00 0 x x 0 00 0 x x 0 00 1 x x 0
01 0 x x 0 01 0 x x 0 01 1 x x 0 01 0 x x 1
11 0 x x 0 11 0 x x 0 11 0 1 x 0 11 1 x x x
10 0 1 0 0 10 1 0 1 0 10 0 0 0 0 10 0 0 0 x
TD  AD  AC D
TA  AB  AC T
DB  AB  A BCTD
C  A C D  BD
 ACD

Untuk flip-flop JK persamaan masukan dapat diturunkan langsung dari peta-K keadaan berikut
sebagai berikut.
AB AB AB AB
CD 00 01 11 10 CD 00 01 11 10 CD 00 01 11 10 CD 00 01 11 10
00 0 x x 0 00 0 x x 0 00 0 x x 0 00 1 x x 0
01 0 x x 1 01 0 x x 0 01 1 x x 0 01 1 x x 0
11 0 x x 1 11 0 x x 0 11 1 x x 0 11 0 x x 1
10 0 1 1 1 10 1 1 0 0 10 1 1 1 1 10 0 0 0 1
JA  B J B  AC D J C  AD J D  A C  A BC
KA C D KB  A K C  AD K D  AC  AC

Untuk flip-flop D, keadaan berikut adalah masukannya sehingga persamaan masukan dapat
diturunkan langsung dari peta-K keadaan berikut sebagai berikut.
AB AB AB AB
CD 00 01 11 10 CD 00 01 11 10 CD 00 01 11 10 CD 00 01 11 10
00 0 x x 0 00 0 x x 0 00 0 x x 0 00 1 x x 0
01 0 x x 1 01 0 x x 0 01 1 x x 0 01 1 x x 0
11 0 x x 1 11 0 x x 0 11 1 x x 0 11 0 x x 1
10 0 1 1 1 10 1 1 0 0 10 1 1 1 1 10 0 0 0 1
D A  B  AC  AD
D B  AC D DC  AD  C D DD  A C  A BC

3. Rencanakanlah register 4 bit dengan menggunakan flip-flop RS yang dapat menaikkan dan
menurunkan 1 harga yang disimpannya. Register tersebut dapat diberi harga awal melalui
masukan paralelnya.

Jawaban:

3
 Solusi Latihan Bab 7

Perancangan register ini sebenarnya perancangan pencacah naik dan pencacah turun dilengkapi
pemilihan masukan unutk masing-masing operasi. Pencacah naik dapat dirancang seperti pada soal
nomor 1 dan dengan cara serupa dapat dirancang pencacah turun.

Peta-K pencacah naik:

AB AB AB AB
CD 00 01 11 10 CD 00 01 11 10 CD 00 01 11 10 CD 00 01 11 10
00 x x 0 0 00 0 0 x x 00 x 0 0 x 00 0 x x 0
01 x x 0 0 01 0 0 x x 01 x 0 0 x 01 0 x x 0
11 x 0 1 0 11 0 1 0 x 11 0 1 1 0 11 1 0 0 1
10 x x 0 0 10 0 0 x x 10 x 0 0 x 10 0 x x 0
R A  ABCD S A  ABCD R B  BCD S B  BCD

AB AB AB AB
CD 00 01 11 10 CD 00 01 11 10 CD 00 01 11 10 CD 00 01 11 10
00 x x x x 00 0 0 0 0 00 0 0 0 0 00 1 1 1 1
01 0 0 0 0 01 1 1 1 1 01 1 1 1 1 01 0 0 0 0
11 1 1 1 1 11 0 0 0 0 11 1 1 1 1 11 0 0 0 0
10 0 0 0 0 10 x x x x 10 0 0 0 0 10 1 1 1 1
RC  CD SC  C D RD  D SD  D

Peta-K pencacah turun:

AB AB AB AB
CD 00 01 11 10 CD 00 01 11 10 CD 00 01 11 10 CD 00 01 11 10
00 0 x 0 1 00 1 0 x 0 00 0 1 1 0 00 1 0 0 1
01 x x 0 0 01 0 0 x x 01 x 0 x x 01 0 x 0 0
11 x x 0 0 11 0 0 x x 11 x 0 x x 11 0 x 0 0
10 x x 0 0 10 0 0 x x 10 x 0 x x 10 0 x 0 0

R A  A BC D S A  A BC D R B  BCD S B  BCD

AB AB AB AB
CD 00 01 11 10 CD 00 01 11 10 CD 00 01 11 10 CD 00 01 11 10
00 0 0 0 0 00 1 1 1 1 00 0 0 0 0 00 1 1 1 1
01 x 0 x x 01 0 x 0 0 01 1 1 1 1 01 0 0 0 0
11 0 0 0 0 11 x x x x 11 1 1 1 1 11 0 0 0 0
10 1 1 1 1 10 0 0 0 0 10 0 0 0 0 10 1 1 1 1

RC  C D SC  C D RD  D SD  D
Untuk memuat register
dengan data eksternal, misalkan Ex, flip-flop RS dibuat sebagai flip-flop D, yaitu dengan memberikan
Ex ke Sx dan ke Rx. Masukan Masukan kontrol L (Load/Count), U (Up/Down) digunakan untuk
memilih modus berikut:

L U Modus
0 0 Count Down, masukan dari pencacah turun
0 1 Count Up, masukan dari pencacah turun
1 x Load, masukan dari dari data eksternal
C
D
dengan menggunakan multiplexer, rangkaian flip-flop C ditunjukkan dalam gambar berikut ini. Dengan
cara serupa rangkaianC flip-flop yang lain
MUX SC dapat disusun.
dapat
D 4-ke-1
EC
S C

LU
C R C
D
C
D MUX
4-ke-1 RC 4
EC

LU
 Solusi Latihan Bab 7

4. Dengan menggunakan rangkaian terpadu 74197 Gambar 7.12, rancanglah suatu pencacah yang
akan melakukan pencacahan: 2, 3, 4, 5, 6, 7, 8, 2, 3, ....

Isyarat: setel (set) data masukan pada harga yang dibutuhkan dan berikan sinyal yang
berlogika 0 kepada masukan COUNT/LOAD pada saat pemuatan (loading)
dibutuhkan.

Jawaban:
Agar pencacah dibersihkan setelah cacahan 8 (1000) maka QD dihubungkan melalui inverter (gerbang
NOT) ke terminal Load/Count sehingga perubahan QD dari 0 ke 1 akan mem-Load Data ABCD ke
register. Perhatikan bahwa Load/Count = 0 yang meemaksa operasi Load.
Clock
Vcc 1
14 13 12 11 10 9 8

CLEAR
QD D B QB
Clock 1
Count/
Load Clock
QC C A QA 2

1 2 3 4 5 6 7