Rangkaian Dasar Logika dan Ambang Logika

LAPORAN PRAKTIKUM TEKNIK DIGITAL DAN SISTEM KENDALI
PRAKTIKUM 1 DAN 2
RANGKAIAN DASAR LOGIKA DAN AMBANG LOGIKA
Laporan Praktikum Ini Disusun Untuk Memenuhi Salah Satu Tugas

Mata Kuliah Praktikum Teknik Digital dan Sistem Kendali
Dosen Pengampu:
Dandhi Kuswardhana, S.Pd., M.T.
Disusun Oleh:
Milzam Hindami Fauzan (1800710)
Reihan Mochammad Nizar (1804980)
Yeri Pramadhan Hermanu (1806548)
Kelompok 8
TEKNIK ELEKTRO S1
DEPARTEMEN PENDIDIKAN TEKNIK ELEKTRO
FAKULTAS PENDIDIKAN TEKNOLOGI DAN KEJURUAN
UNIVERSITAS PENDIDIKAN INDONESIA
2020
DAFTAR ISI
DAFTAR ISI ................................................................................................................ii
DAFTAR GAMBAR ..................................................................................................iii
DAFTAR TABEL…………………………………………………………………....vi
PRAKTIKUM 1 RANGKAIAN DASAR LOGIKA

ISI.................................................................................................................................. 1
A. Judul Praktikum .................................................................................................. 1
B. Tujuan ................................................................................................................. 1
C. Alat dan Bahan .................................................................................................. 1
D. Langkah – langkah Praktikum ............................................................................... ..1
E. Rangkaian ........................................................................................................... ..1
F. Kajian Pustaka……………………………………………………………….....3
G. Hasil Praktikum dan analisis ............................................................................ ..8
H. Kesimpulan ...................................................................................................... .12
PRAKTIKUM 2 AMBANG LOGIKA

ISI.................................................................................................................................. 13
A. Judul Praktikum .................................................................................................. 13
B. Tujuan ................................................................................................................. 13
C. Alat dan Bahan .................................................................................................. 13
D. Langkah – langkah Praktikum ............................................................................... ..13
ii
E. Rangkaian ........................................................................................................... ..13
F. Kajian Pustaka……………………………………………………………….....15
G. Hasil Praktikum dan analisis ............................................................................ ..27
H. Kesimpulan ...................................................................................................... .33

DAFTAR PUSTAKA ................................................................................................. .34
iii
DAFTAR GAMBAR
Gambar 1.1 Rangkaian gerbang logika OR…………………………………………...1

Gambar 1.2 Rangkaian gerbang logika AND menggunakan diode…………………..2
Gambar 1.3 Rangkaian gerbang logika AND menggunakan transistor………………2
Gambar 1.4 Rangkaian gerbang logika NOT………………………………………....2
Gambar 2.1 Rangkaian gerbang logika OR dioda…………………….……………...3
Gambar 2.2 Rangkaian gerbang logika AND diode …………………...…………...3
Gambar 2.3 Rangkaian gerbang logika inverter ……………………………..………4

Gambar 2.4 Rangkaian gerbang logika NAND dioda …………...………………….5
Gambar 2.5 Rangkaian gerbang logika RTL ……………………………………..…6
Gambar 2.6 Rangkaian gerbang logika DTL ……………………………………….7
Gambar 2.7 Rangkaian gerbang logika Inverter dan Dioda ………………………...7
Gambar 2.8 Rangkaian gerbang logika TTL .............................................................. .8
Gambar 3.1 Hasil simulasi rangkaian a input 0 - 0 .................................................... .9
Gambar 3.2 Hasil simulasi rangkaian a input 0 - 1 .................................................... .9
Gambar 3.3 Hasil praktikum rangkaian a input 0 - 1 ………………………..……...9
Gambar 3.4 Hasil simulasi rangkaian a input 1 – 0………………………………….9

Gambar 3.5 Hasil praktikum rangkaian a input 1 - 0 ................................................... 9
Gambar 3.6 Hasil simulasi rangkaian a input 1 - 1 ...................................................... 9
Gambar 3.7 Hasil praktikum rangkaian a input 1 - 1 ................................................... 9
Gambar 3.8 Hasil simulasi rangkaian b input 0-0 ......................................................... 10
Gambar 3.9 Hasil praktikum rangkaian b input 0-0 ...................................................... 10
Gambar 3.10 Hasil simulasi rangkaian b input 0-1 ....................................................... 10
Gambar 3.11 Hasil praktikum rangkaian b input 0-1 .................................................... 10
iv
Gambar 3.16 Hasil simulasi rangkaian c input 0-0 ..................................................... ..11
Gambar 3.17 Hasil praktikum rangkaian c input 0-0 .................................................. ..11
Gambar 3.24 Hasil simulasi rangkaian d input 0 ........................................................ ..12
Gambar 3.25 Hasil praktikum rangkaian d input 0 ..................................................... ..12
Gambar 4.1 Rangkaian ambang gerbang logika NOT menggunakan IC 7405………14

Gambar 4.2 Rangkaian ambang gerbang logika NOT menggunakan IC 4049………15
Gambar 5.1 Level tegangan input dan output TTL…………………………………..19
Gambar 5.2 Tingkat tegangan gerbang logika digital ideal …………………..……..20
Gambar 5.3 Gerbang digital imunitas noise ……………..…………...……..…..…..21
Gambar 5.4 Lingkar Dioda-Resistor dan Lingkar Dioda-Transistor………....……..22
Gambar 5.5 Dasar gerbang logika TTL ………………………………..…….….…..23
Gambar 5.6 Gerbang logika CMOS dasar ……………………………...…….……..25
v
DAFTAR TABEL
Tabel 1.1 Tabel data hasil percobaan rangkaian a ........................................................ 9

Tabel 1.2 Tabel data hasil percobaan rangkaian b ........................................................ 10
Tabel 1.3 Tabel data hasil percobaan rangkaian c ........................................................ 11
Tabel 1.4 Tabel data hasil percobaan rangkaian d ...................................................... ..12
Tabel 2.1 Tabel data kebenaran gerbang logika…………………………………….....18

Tabel 3.1 Tabel data hasil percobaan rangkaian a ...................................................... ...27
Tabel 3.2 Tabel data hasil percobaan rangkaian b ........................................................ .30
vi
Praktikum 1
A. Judul Praktikum
Rangkaian Dasar Logika
B. Tujuan
1. Mengenal dasar logika dari rangkaian dioda, transistor.
2. Mengetahui dan memahami prinsip kerja dasar AND, OR, dan NOT.
3. Dapat merangkai rangkaian dasar logika.
C. Alat dan Bahan

1. Papan percobaan
2. Power supply 5Vdc
3. Kabel penghubung (jumper)
4. Multitester Analog
5. Multitester Digital
6. Dioda IN4001 2 buah
7. Transistor NPN 3 buah
8. Resistor 10K 5 buah
D. Langkah-langkah Praktikum
1. Rangkailah rangkaian di bawah ini!
2. Ujilah rangkaian-rangkaian tersebut, dan buatkan tabel kebenaran dari hasil
pengujian!
3. Analisalah rangkaian tersebut!
4. Buat kesimpulan!
E. Rangkain-rangkaian Percobaan
a.
Gambar 1.1 Rangkaian gerbang logika OR
1
b.
Gambar 1.2 Rangkaian gerbang logika AND menggunakan dioda

c.
Gambar 1.3 Rangkaian gerbang logika AND menggunakan transistor

d.
Gambar 1.4 Rangkaian gerbang logika NOT
2
F. Kajian Pustaka
Konstruksi gerbang OR
Gambar 2.1 Rangkaian gerbang logika OR
dioda
Untuk membuat gerbang OR dengan n masukan logika, komponen yang diperlukan adalah:
- n dioda.
- sebuah resistor dengan harga yang lebih tinggi dari impedansi keluaran rangkaian
masukan. n + 2 sambungan listrik, (ground dihitung). Sirkuit dari gerbang dua masukan
diperlihatkan berlawanan. Katoda dari setiap diode disambungkan ke keluaran pada
sambungan 1. Sebuah resistor menyambungkan sambungan 1 ke sambungan 2 (ground),
dan sambungan- sambungan yang tersisa adalah masukan-masukan. Ketika logika 1 muncul
pada anode salah satu dioda, ini memanjar maju dioda, membuatnya menghantar. Masukan
lalu dapat menginduksikan arus ke keluaran melalui dioda, untuk membuat tegangan
keluaran dekat ke logika 1. Jika logika 0 muncul pada anode seluruh dioda, semuanya
dipanjar terbalik dan resistor menggerakkan sambungan 1 menuju rendah.
Konstruksi gerbang AND
Gambar 2.2 Rangkaian gerbang logika AND diode
Untuk membuat gerbang AND dengan n masukan logika, diperlukan komponen berikut:
3
- n dioda.
- Sebuah resistor dengan harga yang lebih tinggi dari impedansi keluaran rangkaian
masukan.
Sebuah contoh ditampilkan di sebelah kiri. Resistor menyambungkan sambungan 1 ke

tegangan catu pada sambungan 2. Sambungan 4 dan 5 adalah masukan. Keluaran diambil dari
sambungan 1. Jika logika 1 muncul pada katode seluruh dioda, semuanya dipanjar terbalik,
sehingga tetap mati dan sambungan 1 ditahan tetap tinggi oleh resistor. Jika logika 0 muncul
pada salah satu masukan, ini memanjar maju diode dan membuat sambungan 1 rendah melalui
dioda.
Logika Inverter dengan BJT
Gambar 2.3 Rangkaian gerbang logika inverter
Ketika ada arus input pada kaki Basis (dalam hal ini isyarat 1) maka Transistor akan ON dan
arus mengalir dari Kolektor ke Emitor, sehingga output F akan bernilai 0. Sebaliknya jika tidak
ada arus input pada kaki Basis maka Transistor akan OFF. Tidak akan ada arus mengalir
menuju ke Emitor, sehingga arus akan dialirkan ke output. Output bernilai 1.
4
Logika Dioda
Logika dasar lainnya adalah logika AND yang direpresentasikan oleh pasangan beberapa
Dioda. Skematik ini nantinya berfungsi dalam rangkaian logika yang lebih lengkap.
NAND dengan logika Dioda
Gambar 2.4 Rangkaian gerbang logika NAND dioda
Ketika salah satu dari input bernilai 0, maka tegangan di x (Vx) bernilai 0,7 volt, seharga
tegangan panjar maju untuk dioda silikon. Dioda A dan B akan ON sementara DL akan OFF.
Sehingga output 0. Sebaliknya jika kedua input bernilai 1, maka dioda A dan B akan OFF,
dan DL akan ON, output bernilai 1.
Logika RTL (Resistor Transistor Logic)
5
Rangkaian ini merupakan rangkaian pertama dari Keluarga Bipolar, mempekerjakan resistor
dan transistor sebagai komponen penyusunnya. Konstruksi di atas adalah untuk logika
NAND.
Gambar 2.5 Rangkaian gerbang logika RTL
Ketika salah satu input bernilai 0, maka salah satu transistor akan OFF. Meskipun transistor
yang lain ON, arus tetap tidak akan mengalir dari Vcc ke ground karena transistor yang lain
OFF. Arus akan mengalir menuju output, output bernilai 1.
Sebaliknya jika kedua input bernilai 1, maka kedua transistor akan ON. Kondisi ini
memungkinkan mengalirnya arus dari Vcc ke ground. Output bernilai 0.
Sebagai awal, penjelasan sederhana ini sudah bisa menjawab pertanyaan, bagaimana IC berisi
gerbang NAND selalu lebih murah disbanding IC berisi gerbang AND. Karena memang
sungguh ironis, rangkaian gerbang AND justru dibuat dari logika NAND dengan sebuah
inverter.
6
Logika DTL (Dioda Transistor Logic)
Gambar 2.6 Rangkaian gerbang logika DTL
Rangkaian ini merupakan gabungan dari logika Inverter dan Dioda, untuk menghasilkan arus
output yang lebih kuat.
Gambar 2.7 Rangkaian gerbang logika Inverter dan Dioda
Skema di atas juga untuk logikan NAND. Ketika salah satu input bernilai 0, maka akan ada
dioda yang ON di bagian input, sementara kedua dioda di tengah akan OFF. Hal ini
menyebabkan transistor menjadi OFF sehingga arus mengalir dari Vcc ke output, output
bernilai 1.
Sebaliknya jika kedua input bernilai 1, maka kedua dioda input akan OFF sementara kedua
dioda di tengah akan ON. Hal ini menjadikan transistor ON dan arus mengalir dari Vcc ke
ground. Output bernilai 0.
Logika TTL (Transistor Transistor Logic)
7
Rangkaian ini merupakan pengembangan dari logika DTL, dengan transistor multiple emitter
dengan logika diode. Logika ini yang paling banyak dipakai dalam keluarga Bipolar.
Gambar 2.8 Rangkaian gerbang logika TTL
Sekali lagi, skema paling dasar di atas juga untuk logika NAND. Ketika salah satu input
bernilai 0, maka transistor Q1 akan OFF, demikian pula Dioda D1 dan transistor Q0. Vout
akan sama dengan Vcc, output bernilai 1. Sebaliknya ketika seluruh input bernilai 1, maka
D1 akan ON demikian pula dengan transistor Q0. Arus akan mengalir dari Vcc ke ground,
output bernilai 0.
8
G. Hasil Percobaan
Rangkaian a.
Voutput Gambar
V1 V2 V0
Simulator Praktikum Simulator Praktikum
0 0 0 0V 0V
Gambar 3.1 Hasil simulasi rangkaian

a input 0 - 0
0 1 1 4.501 V 4.26 V
Gambar 3.2 Hasil simulasi rangkaian Gambar 3.3 Hasil praktikum

a input 0 - 1 rangkaian a input 0 - 1
1 0 1 4.501 V 4.65 V

1 1 1 4.501 V 3.9 V

Tabel 1.1 Tabel data hasil percobaan rangkaian a
Analisis:
Dari tabel di atas, ketika input tidak diberi tegangan (logika 0) pada kedua input maka,
output yang dihasilkan memiliki harga logika 0. Namun, ketika salah satu input atau
keduanya diberi tegangan (logika 1) maka, output yang dihasilkan memiliki logika 1. Dari
9
analisis di atas dapat disimpulkan bahwa rangkaian a termasuk kedalam prinsip kerja
rangkaian gerbang logika berjenis “OR”.
Rangkaian b.
Voutput Gambar
V1 V2 V0
461.002
0 0 0 74.9 mV
mV
Gambar 3.8 Hasil simulasi rangkaian
Gambar 3.9 Hasil praktikum
b input 0-0
rangkaian b input 0-0
493.131
0 1 0 1,6 mV
mV
Gambar 3.10 Hasil simulasi
493.131
1 0 0 11.5 mV
mV
Gambar 3.12 Hasil simulasi Gambar 3.13 Hasil praktikum

rangkaian b input 1-0 rangkaian b input 1-0
1 1 1 2.5 V 3.337 V

Tabel 1.2 Tabel data hasil percobaan rangkaian b
10
Analisis:
Pada rangkaian b ini, semua output-nya memilik harga logika 0, ketika di pull up dengan
ditambah 𝑉𝑐𝑐 = 5 𝑉 maka, rangkaian tersebut memiliki harga logika. Ketika kedua input-nya
diberi tegangan (logika 1) maka, output yang dihasilkan mempunyai harga logika 1. Namun,
ketika salah satu input diberi tegangan (logika 1) atau kedua input tidak diberi tegangan (logika
0) maka, output yang dihasilkan mempunyai harga logika 0. Dari analisis di atas dapat
disimpulkan bahwa rangkaian b termasuk kedalam prinsip kerja rangkaian gerbang logika
berjenis “AND”.
Rangkaian c.
Voutput Gambar
V1 V2 V0
0 0 0 10.95 mV 345 mV
Gambar 3.17 Hasil

praktikum rangkaian c input
rangkaian c input 0-0
0-0
0 1 0 10.95 mV 0.546 V
Gambar 3.19 Hasil

praktikum rangkaian c input
rangkaian c input 0-1
0-1
1 0 0 0.775 mV 0.46 V
Gambar 3.20 Hasil simulasi Gambar 3.21 Hasil

rangkaian c input 1-0 praktikum rangkaian c input
1-0
11
1 1 1 5V 3.378 V

rangkaian c input 1-1 praktikum rangkaian c inout
1-1
Tabel 1.3 Tabel data hasil percobaan rangkaian c
Analisis:
Dari data tabel hasil percobaan, ketika kedua input diberi tegangan (logika 1) maka,
output yang dihasilkan mempunyai harga logika 1. Namun, ketika salah satu input tidak
diberi tegangan (logika 0) atau keduanya tidak diberi tegangan (logika 0) maka, output
yang dihasilkan mempunyai harga logika 0. Dari analisis di atas dapat disimpulkan bahwa
rangkaian c termasuk kedalam prisip kerja rangkaian gerbang logika berjenis ”AND
Rangkaian d.
Voutput Gambar
V1 V0
0 1 5V 4.79 V

rangkaian d input 0 praktikum rangkaian
d input 0
7.714
1 0 181.7 mV
mV
rangkaian d input 1 praktikum rangkaian
d input 1
Tabel 1.4 Tabel data hasil percobaan rangkaian d
12
Analisis:
Pada percobaan rangkaian d hanya memiliki satu input dan satu output. Dari data
tabel percobaan antara input dan output selalu berkebalikan. Ketika input diberi tegangan
(logika 1) maka, output yang dihasilkan mempunyai harga logika 0, begitupun
sebaliknya. Dari analisis di atas dapat disimpulkan bahwa rangkaian d termasuk kedalam
prinsip kerja rangkaian gerbang logika berjenis “NOT
H. Kesimpulan
Dari praktikum ini kita dapat mengetahui dasar logika dari rangkaian diode dan
transistor. Kita juga dapat memahami prinsip kerja dasar gerbang logika “AND”,”OR”,
dan “NOT” dan dapat merangkai rangkaian dasar logika.
Pada rangkaian b yang telah kita beri tegangan sebesar 𝑉𝑐𝑐 = 5 𝑉, rangkaian
tersebut termasuk kedalam prinsip kerja rangkaian gerbang logika berjenis “AND”
karena pada hasil percobaan ketika salah satu input diberi tegangan (logika 1) maka,
output yang dihasilkan mempunyai harga logika 0
13
Praktikum 2
A. Judul Praktikum
Ambang Logika
B. Tujuan
1. Mengetahui batas ambang suatu logika
2. Mengetahui batas ambang terlarang
3. Dapat menentukan tabel kebenaran suatu gerbang logika
C. Alat dan Bahan
1. Papan percobaan
2. Power supply 5Vdc
3. Kabel penghubung (jumper)
4. Multitester Analog
5. Multitester Digital
6. IC TTL : 7405
7. IC CMOS : 4049
D. Langkah-langkah Praktikum
1. Rangkailah rangkaian di bawah ini!
2. Ujilah rangkaian-rangkaian tersebut, dan buatkan tabel kebenaran dari hasil pengujian!
3. Buat kesimpulan!
E. Rangkaian-rangkaian percobaan
a.
Gambar 4.1 Rangkaian ambang gerbang logika NOT menggunakan IC 7405
14
b.
Gambar 4.2 Rangkaian ambang gerbang logika NOT menggunakan IC 4049
F. Kajian Pustaka
Sebuah Gerbang logika adalah salah satu jenis komponen elektronika yang
berfungsi sebagai pengambil keputusan logika dari dua atau lebih kombinasi sinyal logika
digital yang masuk pada terminal masukkannya (input), dan hanya memiliki satu buah
terminal pada keluarannya (Output). Masing-masing dari komponen gerbang logika ini
dapat dikombinasikan dengan beberapa buah sehingga dapat membentuk rangkaian
Logika Kombinasi, rangkaian Logika Sekuensial, dan fungsi yang lain yang dapat
membentuk sebuah fungsi rangkaian kombinasi logika yang lebih besar dan memiliki
fungsi khusus, seperti Enkoder, Dekoder, Multiplekser, Komparator, Adder, dan lain
sebagainya.
Sebagai standar komersial komponen gerbang logika digital dapat terbentuk
dalam dua buah keluarga.
1. Keluarga TTL (Transistor-Transistor Logic). Biasanya di kodekan dengan Seri 7400.
2. Keluarga CMOS (Colplementary Metal-Oxide-Silicon). Dikodekan dengan Seri 4000.
Notasi ini dari TTL atau CMOS mengacu pada teknologi logika yang
digunakan untuk memproduksi sirkuit terpadu, (IC) atau chip "" seperti yang lebih
umum disebut
15
Sirkuit terpadu atau IC karena mereka lebih sering disebut, dapat
dikelompokkan bersama ke dalam keluarga sesuai dengan jumlah transistor atau
"gerbang" yang dikandungnya. Sebagai contoh, sebuah gerbang sederhana AND
hanya berisi beberapa transistor individu, adalah sebagai sebuah mikroprosesor
yang lebih kompleks mungkin berisi ribuan individu gerbang transistor. Sirkuit
terpadu dikategorikan sesuai dengan jumlah gerbang logika atau kompleksitas
sirkuit dalam sebuah chip tunggal dengan klasifikasi umum untuk jumlah gerbang
individu diberikan sebagai:
Klasifikasi Sirkuit Terpadu (IC)
Scale Integration Kecil atau (SSI) - Mengandung hingga 10 transistor atau beberapa
gerbang dalam satu paket seperti AND, OR, NOT gerbang.
Medium Scale Integration atau (MSI) - antara 10 dan 100 transistor atau puluhan
gerbang dalam satu paket dan melakukan operasi digital seperti penambah, decoder,
counter, flip-flop dan multiplexer.
Integrasi Skala Besar atau (LSI) - antara 100 dan 1.000 transistor atau ratusan
gerbang dan melakukan operasi digital tertentu seperti I / O chip, memori, aritmatika
dan unit logika.
Integrasi Skala Sangat Besar-atau (VLSI) - antara 1.000 dan 10.000 transistor atau
ribuan gerbang dan melakukan operasi komputasi seperti prosesor, memori array besar
dan perangkat programmable logic.
Integrasi Skala Super Besar atau (SLSI) - antara 10.000 dan 100.000 transistor
dalam satu paket dan melakukan operasi komputasi seperti keripik mikroprosesor,
mikro-controller, PICs dasar dan kalkulator.
3. Keluarga TTL (Transistor-Transistor Logic). Biasanya di kodekan dengan Seri 7400.
4. Keluarga CMOS (Colplementary Metal-Oxide-Silicon). Dikodekan dengan Seri 4000.
Notasi ini dari TTL atau CMOS mengacu pada teknologi logika yang
digunakan untuk memproduksi sirkuit terpadu, (IC) atau chip "" seperti yang lebih
umum disebut.
Sirkuit terpadu atau IC karena mereka lebih sering disebut, dapat
dikelompokkan bersama ke dalam keluarga sesuai dengan jumlah transistor atau
"gerbang" yang dikandungnya. Sebagai contoh, sebuah gerbang sederhana AND
16
hanya berisi beberapa transistor individu, adalah sebagai sebuah mikroprosesor
yang lebih kompleks mungkin berisi ribuan individu gerbang transistor. Sirkuit
terpadu dikategorikan sesuai dengan jumlah gerbang logika atau kompleksitas
sirkuit dalam sebuah chip tunggal dengan klasifikasi umum untuk jumlah gerbang
individu diberikan sebagai:
Klasifikasi Sirkuit Terpadu (IC)
Scale Integration Kecil atau (SSI) - Mengandung hingga 10 transistor atau beberapa
gerbang dalam satu paket seperti AND, OR, NOT gerbang.
Medium Scale Integration atau (MSI) - antara 10 dan 100 transistor atau
puluhan gerbang dalam satu paket dan melakukan operasi digital seperti penambah,
decoder, counter, flip-flop dan multiplexer.
Integrasi Skala Besar atau (LSI) - antara 100 dan 1.000 transistor atau ratusan
gerbang dan melakukan operasi digital tertentu seperti I / O chip, memori, aritmatika
dan unit logika.
Integrasi Skala Sangat Besar-atau (VLSI) - antara 1.000 dan 10.000 transistor
atau ribuan gerbang dan melakukan operasi komputasi seperti prosesor, memori array
besar dan perangkat programmable logic.
Integrasi Skala Super Besar atau (SLSI) - antara 10.000 dan 100.000 transistor
dalam satu paket dan melakukan operasi komputasi seperti keripik mikroprosesor,
mikro-controller, PICs dasar dan kalkulator.
Integrasi Skala Ultra-Large atau (ULSI) - lebih dari 1 juta transistor - anak laki-
laki besar yang digunakan dalam komputer CPU, GPU, prosesor video, mikro-
kontroler, FPGA dan PICs kompleks.
Hukum Moore
Pada tahun 1965, Gordon Moore co-pendiri perusahaan Intel meramalkan
bahwa "Jumlah transistor dan resistor pada satu chip akan berlipat ganda setiap 18
bulan" mengenai perkembangan teknologi gerbang semikonduktor. Ketika Gordon
Moore membuat jalan komentar terkenal kembali pada tahun 1965 ada sekitar hanya
60 individu gerbang transistor pada sebuah chip silikon tunggal atau mati.
Pada dunia mikroprosesor pertama pada tahun 1971 adalah Intel 4004 yang
17
memiliki data bus 4-bit dan berisi sekitar 2.300 transistor pada satu chip, yang
beroperasi di sekitar 600kHz. Saat ini, Intel Corporation telah menempatkan
mengejutkan 1,2 Miliar gerbang transistor individu ke baru Quad-core i7-2700K Sandy
Bridge 64-bit mikroprosesor chip yang operasi di hampir 4GHz, dan jumlah transistor
on-chip masih meningkat, seperti mikroprosesor yang lebih baru lebih cepat dan mikro-
controller dikembangkan.
Digital Logic State
Digital Gerbang Logika adalah blok bangunan dasar dari mana semua sirkuit
elektronik digital dan sistem berbasis mikroprosesor yang dibangun dari. Dasar digital
gerbang logika melakukan operasi logika AND, OR dan NOT pada bilangan biner.
Dalam desain logika digital hanya dua tingkat tegangan atau state diperbolehkan dan
state ini biasanya disebut sebagai Logika "1" dan Logika "0", Tinggi dan Rendah, atau
Benar dan Salah. Kedua state terwakili dalam Boolean Aljabar dan tabel kebenaran standar
dengan angka biner "1" dan "0" masing-masing.
Sebuah contoh yang baik dari state digital adalah lampu sederhana seperti itu adalah
baik "ON" atau "OFF" tetapi tidak keduanya pada saat yang sama. Kemudian kita dapat
merangkum hubungan antara berbagai state digital sebagai:
Tabel 2.1 Tabel data kebenaran gerbang logika
Kebanyakan gerbang logika digital dan sistem logika digital menggunakan

"logika positif", di mana tingkat logika "0" atau "LOW" diwakili oleh tegangan nol, 0V
atau tanah dan tingkat logika "1" atau "TINGGI" diwakili oleh tegangan yang lebih
tinggi seperti +5 volt, dengan beralih dari satu tingkat tegangan yang lain, baik dari
tingkat logika "0" ke "1" atau "1" ke "0" yang dibuat secepat mungkin untuk mencegah
operasi yang salah satu rangkaian logika
18
Ada juga ada komplemen "Logika Negatif" sistem di mana nilai-nilai dan aturan
logika "0" dan logika "1" dibalik tapi dalam bagian tutorial ini tentang gerbang logika
digital kita hanya mengacu kepada logika positif konvensi sebagai itu adalah yang paling
umum digunakan.
Dalam standar TTL (transistor-transistor logic) IC ada berbagai tegangan yang

telah ditentukan untuk tingkat input dan tegangan output yang mendefinisikan dengan
tepat apa yang logika "1" tingkat dan apa yang logika "0" tingkat dan ini ditunjukkan di
bawah ini .
Gambar 5.1 Level tegangan input dan output TTL
Ada berbagai macam jenis gerbang logika baik di bipolar 7400 dan CMOS 4000
keluarga gerbang logika digital seperti 74Lxx, 74LSxx, 74ALSxx, 74HCxx, 74HCTxx,
74ACTxx dll, dengan masing-masing memiliki kelebihan sendiri yang berbeda dan
kekurangan dibandingkan dengan yang lain.
Switching tegangan yang tepat diperlukan untuk menghasilkan baik logika "0"
atau logika "1" tergantung pada kelompok logika tertentu atau keluarga. Namun, bila
menggunakan pasokan +5 volt standar input tegangan TTL antara 2.0v dan 5v
dianggap logika "1" atau "TINGGI" sementara setiap masukan tegangan di bawah
0.8v diakui sebagai logika "0" atau "LOW ". Tegangan wilayah di antara dua tingkat
tegangan ini baik sebagai masukan atau sebagai keluaran disebut tak tentu Wilayah
19
dan beroperasi dalam wilayah ini dapat menyebabkan gerbang logika untuk
menghasilkan output yang salah.
CMOS 4000 keluarga logika menggunakan berbagai tingkat tegangan

dibandingkan dengan jenis TTL seperti yang dirancang menggunakan transistor efek
medan, atau FET. Dalam teknologi CMOS logika "1" tingkat beroperasi antara 3,0 dan
18 volt dan logika "0" tingkat bawah 1,5 volt.
Kemudian dari pengamatan di atas, kita dapat mendefinisikan ideal Digital

Logic Gerbang sebagai salah satu yang memiliki "LOW" tingkat logika "0" 0 volt
(ground) dan "TINGGI" tingkat logika "1" dari +5 volt dan ini dapat ditunjukkan
sebagai:
Gambar 5.2 Tingkat tegangan gerbang logika digital ideal
Di mana pembukaan atau penutupan saklar menghasilkan baik tingkat logika "1"
atau tingkat logika "0" dengan resistor R yang dikenal sebagai "pull-up" resistor.
Digital Logic Noise
Antara nilai-nilai TINGGI dan RENDAH didefinisikan terletak apa yang umumnya
disebut "tanah tak bertuan" (area biru yang di atas) dan jika kita menerapkan tegangan
sinyal dari nilai dalam lahan ini kita tidak ada yang kita tidak tahu apakah gerbang logika
akan menanggapi hal itu sebagai tingkat "0" atau sebagai tingkat "1", dan output akan
menjadi tak terduga
20
Kebisingan adalah nama yang diberikan untuk tegangan acak dan tidak diinginkan
yang diinduksi ke dalam sirkuit elektronik dengan gangguan eksternal, seperti dari switch
di dekatnya, fluktuasi listrik atau dari kabel dan konduktor lain yang pick-up radiasi
elektromagnetik liar. Kemudian dalam rangka untuk gerbang logika tidak menjadi
pengaruh oleh kebisingan di harus memiliki sejumlah marjin suara atau kekebalan
kebisingan.
Gambar 5.3 Gerbang digital imunitas noise

Dalam contoh di atas, sinyal suara ditumpangkan ke pasokan tegangan Vcc dan
selama itu tetap di atas level minimum (Von-min) input output yang sesuai dari gerbang
logika tidak akan terpengaruh. Tapi ketika tingkat kebisingan menjadi cukup besar dan
suara lonjakan menyebabkan tingkat tegangan TINGGI untuk turun di bawah tingkat
minimum ini, gerbang logika dapat menafsirkan lonjakan ini sebagai masukan tingkat
RENDAH dan beralih output sesuai memproduksi output beralih palsu. Kemudian agar
gerbang logika tidak akan terpengaruh oleh suara itu harus mampu mentolerir sejumlah
suara yang tidak diinginkan pada input tanpa mengubah keadaan output.
Simple Basic Digital Logic Gate
21
Digital gerbang logika sederhana dapat dibuat dengan menggabungkan
transistor, dioda dan resistor dengan contoh sederhana dari Diode-resistor Logic (DRL)
gerbang dan Diode- Transistor Logic (DTL) gerbang NAND yang diberikan di bawah
ini.
Gambar 5.4 Lingkar Dioda-Resistor dan Lingkar Dioda-Transistor
Sederhana, dengan 2-masukan Diode-resistor gerbang dapat diubah menjadi
sebuah gerbang NAND dengan penambahan transistor pembalik tunggal (tidak) tahap.
Menggunakan komponen diskrit seperti dioda, resistor dan transistor untuk membuat
logika digital sirkuit gerbang tidak digunakan dalam praktis logika tersedia secara
komersial IC sebagai sirkuit ini menderita delay propagasi atau gerbang delay dan juga
daya yang hilang karena resistor pull- up.
Kelemahan lain dari logika dioda-resistor adalah bahwa tidak ada "Fan-out"
fasilitas yang kemampuan output tunggal untuk mendorong banyak masukan dari
tahap berikutnya. Juga jenis desain tidak berubah sepenuhnya "OFF" sebagai Logic
"0" menghasilkan tegangan output 0.6V (dioda drop tegangan), sehingga TTL berikut
dan CMOS desain sirkuit yang digunakan sebagai pengganti.
Basic TTL Logic Gates

Diode-resistor sederhana gerbang atas menggunakan dioda terpisah untuk
input, satu untuk setiap masukan. Sebagai transistor terdiri dari dua sirkuit dioda
terhubung bersama-sama mewakili NPN atau perangkat PNP, dioda input dari
rangkaian DTL dapat digantikan oleh satu transistor NPN tunggal dengan beberapa
22
masukan emitor seperti yang ditunjukkan berikut ini.
Gambar 5.5 Dasar gerbang logika TTL
Sebagai gerbang NAND berisi satu tahap pembalik NPN transistor sirkuit (TR2)
tingkat output logika "1" di Q hanya hadir ketika kedua penghasil emisi TR1 terhubung ke
tingkat logika "0" atau tanah yang memungkinkan arus basis untuk melewati PN junction
dari emitor dan tidak kolektor. Beberapa emitter dari TR1 terhubung sebagai masukan
sehingga menghasilkan fungsi gerbang NAND.
Dalam standar gerbang logika TTL, transistor beroperasi baik benar-benar

di "cut off" wilayah, atau benar-benar di wilayah jenuh, Transistor sebagai
operasi saklar.
Emitter-Coupled Digital Logic Gate

Emitor Coupled Logika atau ECL adalah jenis lain dari digital gerbang logika
yang menggunakan transistor bipolar logika dimana transistor tidak dioperasikan di
daerah saturasi, karena mereka dengan TTL standar logika digital gerbang. Sebaliknya
input dan output sirkuit yang mendorong-menarik transistor terhubung dengan
tegangan suplai negatif terhadap tanah.
Ini memiliki efek meningkatkan kecepatan operasi emitor digabungkan gerbang

logika hingga kisaran GHz dibandingkan dengan jenis TTL standar, tapi memiliki efek
noise yang lebih besar dalam ECL logika, karena transistor jenuh beroperasi dalam
daerah aktif dan akan memperkuat serta sebagai sinyal switch.
23
Sub-keluarga Sirkuit Terpadu (IC) 74XX
Dengan perbaikan dalam desain sirkuit untuk memperhitungkan penundaan
propagasi, konsumsi saat ini, fan-in dan fan-out persyaratan dll, jenis TTL teknologi
transistor bipolar membentuk dasar diawali "74" keluarga logika digital IC, seperti
yang "7400" Quad 2- masukan ANDgate, atau "7402" Quad 2-input gerbang OR, dll
Sub-keluarga seri 74xx IC yang tersedia yang berkaitan dengan teknologi yang
berbeda yang digunakan untuk membuat gerbang dan mereka dilambangkan dengan
huruf-huruf dalam antara 74 penunjukan dan jumlah perangkat. Ada sejumlah TTL sub-
keluarga yang tersedia yang menyediakan berbagai macam kecepatan switching dan
konsumsi daya seperti 74L00 atau 74ALS00 gerbang, "L" adalah singkatan dari "Low-
power TTL" dan "ALS" singkatan "Advanced Low-power Schottky TTL" dan ini
tercantum di bawah ini.
74xx atau 74Nxx: Standard TTL - Perangkat ini adalah keluarga TTL asli
gerbang logika diperkenalkan pada awal 70-an. Mereka memiliki delay propagasi
dari sekitar 10ns dan konsumsi daya sekitar 10mW.
74Lxx: Low Power TTL - Konsumsi daya yang meningkat selama jenis standar
dengan meningkatkan jumlah resistensi internal tetapi pada biaya pengurangan
kecepatan switching.
74Hxx: Internet Kecepatan TTL - Switching kecepatan ditingkatkan dengan

mengurangi jumlah resistensi internal. Ini juga meningkatkan konsumsi daya.
74Sxx: Schottky TTL - Schottky teknologi yang digunakan untuk meningkatkan

impedansi masukan, beralih kecepatan dan konsumsi daya (2mW) dibandingkan
dengan jenis 74Lxx dan 74Hxx.
74LSxx: Low Power Schottky TTL - Sama seperti jenis 74Sxx tetapi dengan
peningkatan resistensi internal untuk meningkatkan konsumsi daya.
74ASxx: Advanced Schottky TTL - Peningkatan desain lebih jenis 74Sxx

Schottky dioptimalkan untuk meningkatkan kecepatan switching dengan
24
mengorbankan konsumsi daya sekitar 22mW.
74ALSxx: Advanced Low Power Schottky TTL - konsumsi daya rendah sekitar
1mW dan kecepatan switching yang lebih tinggi dari sekitar 4ns dibandingkan
dengan jenis 74LSxx.
74HCxx: Internet Kecepatan CMOS - teknologi CMOS dan transistor untuk

mengurangi konsumsi daya kurang dari 1uA dengan input yang kompatibel CMOS.
74HCTxx: Internet Kecepatan CMOS - teknologi CMOS dan transistor untuk

mengurangi konsumsi daya kurang dari 1uA tetapi telah meningkat delay propagasi
dari sekitar 16nS karena input yang kompatibel TTL.
Basic CMOS Digital Logic Gate
Gambar 5.6 Gerbang logika CMOS dasar

Salah satu kelemahan utama dengan TTL digital gerbang logika seri adalah
bahwa gerbang logika didasarkan pada bipolar teknologi transistor logika dan sebagai
transistor adalah perangkat dioperasikan saat ini, mereka mengkonsumsi sejumlah
besar listrik dari power supply +5 volt tetap. Juga, TTL bipolar gerbang transistor
memiliki kecepatan operasi terbatas ketika beralih dari "OFF" state untuk sebuah
"ON" state dan sebaliknya disebut "gerbang" atau "delaypropagasi". Untuk mengatasi
keterbatasan ini MOS pelengkap disebut "CMOS" gerbang logika menggunakan
25
"Field Effect Transistor" atau FET dikembangkan.
Sebagai gerbang ini menggunakan kedua P-channel dan N-channel MOSFET

sebagai perangkat input mereka, pada kondisi diam tanpa switching, konsumsi daya
CMOS gerbang hampir nol, (1 2UA) membuat mereka ideal untuk digunakan dalam
baterai-daya rendah sirkuit dan dengan kecepatan beralih ke atas dari 100MHz untuk
digunakan dalam frekuensi tinggi waktu dan komputer sirkuit
Gerbang ini misalnya CMOS berisi 3 N-channel MOSFET, satu untuk setiap
masukan FET1 dan FET2 dan satu untuk output FET3. Ketika kedua masukan A dan
B berada pada tingkat logika "0", FET1 dan FET2 keduanya diaktifkan "OFF"
memberikan logika output "1" dari sumber FET3.
Ketika salah satu atau kedua input berada pada tingkat logika "1" mengalir arus
melalui FET sesuai memberikan keadaan keluaran ATQ setara dengan logika "0",
sehingga menghasilkan fungsi gerbang NAND.
Perbaikan dalam desain sirkuit berkaitan dengan kecepatan switching, konsumsi

daya yang rendah dan peningkatan penundaan propagasi telah menghasilkan standar
CMOS 4000 "CD" keluarga logika IC sedang dikembangkan yang melengkapi berbagai
TTL.
Seperti dengan TTL standar digital gerbang logika, semua utama gerbang logika
digital dan perangkat yang tersedia dalam paket CMOS seperti CD4011, Quad 2-input
gerbang NAND, atau CD4001 itu, Quad 2-masukan gerbang NOR bersama dengan
semua sub-keluarga mereka.
Seperti logika TTL, MOS pelengkap (CMOS) sirkuit mengambil keuntungan

dari fakta bahwa kedua N-channel dan perangkat P-channel dapat dibuat bersama-
sama pada bahan substrat yang sama untuk membentuk berbagai fungsi logika.
Salah satu kelemahan utama dengan kisaran CMOS IC dibandingkan dengan jenis
TTL setara mereka adalah bahwa mereka mudah rusak oleh listrik statis perawatan
sehingga ekstra harus diambil ketika menangani perangkat ini. Juga tidak seperti TTL
gerbang logika yang beroperasi pada tunggal + 5V tegangan untuk kedua input dan
26
output tingkat mereka, CMOS logika digital gerbang beroperasi pada tegangan catu daya
tunggal antara +3 dan +18 volt.
General CMOS Sub-keluarga meliputi:

4000B Seri: Standard CMOS - Perangkat ini adalah asli keluarga Buffered
CMOS gerbang logika diperkenalkan pada awal 70-an dan beroperasi dari tegangan
suplai 3,0 sampai 18V dc
74C Seri: CMOS 5V - Alat ini pin-kompatibel dengan perangkat 5V TTL standar
seperti beralih logika mereka diimplementasikan dalam CMOS tetapi dengan input TTL
kompatibel. Mereka beroperasi dari tegangan suplai 3,0 sampai 18V dc.
G. Hasil Percobaan
Rangkaian a.
Vout Gambar
Vin LED Logika
0 Nyala 1 1.95V
1.804V
rangkaian a input 0 V Gambar 6.2 Hasil praktikum
rangkaian a input 0 V
0.4 Nyala 1 1.804V 1.95V

rangkaian a input 0.4 V
27
0.8 Nyala 1 1.804V 1.95V
Gambar 6.6 Hasil prakitkum
1.2 Redup 1 1.804V 1.91V

ranhkaian a input 1.2 V
1.6 Mati 0 1.804V 0.17V

2 Mati 0 1.804V 0.17V

rangkaian a input 2 V Gambar 6.12 4Hasil
praktikum rangkaian a input 2
V
2.4 Mati 0 1.804V 0.17V

28
2.8 Mati 0 499uV 0.17V

3.2 Mati 0 499uV 0.18V

3.6 Mati 0 499uV 0.18V

4 Mati 0 499uV 0.18V

4.4 Mati 0 499uV 0.18V

29
5 Mati 0 499uV 0.18V

Tabel 3.1 Tabel data hasil percobaan rangkaian a.
Analisis :
Pada rangkaian a, menggunakan IC 7405 yang merupakan IC TTL, berfungsi sebagai
“NOT” gate. Setelah melakukan praktikum, kami mendapatkan hasil sebagaimana tabel di atas.
Logika 0 muncul pada rentang input tegangan dari mulai 0V sampai 0.8V. Sedangkan logika 1
muncul pada rentang input tegangan 1.6V sampai 5V.
Rangkaian b.
Vout Gambar
Vin LED Logika Simulat
Praktikum Simulator Praktikum
or
0 Nyala 1 2.04V 3.77V

rangkaian b input 0 V
0.4 Nyala 1 2.04V 3.58V

rangkaian b input 0.4 V Gambar 6.30 Hasil praktikum
rangkaian b input 0.4 V
28
0.8 Nyala 1 2.04V 3.51V
1.2 Nyala 1 2.04V 3.37V

1.6 Nyala 1 2.04V 3.06V

2 Nyala 1 2.04V 2.09V

2.4 Mati 0 2.04V 0.31V

31
2.8 Mati 0 0.15V
3.2 Mati 0 0.11V

3.6 Mati 0 0.11V

4 Mati 0 0.8V
4.4 Mati 0 0.8V

32
5 Mati 0 0.8V
Tabel 3.2 Tabel data hasil percobaan rangkaian b.
Analisis :
Pada rangkaian b, IC yang digunakan adalah IC CMOS (4049) batas ambangnya
2.09V dan 0.31V. ketika Vin kurang dari sama dengan 2V, maka logikanya 1. Sedangkan
saat Vin lebih dari sama dengan 2.24V, maka logikanya 0. Ketika Vin bernilai 2V sampai
2.4V, outputnya tidak berlogika 1 maupun 0. Sehingga 2V sampai 2.4V merupakan batas
ambang tegangan.
H. Kesimpulan
Dari praktikum ini, kami dapat mengetahui batas ambang suatu logika dan batas
ambang terlarang. Kami juga dapat menentukan tabel kebenaran suatu gerbang logika.
Pada percobaan kali ini IC CMOS dan TTL memiliki perbedaan batas daya atau Vin
maksimal yang dibutuhkan IC CMOS untuk menghasilkan logika 1 atau lampu menyala
lebih besar dari IC TTL. Hal ini karena IC TTL menggunakan sumber yang relative lebih
rendah dari IC CMOS.
31
DAFTAR PUSTAKA
1. Adhitya Sufarinto. ( 2015 ). Laporan Praktikum rangkaian dasar logika dan ambang
logika. [Online]. Tersedia pada :
https://www.academia.edu/18614385/praktikum_rangkaian_dasar_logika_dan_ambang_logika.
Diakses pada tanggal 12 Februari 2020.
34

Rangkaian Dasar Logika dan Ambang Logika

Diunggah oleh

Informasi Dokumen

Judul Asli

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

Rangkaian Dasar Logika dan Ambang Logika

Diunggah oleh

Hak Cipta:

Format Tersedia

LAPORAN PRAKTIKUM TEKNIK DIGITAL DAN SISTEM KENDALI

Laporan Praktikum Ini Disusun Untuk Memenuhi Salah Satu Tugas

DAFTAR ISI ................................................................................................................ii

DAFTAR GAMBAR ..................................................................................................iii

PRAKTIKUM 1 RANGKAIAN DASAR LOGIKA

A. Judul Praktikum .................................................................................................. 1

C. Alat dan Bahan .................................................................................................. 1

D. Langkah – langkah Praktikum ............................................................................... ..1

E. Rangkaian ........................................................................................................... ..1

G. Hasil Praktikum dan analisis ............................................................................ ..8

H. Kesimpulan ...................................................................................................... .12

PRAKTIKUM 2 AMBANG LOGIKA

A. Judul Praktikum .................................................................................................. 13

C. Alat dan Bahan .................................................................................................. 13

D. Langkah – langkah Praktikum ............................................................................... ..13

G. Hasil Praktikum dan analisis ............................................................................ ..27

H. Kesimpulan ...................................................................................................... .33

Gambar 1.1 Rangkaian gerbang logika OR…………………………………………...1

Gambar 2.2 Rangkaian gerbang logika AND diode …………………...…………...3

Gambar 2.3 Rangkaian gerbang logika inverter ……………………………..………4

Gambar 3.4 Hasil simulasi rangkaian a input 1 – 0………………………………….9

Gambar 3.20 Hasil simulasi rangkaian c input 1-0 ..................................................... ..11

Gambar 3.21 Hasil praktikum rangkaian c input 1-0 .................................................. ..11

Gambar 3.22 Hasil simulasi rangkaian c input 1-1 ..................................................... ..12

Gambar 3.23 Hasil praktikum rangkaian c input 1-1 .................................................. ..12

Gambar 3.24 Hasil simulasi rangkaian d input 0 ........................................................ ..12

Gambar 3.25 Hasil praktikum rangkaian d input 0 ..................................................... ..12

Gambar 3.26 Hasil simulasi rangkaian d input 1 ........................................................ ..12

Gambar 3.27 Hasil simulasi rangkaian d input 1 ........................................................ ..12

Gambar 4.1 Rangkaian ambang gerbang logika NOT menggunakan IC 7405………14

Gambar 5.2 Tingkat tegangan gerbang logika digital ideal …………………..……..20

Gambar 5.3 Gerbang digital imunitas noise ……………..…………...……..…..…..21

Gambar 5.4 Lingkar Dioda-Resistor dan Lingkar Dioda-Transistor………....……..22

Gambar 5.5 Dasar gerbang logika TTL ………………………………..…….….…..23

Gambar 5.6 Gerbang logika CMOS dasar ……………………………...…….……..25

Tabel 1.1 Tabel data hasil percobaan rangkaian a ........................................................ 9

Tabel 2.1 Tabel data kebenaran gerbang logika…………………………………….....18

C. Alat dan Bahan

Gambar 1.1 Rangkaian gerbang logika OR

Gambar 1.2 Rangkaian gerbang logika AND menggunakan dioda

Gambar 1.3 Rangkaian gerbang logika AND menggunakan transistor

Gambar 1.4 Rangkaian gerbang logika NOT

Gambar 2.1 Rangkaian gerbang logika OR

Konstruksi gerbang AND

Gambar 2.2 Rangkaian gerbang logika AND diode

Sebuah contoh ditampilkan di sebelah kiri. Resistor menyambungkan sambungan 1 ke

Gambar 2.3 Rangkaian gerbang logika inverter

NAND dengan logika Dioda

Gambar 2.4 Rangkaian gerbang logika NAND dioda

Logika RTL (Resistor Transistor Logic)

Gambar 2.6 Rangkaian gerbang logika DTL

Gambar 2.7 Rangkaian gerbang logika Inverter dan Dioda

Logika TTL (Transistor Transistor Logic)

Gambar 2.8 Rangkaian gerbang logika TTL

Gambar 3.1 Hasil simulasi rangkaian

Gambar 3.2 Hasil simulasi rangkaian Gambar 3.3 Hasil praktikum

Gambar 3.4 Hasil simulasi rangkaian Gambar 3.5 Hasil praktikum

Gambar 3.6 Hasil simulasi rangkaian Gambar 3.7 Hasil praktikum

Gambar 3.12 Hasil simulasi Gambar 3.13 Hasil praktikum

Gambar 3.14 Hasil simulasi

Gambar 3.17 Hasil

Gambar 3.19 Hasil

Gambar 3.20 Hasil simulasi Gambar 3.21 Hasil