LAPORAN

PRAKTIKUM ANTARMUKA 1

oleh:
Diana Novita Sari
217341057

PROGRAM STUDI TEKNIK MEKATRONIKA

JURUSAN TEKNIK OTOMASI MANUFAKTUR DAN MEKATRONIKA
POLITEKNIK MANUFAKTUR BANDUNG
2020
 ANTARMUKA 1
3 AEC
KATA PENGANTAR

Segala puji bagi Allah SWT yang telah memberikan nikmat dan karunia-Nya, sehingga
penulis bisa menyelesaikan laporan ini tepat pada waktunya. Sholawat beserta salam semoga
tercurah kepada Nabi besar kita Nabi Muhammad SAW semoga kita selalu mendapat syafa’at
darinya.
Laporan ini merupakan realisasi dari hasil kegiatan perkuliahan yang bersangkutan
dengan mata kuliah Antarmuka 1. Dalam penulisan laporan ini penulis banyak mendapatkan
pengalaman dan ilmu. Berkat panduan, bimbingan, juga dorongan baik secara langsung maupun
tidak langsung dari berbagai pihak yang membantu pengerjaan serta penyelasaian laporan ini.
Maka melalui kesempatan yang sangat berharga ini saya menyampaikan ucapan terima kasih
yang sebesar-besarnya kepada semua pihak yang telah membantu dalam pelaksanaan
praktikum dan proses penyelesaian laporan ini, terutama kepada:
1. Hadi Supriyanto, ST.MT. Selaku Dosen Mata Kuliah Praktikum Antarmuka 1
2. Rekan – rekan grup AEC 2017 absen atas, kelompok B
Penulis masih menyadari masih banyak kekurangan dalam penyusunan laporan ini, oleh
sebab itu sumbangan pemikiran yang bersifat koreksi untuk penyempurnaan sangat diharapkan.
Penulis mengharapkan semoga laporan ini dapat bermanfaat dalam menunjang pelaksanaan
perkuliahan yang sedang dilakukan.

Bandung, 19 Juli 2020

Penulis
 ANTARMUKA 1
3 AEC
BAB 1
PENDAHULUAN
1.1 Latar Belakang
Dalam dunia industri dan perkembangan teknologi saat ini, manusia sudah tidak asing
dalam menggunakan mesin atau sebuah perangkat untuk membantu kehidupan manusia itu
sendiri. Antarmuka (Interface) dibutuhkan untuk memudahkan manusia berkomunikasi dengan
mesin atau perangkat tersebut.
Antarmuka (Interface) merupakan mekanisme komunikasi antara pengguna (user)
dengan sistem. Antarmuka dapat menerima informasi dari pengguna dan memberikan informasi
kepada pengguna untuk membantu mengarahkan alur penelusuran masalah sampai ditemukan
suatu solusi.
Antarmuka berfungsi untuk menampilkan penjelasan sistem dan memberikan panduan
pemakaian sistem secara menyeluruh sehingga pengguna mengerti apa yang akan dilakukan
terhadap suatu sistem. Yang terpenting dalam sebuah antarmuka adalah kemudahan dalam
memakai serta menjalankan sistem, interaktif, dan komunikatif. Tujuan sebuah interface adalah
mengkomunikasikan fitur-fitur sistem yang tersedia agar pengguna mengerti dan dapat
menggunakan sistem tersebut.
FPGA(Field Programmable Gate Array) merupakan sebuah perangkat yang dapat
digunakan sebagai alat untuk memperagakan sistem interface yang terdiri dari blok blok logika
yang interkoneksinya dapat diprogram. FPGA memiliki banyak sekali tipe salah satunya adalah
CIC-560. Dengan adanya prosesor serba guna pada FPGA diharapkan suatu sistem digital yang
kompleks dapat dirancang dalam satu chip, tanpa menggunakan IC mikrokontroller yang
terhubung ke FPGA. Hal ini dimaksudkan untuk memaksimalkan penggunaan blok logika
FPGA. Maka dari itu, dalam praktikum ini, mahasiswa dituntut untuk mempelajari module
CIC-560 dengan FPGA tipe cyclone melalui pemrograman dari software Quartus II versi 9.
1.2 Rumusan Masalah
Berdasarkan dari uraian pada latar belakang dapat dirumuskan:
a. Bagaimana membuat Program Diagram Block pada Quartus II versi 9?
b. Bagaimana mendapatkan gambar functional diagram dari program yang telah
dibuat?
c. Bagaimana cara mengupload hasil program ke kit FPGA dan bagaimana keluaran
di hardware CIC -560?
 ANTARMUKA 1
3 AEC
1.3 Batasan Masalah
a. Praktikum yang dilakukan berupa simulasi menggunakan program Diagram
Block di software Quartus II
b. Analisis per rangkaian yang telah disimulasikan pada program Quartus dan
menguploadkannya pada Hardware CIC-560.
1.4 Tujuan
Tujuan Subjektif:
 Sebagai salah satu syarat untuk menyelesaikan program praktikum Antarmuka 1 di
Jurusan Teknik Otomasi Manufaktur dan Mekatronika.
Tujuan Objektif:
 Mahasiwa dapat mensimulasikan gerbang-gerbang logika ke dalam program
diagram block pada software Quartus II.
 Mahasiwa dapat mengobservasi gerbang logika dasar, rangkaian kombinasional,
multiplexer-demultiplexer, encoder-decoder dan rangkaian pencacah.
 Mahasiswa dapat mensimulasikan Funtional diagram gerbang-gerbang logika
dasar, rangkaian kombinasional, multiplexer-demultiplexer, encoder-decoder dan
rangkaian pencacah.
1.5 Sistematika Penulisan
Untuk memudahkan pembahasan, laporan praktikum AMK 1 ini dibagi menjadi beberapa
bab sebagai berikut:
 BAB I: PENDAHULUAN: Membahas latar belakang, rumusan masalah, batasan
masalah, tujuan dan sistematika penulisan.
 BAB II: LANDASAN TEORI: Membahas landasan teori tentang CIC-560,
FPGA, Diagram Block.
 BAB III: PENGGUNAAN SOFTWARE QUARTUS II VERSI 9: install
software, instal driver USB buster, memulai new project, implementasi
 BAB IV: HASIL PRAKTIKUM: Membahas tujuan, peralatan, prosedur
praktikum, program block diagram, implemaentasi pada hardware, serta analisa
dari setiap rangkaian yang ada.
 BAB V: TUGAS: rangkaian pengubah biner keg ray code, rangkaian pengendali
stepper.
 BAB VI: PENUTUP: Memuat tentang kesimpulan laporan.
 ANTARMUKA 1
3 AEC
BAB 2
LANDASAN TEORI

Antarmuka adalah salah satu layanan yang disediakan sistem operasi sebagai sarana
interaksi antara pengguna dengan sistem operasi. Antarmuka merupakan mekanisme
komunikasi antara pengguna dengan sistem dimana pemakai dapat menerima informasi dari
pengguna dan memberikan informasi kepada pengguna untuk membantu mengarahkan alur
penelusuran masalah sampai ditemukan suatu solusi.
2.1 CIC-560 Advanced FPGA Development System

CIC-560 adalah training system yang didasarkan pada teknologi digital terbaru dan bahan
pengajaran eksperimental EDA (Elektronik Desain Otomatis). Sistem ini terdiri dari chip FPGA
dengan elemen logika yang lebih tinggi dan sejumlah besar pin. Sistem CIC-560 dilengkapi
dengan modul analog ADC/DAC, keyboard, layar LCD, PS2, VGA, UART, antarmuka SCI,
LED, tampilan 8segment 7-digit, motor DC dan motor stepper.
Keuntungan dari CIC-560:
1. Berbagai cakupan implementasi
2. Memiliki desain antarmuka yang bagus untuk menguasai keterampilan tangan dan
inovasi.
3. Penggunaan kombinasi modul analog / digital yang dapat digunakan untuk
menangani desain sinyal campuran.
4. Koneksi fleksibel yang menyediakan berbagai ekspansi I / O
5. Antarmuka sub-modul standar.
 ANTARMUKA 1
3 AEC
 Hardware overview CIC-560

 Experimen Flow
 ANTARMUKA 1
3 AEC
2.2 FPGA (Field Programmable Gate Array)
Field Programmable Gate Array (FPGA) merupakan sebuah IC digital yang sering
digunakan untuk mengimplementasikan rangkaian digital. Bila dilihat dari segi namanya, Field
Programmable dapat diartikan bahwa FPGA ini bersifat dapat dirancang sesuai dengan
keinginan dan kebutuhan user/pemakai tanpa melalui tahap “burn” di laboratoruim atau di
“hardwire” oleh pabrik piranti. Sedangkan Gate Array artinya bahwa FPGA ini terdiri atas
gerbang-gerbang digital dimana interkoneksi masing-masing gerbang tersebut dapat
dikonfigurasikan antara satu sama lainnya.
Program tersebut nantinya akan dibuat oleh user menggunakan software yang ada untuk
kemudian disimulasikan. Setelah simulasi berjalan lancar dan berhasil, program tersebut siap
untuk didownload ke dalam FPGA, mudah, efisien dan sederhana. Jika program tersebut gagal
untuk disimulasikan, maka user/pemakai hanya perlu menyusun ulang program dalam
komputer sesuai yang dibutuhkan dan ketika siap, download lagi program tersebut ke FPGA,
begitu untuk seterusnya.
2.2.1 Cara Kerja FPGA
FPGA (Field Programmable Gate Array) merupakan sebuah IC digital sering digunakan
untuk implementasi rangkaian digital. IC digital ini pada umumnya terdiri atas 3 bagian yaitu
configure logic blocks (CLB), I/O Blocks, dan Programmable Interconnect. Baik FPGA
buatan Xilinx maupun Altera memiliki 3 bagian seperti yang disebutkan di atas.

Sebuah FPGA tersusun dari sebuah bagian yang bernama “logic-cell” (Logic Blocks),
yang kemudian pada perkembangannya saling terhubung satu sama lain. Kumpulan-kumpulan
dari logic cell ini berjumlah ratusan bahkan ribuan dan membentuk sauatu fungsi yang
kompleks. Sebuah logic cell pada dasarnya terdiri atas sebuah lookup table (LUT), D flip-flop,
dan sebuah multiplekser 2 ke 1.
 ANTARMUKA 1
3 AEC
Hal-hal yang bisa digunakan dengan FPGA:
 Bisa mengisi-ulang (memprogram-ulang) FPGA sebanyak yang Anda inginkatidak
terbatas - dengan berbagai macam fungsi logik yang Anda inginkan.
 Jika melakukan kesalahan pada rancangan, cukup perbaiki kesalahan tersebut,
lakukan kompilasi ulang kemudian unduh (download) lagi.
 Rancangan bisa bekerja lebih cepat dibandingkan dengan rancangan yang dibuat
dengan komponen-komponen biasa, karena, dengan FPGA, hampir semua rangkaian
terimplementasi di dalam chip.
2.3 Diagram Block (Schematic)
Suatu rancangan rangkaian dapat diwujudkan ke dalam FPGA dengan cara menggambar
skema rangkaian tersebut. Penggambaran skema rangkaian gambar tersebut dapat dilakukan
pada perangkat lunak (software) yang biasanya disertakan dalam setiap pembelian FPGA.
Misalnya software Quartus dan Max+Plus untuk FPGA milik Altera. Sedangkan FPGA buatan
Xilinx dengan perangkat lunaknya yakni ISE WebPack. Selanjutnya, skema rangkaian
digambar dengan cara membuat tiap komponen serta jalur-jalur yang menghubungkan
komponen-komponen tersebut menjadi satu kesatuan. Hingga akhirnya tercipta gambar skema
rangkaian yang utuh. Skema desain schematic merupakan seperangkat sistem yang
memungkinkan Anda untuk menangkap struktur desain baik sebagai deskripsi datar atau
hirarkis seperangkat komponen, dan konektivitas antara komponen-komponen yang ada.
 ANTARMUKA 1
3 AEC
BAB 3
PENGGUNAAN SOFTWARE QUARTUS II VERSI 9

3.1 Install Quartus II versi 9

 Buka file untuk instalasi Quartus II, klik Install Quartus and Related Software.

 Klik Next, dan centang Quartus II. Kemudian klik Next.

 ANTARMUKA 1
3 AEC
 Pilih I accept the terms of the license. Klik Next.

 Masukan informasi seperti nama dan nama perusahaan. Lalu klik Next.

 Seharusnya penempatan file instalasi sudah terdeteksi otomatis dan terpampang pada
jendela instalasi di komputer anda seperti gambar di bawah ini. Setelah itu klik Next.
 ANTARMUKA 1
3 AEC
 Pilih Complete untuk install semua fitur pada program dan pilih [Next] seperti
gambar di bawah ini.

 Gambar di bawah ini bertujuan untuk memastikan pengaturan yang telah dilewati
sebelumnya.

 Gambar di bawah ini menandakan bahwa instalasi sedang dalam proses.

 Ketika selesai, instalasi akan memunculkan pilihan apakah program Quartus II akan
ditempatkan pada desktop atau tidak seperti gambar di bawah ini. Pilih Yes untuk
menempatakan program pada desktop anda.
 ANTARMUKA 1
3 AEC
 Jendela Quartus Talkback akan meminta anda untuk mengizinkan untuk
mengaktifkan fitur Talkback. Periksa “Turn on the Quartus II software Talkback
feature” untuk membuat komunikasi saluran antara CIC-560 dan software Quartus
II. Klik OK seperti gambar di bawah ini.

 Terakhir, klik Finish untuk menyelesaikan instalasi seperti gambar di bawah ini.

3.2 Install USB Blaster untuk windows 10

 Sambungkan USB Blaster ke PC anda.
 Setelah menyambungkan USB Blaster ke PC anda, buka aplikasi “Device Manager”,
dengan cara tekan Windows + X, lalu pilih “Device Manager”. Atau buka “Control
Panel” dan ketik pada kolom pencarian “Device Manager”.
 Pada jendela “Device Manager”, cari driver yang memiliki tanda seru dan memiliki
nama USB-Blaster, klik kanan dan pilih “Update Driver”.
 ANTARMUKA 1
3 AEC

 Lalu akan muncul jendela “Update Driver”, pilih “Browse my computer for driver
software”.

 Cari tempat anda menyimpan folder instalasi driver USB Blaster. Pilih folder
tersebut, lalu tekan Next.
 ANTARMUKA 1
3 AEC
 Tunggu hingga proses instalasi selesai, jika terdapat “Warning”, pilih “Install this
driver software anyway”.

 Ketika sudah selesai, maka hasil akan tampak seperti pada gambar dibawah.

3.3 Memulai new project

 Buka Quartus II versi 9 dilaptop anda. Setelah terbuka lalu tekan “Create a new
project”.
 ANTARMUKA 1
3 AEC
 Klik “Next” pada New project Wizard.

 Pilih directory sebagai tempat penyimpanan project yang akan dibuat dan beri nama
project, lalu klik “Next”.

 Klik “Next” pada tampilan windows ini.

 ANTARMUKA 1
3 AEC
 Akan muncul tampilan seperti pada gambar di bawah ini.

 Pilih “Cyclone” pada Device family.

 Pada tab “Show in Avaliable device list” pilih Package “PQPP”, Pin count “240” dan
Speed grade “8” dan akan muncul pilihan pada tab “Avaliable devices”. Pilih
“EP4CE115F29C8” pada tab “Available devices”, lalu klik “Next”.

 Klik “Next” pada windows ini.

 ANTARMUKA 1
3 AEC
 Klik “Finish” pada windows ini.

 Ini adalah tampilan awal dari aplikasi Quartus, untuk membuat file baru maka
tekan menu “File” lalu tekan “New”.

 Pilih “Block diagram/schematic”, lalu klik “OK”.

 ANTARMUKA 1
3 AEC
 Setelah itu akan muncul tampilan skematik seperti ini, pada sisi sebelah kiri tampilan
terdapat tab symbol, klik tab tersebut.

 Tekan tombol “+” pada folder lalu pilih folder dengan nama logic dan pilih “and12”
sebagai contoh, setelah memilih tekan “OK” pada menu tab agar logic yang dipilih
dapat di simpan dalam tab skematik.

 Untuk contoh yang sudah jadi dapat dilihat seperti gambar di bawah.

 Kemudian Compile program yang sudah dibuat, sebelum meng-compile biasanya

quartus akan meminta untuk menyimpan program yang sudah dibuat.

Compile
 ANTARMUKA 1
3 AEC
 Jika Compile success, akan seperti pada gambar di bawah.

 Untuk membuat Waveform, klik File  New  pilih University Program VWF.

 Pada bagian kolom Name, klik kanan dan pilih Insert Node or Bus. Kemudian klik
Node Finder.
 ANTARMUKA 1
3 AEC
 Untuk memunculkan pin input dan output pada Waveform, klik List dan pindahkan
pin yang ada ke kolom kanan.

 Untuk mengatur clock, klik Overwrite Clock.

 Isi periode sesuai dengan nilai yang diinginkan.

 Klik Run Functional Simulation, kemudian hasilnya akan ditampilkan pada window
baru.
 ANTARMUKA 1
3 AEC
3.4 Implementasi
 Buka Assignment editor, kemudian deklarasikan pin yang akan digunakan.

 Kemudian pilih [tools/programmer] di menu bar untuk membuka programmer

window. Tekan [Hardware setup] untuk memilih programming interface menjadi
“USB-Blaseter”. Karena kita akan mengunduh program ke ROM berdasarkan
konfigurasi, pastikan bahwa:
a. File berformat POF (Programmer Object File)
b. Perangkat konfigurasi yang di download adalah EPC2
c. Kotak [Program/Configure] sudah dicentang
Jika program dan perangkat tidak sesuai dengan syarat diatas, double click nama
file/device dan koreksi.

 Tekan [Start] untuk memulai program. Setelah selesai, matikan CIC-560 dan
nyalakan kembali. Program disimpan di EPC2 akan dimuat ke FPGA secara
otomatis. Hasil dari project akan dimunculkan di panel CIC-560
 ANTARMUKA 1
3 AEC
BAB 4
HASIL PRAKTIKUM BLOK DIAGRAM FPGA
KOMBINASIONAL

I.4 Gerbang- Gerbang Logika

 Tujuan:
a. Mengobservasi gerbang-gerbang Logika Dasar.
b. Mensimulasikan timing diagram gerbang logika.
 Peralatan:
a. Perangkat Lunak Quartus II versi 9
b. Kit FPGA
 Prosedur Praktikum:
a. Buat blok diagram gerbang logika gambar latihan dibawah pada Quartus
II versi 9.
b. Lakukan Kompilasi.
c. Lakukan simulasi timing diagram.
 Gambar Latihan

 Diagram Block
 ANTARMUKA 1
3 AEC
 Functional Diagram

 Implementasi pada Altera Board

Output

Input

 Analisa

Pada Praktikum 1 ini kita telah mengobservasi gerbang-gerbang logika dasar dan
mensimulasikannya menjadi functional diagram dengan block diagram. Mode diagram yang
kita pilih yaitu functional simulation mode, karena pada functional simulation mode ini tidak
terdapat delay dan langsung kepada output fungsi gerbang logika sedangkan timing simulation
mode memperhitungkan delay time suatu rangkaian pada beberapa saat.
 ANTARMUKA 1
3 AEC
Gerbang logika atau sering juga disebut gerbang logika Boolean merupakan sebuah
sistem pemrosesan dasar yang dapat memproses input-input yang berupa bilangan biner
menjadi sebuah output yang berkondisi yang akhirnya digunakan untuk proses selanjutnya.
Berdasarkan gambar latihan diatas terdapat 6 gerbang logika dasar yang akan disimulasikan
pada software Quartus ini dan di upload pada kit FPGA CIC -560 diantaranya AND, OR,
NAND, NOR, XOR dan XNOR. Semua gerbang tersebut menggunakan 2 input yang sama
yaitu A & B.
Untuk pemograman dengan rancangan rangkaian skematik (diagram block) kita hanya
memasukkan symbol-symbol, yang ada pada jendela quatus sesuai dengan gambar latihan yang
disediakan. Berdasarkan hasil functional diagram diatas dapat disimpulkan bahwa hasil yang
diperoleh sesuai dengan karakteristik masing masing gerbang logika (sesuai dengan tabel
kebenaran gerbang-gerbang logika) seperti dibawah ini:
A B AND OR NAND NOR XOR XNOR
0 0 0 0 1 1 0 1
0 1 0 1 1 0 1 0
1 0 0 1 1 0 1 0
1 1 1 1 0 0 0 1

Pada percobaan hardware diatas penulis mencoba memberikan input A=0 dan B=1
sehingga bisa dilihat pada gambar diatas output lampu yang menyala sama seperti table yang
diatas juga.

I.5 Rangkaian Kombinasional

 Tujuan
a. Mengobservasi Rangkaian Kombinasional
b. Mensimulasikan timing diagram Rangkaian Kombinasional.
 Peralatan
a. Perangkat Lunak Quartus II versi 9
b. Kit FPGA
 Prosedur Praktikum
a. Buat blok diagram Rangkaian Kombinasional gambar latihan dibawah pada
Quartus II versi 9.
b. Lakukan kompilasi dan lakukan simulasi timing diagram.
 ANTARMUKA 1
3 AEC
 Gambar Latihan

 Program Diagram Block

a. Diagram Blok 2A

b. Diagram Block 2B
 ANTARMUKA 1
3 AEC
c. Diagram Block 2C

 Functional Diagram
a. Diagram 2A

b. Diagram 2B

c. Diagram 2C
 ANTARMUKA 1
3 AEC
 Implementasi pada Altera Board
 ANTARMUKA 1
3 AEC
 Analisa

Praktikum ke 2 ini terdiri dari 3 jenis rangkaian kombinasional. Rangkaian kombinasional

merupakan rangkaian yang outputnya hanya tergantung pada input ”pada saat itu”. Pada
prinsipnya, rangkaian kombinasional merupakan penerapan dan penerjemah langsung dari
aljabar boole, yang biasanya dinyatakan sebagai fungsi logika. Operator logika yang digunakan
dalam aljabar boole adalah inversi/negasi (NOT), perkalian logika (AND), penambahan logika
(OR).
Setelah mengobservasi rangkaian diatas, rangkaian kombinasional pertama ini terdiri dari
3 input yang menghasilkan 1 keluaran. Hasil diagram function diatas menunjukkan hasil yang
sama dengan tabel kebenaran seperti dibawah ini:
A B C Z
0 0 0 1
0 0 1 0
0 1 0 1
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 1

Rangkaian kombinasional ke 2 terdiri dari 4 input yang berbeda yang dikombinasikan

dengan gerbang NOT, AND dan hasil output dari X yang merupakan keluaran dari gerbang
OR. Hasil functional diagram diatas menujukkan hasil yang sama dengan tabel logika dibawah
ini:
A B C D X
0 0 0 0 1
0 0 0 1 0
0 0 1 0 1
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
 ANTARMUKA 1
3 AEC
0 1 1 0 0
0 1 1 1 0
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 1
1 1 0 0 1
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0

Rangkaian kombinasional ke 3 ini merupakan bagian dari jenis rangkaian multiplexer

yang memiliki 3 input yaitu A, B, dan S namun selain itu terdapat D1, D2, D3, D4 yang berperan
sebagai input data sehingga rangkaian multiplexer tersebut dapat memilih input untuk dapat
meneruskan sinyal tersebut ke jalur output. Dari Hasil functional diagram diatas dapat
disimpulkan bahwa output akan bernilai 1 jika sinyal S bernilai 0 begitupun sebaliknya jika S
bernilai 1 maka output akan bernilai 0. Hasil tersebut sesuai dengan tabel logika dibawah ini:
S A B U
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 0
Dan pada rangkaian hardware dibuat rangkaian kombinasional, yang mana pada no
2A semua input nyala dan menghasilkan output 1 juga, dan pada 2B dokumentasi yang
ditampilkan yaitu ketika nilai inputan diberi 0 semua maka menghasilkan output bernilai
1, sedangkan pada contoh no 2C yaitu nilai D1 – D4 selalu tetap yaitu bernilai 1 dan yang
diubah adalah nilai S, A, B dan pada dokumentasi diatas adalah output pada saat inputan
S, A, B bernilai 0.
 ANTARMUKA 1
3 AEC
4.3 Multiplexer dan Demultiplexer
 Tujuan
a. Mengobservasi Multiplexer/Demultiplexer
b. Mensimulasikan timing diagram Rangkaian Multiplexer/ Demultiplexer
 Peralatan
a. Perangkat Lunak Quartus II versi 9
b. Kit FPGA
 Prosedur Praktikum
a. Buat blok diagram Rangkaian Multiplexer/Demultiplexer gambar latihan dibawah
pada Quartus II versi
b. Lakukan kompilasi.
c. Lakukan simulasi timing diagram.
 Gambar Latihan

 Program Diagram Block

a. Multiplexer
 ANTARMUKA 1
3 AEC
b. Demultiplexer

 Functional Diagram
a. Multiplexer

b. Demultiplexer

 Implementasi pada Altera Board

 ANTARMUKA 1
3 AEC
 Analisa

Praktikum ke 3 ini terdiri atas rangkaian multiplexer dan demultiplexer dimana kedua
rangkaian tersebut masih menjadi bagian dari rangkaian kombinasional. Rangkaian logika
kombinasional Multiplexer atau disingkat MUX merupakan alat atau komponen elektronika
yang bisa memilih input (masukan) yang akan diteruskan ke bagian output (keluaran).
Pemilihan input mana yang dipilih akan ditentukan oleh signal yang ada di bagian kontrol
(kendali) Select. Sehingga hasil diagram function diatas sesuai dengan tabel logika dibawah ini:
S1 S2 Fa
0 0 A
0 1 B
1 0 C
1 1 D

Bagaimanapun kondisi Select (kendali) akan menghasilkan output 1 dari 4 input data
yang ada. Sehingga dapat disimpulkan dalam multiplexer ini merubah 4 input menjadi 1
keluaran. Berbeda dengan multiplexer, Rangkaian logika kombinasional Demultiplekser
merupakan komponen yang berfungsi kebalikan dari MUX. Pada DEMUX, jumlah
masukannya hanya satu, tetapi bagian keluarannya banyak. Signal pada bagian input ini akan
disalurkan ke bagian output (channel) yang mana tergantung dari kendali pada bagian
SELECTnya. Maka sesuai dengan hasil diagram function diatas tabel logika demultiplexer
yaitu sebagai berikut:
A B F1 F2
0 0 1 0
0 1 0 1
1 0 0 0
1 1 0 0

Pada percobaan hardware pada rangkaian multiplexer diberi inputan S1 dan S2 0

dan sedangkan untuk nilai A, B, C, D selalu 1, maka outputnya akan sama dengan nilai
A. Dan pada rangkaian Duplex inputan A, B yang diberikan bernilai nol dan hasil dari
output F1 dan F2 adalah nol semua. Sehingga dapat disimpulan pada percobaan hardware
nilai outputnya sama seperti table kebenaran diatas.
 ANTARMUKA 1
3 AEC
4.4 Rangkaian Dekoder & Enkoder
 Tujuan
a. Mengobservasi Dekoder/Enkoder
b. Mensimulasikan timing diagram Rangkaian Dekoder/Enkoder
 Peralatan
a. Perangkat Lunak Quartus II versi 9
b. Kit FPGA
 Prosedur Praktikum
a. Buat blok diagram Rangkaian DEKODER/ENKODER gambar latihan
dibawah pada Quartus II versi 9.
b. Lakukan kompilasi.
c. Lakukan simulasi timing diagram.
 Gambar Rangkaian

 Program Diagram Block

a. Rangkaian Encoder
 ANTARMUKA 1
3 AEC
b. Rangkaian Decoder

 Functional Diagram
a. Rangkaian Encoder

b. Rangkaian Decoder

 Implementasi pada Altera Board

 ANTARMUKA 1
3 AEC

 Analisa
Encoder dalam rangkaian digital adalah rangkaian kombinasi gerbang digital yang
memiliki input banyak dalam bentuk line input dan memiliki output sedikit dalam format
bilangan biner. Encoder akan mengkodekan setiap jalur input yang aktif menjadi kode bilangan
biner.
Decoder adalah alat yang di gunakan untuk dapat mengembalikan proses encoding
sehingga kita dapat melihat atau menerima informasi aslinya. Pengertian Decoder juga dapat di
artikan sebagai rangkaian logika yang di tugaskan untuk menerima input input biner dan
mengaktifkan salah satu outputnya sesuai dengan urutan biner tersebut. Kebalikan dari decoder
adalah encoder.
Input yang dimasukkan pada praktikum diatas adalah sesuai dengan tabel kebenaran
encoder dan decoder, ketika simulasikan maka output yang dihasilkan adalah sesuai dengan
tabel kebenarannya juga.
A B E F1 F2 F3 F4
0 0 0 0 0 0 0
0 0 1 1 0 0 0
0 1 0 0 0 0 0
0 1 1 0 1 0 0
1 0 0 0 0 0 0
1 0 1 0 0 1 0
1 1 0 0 0 0 0
1 1 1 0 0 0 1
Dan pada implementasi pada hardware dilakukan semua kemungkinan sesuai dengan
table logika diatas, dan dokumentasi diatas adalah salah satu output dari rangkaian encoder dan
decoder.
 ANTARMUKA 1
3 AEC
4.5 Praktikum 5 - Rangkaian Sekuensial (Pencacah)
 Tujuan
a. Mengobservasi Pencacah
b. Mensimulasikan timing diagram Pencacah.
 Peralatan
a. Perangkat Lunak Quartus II versi 9
b. Kit FPGA
 Prosedur Praktikum
a. Buat blok diagram Pencacah gambar latihan dibawah pada Quartus II versi 9.
b. Lakukan kompilasi.
c. Lakukan simulasi timing diagram.
 Gambar

 Program Block Diagram

 ANTARMUKA 1
3 AEC
 Functional Diagram

 Analisa
Flip-flop JK mempunyai masukan “J” dan “K”. FF ini “dipicu” oleh suatu pinggiran pulsa
clock positif atau negatif. FF JK merupakan rangkaian dasar untuk menyusun sebuah pencacah.
FF JK dibangun dari rangkaian dasar FF SR dengan menambahkan dua gerbang AND pada
masukan R dan S serta dilengkapi dengan rangkaian diferensiator pembentuk denyut pulsa
clock. JK Flip-flop merupakan rangkaian flip-flop yang dibangun untuk megantisipasi keadaan
terlarang pada flip-flop S-R. Dalam prakteknya, ada kalanya perlu merealisasikan flip-flop
tertentu daripada flip-flop yang tersedia, misalnya flipflop yang dibutuhkan tidak tersedia atau
dari serpih (chip) flip-flop yang digunakan masih ada sisa flip-flop dari jenis lain yang belum
termanfaatkan. Sebagaimana diuraikan di depan, flip-flop D dapat dibangun dari flip-flop JK
dengan memberikan komplemen J sebagai masukan bagi K. Flip-flop D yang disusun dari flip-
flop JK.
Rangkaian pencacah ini merupakan rangkaian yang akan menghitung dengan
menampilkan bilangan biner 4 bit secara count up ataupu countdown. Pada saat memprogram
menggunakan blok diagram rangkaian 1 akan berfungsi sebagai count down. Sedangkan pada
rangkaian 2 JKFF akan berfungsi sebagai count up 4bit dengan penambahan gerbang logika
NAND dan outputnya dihubungkan ke pin CLR. Ketika pada biner ke 10 (1010), maka output
dari NAND akan berlogika 0 dan menyebabkan counter akan berhenti dihitungan tersebut.
 ANTARMUKA 1
3 AEC
4.6 Latihan Praktikum 5
 Rangkaian counter 4bit

Analisa:
Sebelum perhitungan dimulai, keempat output DCBA 0000 dengan jalan dibuat Clear
dalam kondisi 0 walaupun sesaat. Pada saat pulsa pertama datang dan bergerak dari 1 ke 0 maka
output A akan berubah dari 0 menjadi 1. Output B akan tetap 0 karena signal yang masuk pada
Flip-Flop "B" berubah dari 0 menjadi 1 Flip-Flop C dan C output-nya juga tidak berubah karena
belum ada perubahan pada bagian output-nya. dalam keadaan inii, kondisi output DCBA =
0001. Jadi sesudah pulsa yang pertama pada output counter akan terbentuk angka 0001 dan
pada saat pulsa kedua datang dan bergerak dari 1 menjadi 0, maka output A akan berubah dari
menjadi 0. Perubahan ini akan diteruskan ke Flip-Flop "B". Akibatnya karena input Flip-Flop
"B" berubah dari 0 ke 1, maka output B akan berubah dari 0 ke 1. Output Flip-Flop C dan D
belum berubah karen belum ada perubahan pada bagian output-nya. Setelah pulsa kedua datang,
maka keempat output DCBA akan menunjukkan DCBA = 0010, selanjutnya apabila pulsa
ketiga datang output DCBA = 0011. Begitulah seterusnya sampai pulsa ke 15 datang maka
keempat output-nya DCBA = 1111 dan pada saat pulsa ke 16 datang, maka seluruh output-nya
DCBA akan kembali menjadi. Namun pada gambar timing diatas tidak semua perubahan nilai
DCBA terlampirkan, karna yang tertangkap layar hanya seukuran laptop saja, dan harus digeser
kekanan untuk melihat DCBA=1111.
 ANTARMUKA 1
3 AEC
 Rangkaian counter mundur dari 14 hingga nol

Analisa:
Untuk counter dari 14 sampai dengan nol, sama dengan dengan counter 4 bit, bedanya
hitungnanya dimulai dari 14 dan dibuat hitungan mundur.
 Rangkaian counter 8bit

Analisa:
Counter 8bit memiliki prinsip kerja yang smaa dengan counter 4 bit, perbedaannya hanya
terdapat dari jumlah bitnya saja. Sebelum perhitungan dimulai, kedelapan output HGFEDCBA
00000000 dengan jalan dibuat Clear dalam kondisi 0 walaupun sesaat. Pada saat pulsa pertama
datang dan bergerak dari 1 ke 0 maka output A akan berubah dari 0 menjadi 1, begitu seterusnya
sampai HGFEDCBA= 11111111
ANTARMUKA 1
3 AEC
 ANTARMUKA 1
3 AEC
BAB 5
TUGAS

5.1 Tugas 1 Rangkaian Pengubah biner ke Gray Code

Analisa:
Kode abu-abu merupakan bentuk biner yang menggunakan metode yang berbeda
dari penambahan satu nomor berikutnya. Dengan kode abu-abu, hanya ada satu
perubahan posisi dari satu posisi ke posisi lain. Konversi dari Biner ke kode Gray dapat
dilakukan dengan cara menambahkan angka paling depan ke belakang.
5.2 Tugas 2 rangkaian pengendali motor stepper
 ANTARMUKA 1
3 AEC

Analisa:
Rangkain pengendali stepper ini berfungsi untuk menghasilkan empat pulsa yang
berurutan yang dapat diganti urutannya dengan menggunakan logika tertentu pada rangkaian.
Dimana arah putaran motor dapat diatur. Jika diterapkan logika 0, maka motor akan berputar
terbalik dengan arah jarum jam (counter clock wise) sedangkan jika diterapkan logika 1, maka
motor akan berputar dengan arah sesuai dengan ajah jarum jam (searah jarum jam). Gambar di
atas adalah contoh bentuk pulsa keluaran yang menggerakkan motor stepper pada Arah sesuai
dengan jarum jam (searah jarum jam).
 ANTARMUKA 1
3 AEC
BAB 6
PENUTUP

6.1 Kesimpulan
Kesimpulan yang dapat diambil dari praktikum AMK 1 ini yaitu sebagai berikut:
 Quartus II adalah software yang digunakan untuk membuat program yang digunakan
untuk simulasi dan menghubungkan perangkat yang terdapat dalam hardware CIC-
560. Pada Quartus, metode yang digunakan pada praktikum kali ini adalah Block
Diagram
 Pada block diagram, pengguna cukup memasukan input, output, dan gerbang logika
yang akan digunakan. Gerbang logika pada block diagram disediakan berupa simbol.