Field Effect Transistor (FET)

Struktur fisik
 Pendahuluan
• Transistor Bipolar Junction Transistor (BJT)
bergantung kepada dua tipe muatan yaitu
hole dan elektron
• BJT: arus basis mengendalikan arus kolektor
• Untuk aplikasi linear, BJT lebih dipilih
• FET: menggunakan satu tipe muatan, elektro
atau hole, disebut dengan unipolar
 Pendahuluan(1)
• FET memiliki mayoritas carrier, tidak ada
minoritas carrier
• Beberapa aplikasi linear, FET lebih baik, karena
impedansi masukan yang besar dan sifat
lainnya
• FET digunakan dalam aplikasi switching
• Ada dua jenis unipolar: Juction-FET (JFET) dan
Metal Oxide Semiconductor-FET (MOSFET)
 Ide awal JFET
• (a) Potongan semikonduktor
tipe-N dengan ujung bawah
“Source” dan ujung atas “Drain”
• (b) Untuk membentuk JFET,
maka didifusi dua area tipe-P di
atas tipe-N
• Kedua are tipe-P terhubung
secara internal dihubungkan
dengan konektor “Gate”
 Field Effect
• Drain dihubungkan dengan
terminal positif, sedangkan Gate
dihubungkan dengan terminal
negatif
• Field Effect adalah depletion
layer yang terbentuk di sekitar
region P
• Elektron didifusikan dari N ke P
 Field Effect(1)
• Sehingga terjadi recombinasi
antar elektron dan hole, sehingga
terbentuk depletion layer di
pinggir area P
• Gate P dan Source N membentuk
dioda gate-source
• JFET: diode gate-source selalu
dibias mundur, sehingga arus 𝐼𝐺
mendekati nol
• Karenanya memiliki impedansi
masukan yang besar atau tak
berhingga
 Field Effect(2)
• JFET memiliki resistansi masukan dalam
ratusan megaohm
• Kelebihan JFET dibandingkan JFET: impedansi
masukan yang besar
• Salah satu aplikasi JFET adalah source
follower, rangkaian seperti emitter follower,
dimana impedansi yang besar untuk frekuensi
yang rendah
 Tegangan Gate
mengendalikan arus Drain
• Elektron mengalir dari S ke D
melalui saluran (channel) di
antara depletion region P
• Semakin negatif tegangan gate,
maka arus mengalir antar S dan
D semakin kecil
• JFET: voltage controlled device,
tegangan input mengendalikan
arus output
 Tegangan Gate
mengendalikan arus Drain
• Tegangan gate-source 𝑉𝐺𝑆
menentukan besar arus yang
mangalir antar S dan D.
• Arus JFET mengalir maksimum
ketika 𝑉𝐺𝑆 = 0
• JFET disebut normally ON
• Ketika 𝑉𝐺𝑆 makin negatif, maka
lapisan depletion bersentuhan,
maka arus drain adalah cut-off.
 Simbol Schematic
• (a) JFET dengan n-channel, arah panah ke
dalam
• (b) JFET dengan n-channel dengan offset-gate
• (c) JFET dengan p-channel, arah panah keluar,
reverse gate voltage dengan tegangan positif
 Contoh 1
• Tentukan besar resistansi masukan dari JFET
2N5486 dengan arus 1 nA ketika tegangan
gate 20 V !
• Penyelesaian: Hukum Ohm
𝑉 20 𝑉
𝑅𝑖𝑛 = = = 20 × 109 = 20,000 𝑀Ω
𝐼 1 𝑛𝐴
• Berapa resistansi masukan jika arus 2 nA??
 Kurva Drain
• Tegangan 𝑉𝐺𝑆 = 𝑉𝐺𝐺
• Tegangan 𝑉𝐷𝑆 = 𝑉𝐷𝐷
• Jika 𝑉𝐺𝑆 di-short, maka arus drain maksimum
(𝑉𝐺𝑆 = 0)  Gambar (b) .
 Kurva Drain(1)
• Grafik arus drain 𝐼𝐷 terhadap
tegangan drain-source 𝑉𝐷𝑆
• Arus drain meningkat dan
konstan setelah tegangan 𝑉𝑃
• Ketika 𝑉𝐷𝑆 meningkat, layer depletion semakin
lebar
• Ketika 𝑉𝐷𝑆 = 𝑉𝑃, maka terjadi pinch-off atau
mencegah peningkatan arus, sehingga arus
dibatasi menjadi 𝐼𝐷𝑆𝑆
 Kurva Drain(2)
• Daerah aktif JFET di antara 𝑉𝑃 dan 𝑉𝐷𝑆𝑚𝑎𝑥
• Tegangan 𝑉𝑃 : Tegangan pinch-off
• Tegangan breakdown: tegangan di atas 𝑉𝐷𝑆𝑚𝑎𝑥
• Antara pinch-off dan breakdown JFET seperti
sumber arus dengan arus 𝐼𝐷𝑆𝑆 (𝑉𝐺𝑆 = 0)
 Daerah ohmic
• Ohmic region: daerah di bawah
tegangan pinch-off 𝑉𝑃
• Operasi daerah ohmic, JFET
memiliki resistansi ohmic
(𝑅𝐷𝑆):
𝑉𝑃
𝑅𝐷𝑆 =
𝐼𝐷𝑆𝑆
• Jika 𝑉𝑃 = 4 Volt, 𝐼𝐷𝑆𝑆 = 10 mA,
maka 𝑅𝐷𝑆 = 400Ω
 Tegangan Cut-off Gate
• Arus 𝐼𝐷𝑆𝑆 = 10𝑚𝐴, tegangan 𝑉𝑃 = 4𝑉,
tegangan breakdown 30V, ketika 𝑉𝐺𝑆 = 0
• Semakin negatif 𝑉𝐺𝑆, maka arus drain semakin
kecil
 Tegangan Cut-off Gate(1)
• Tegangan cut-ff gate-source 𝑉𝐺𝑆(𝑜𝑓𝑓) :
tegangan yang menyebabkan arus drain
mendekati nol
• Tegangan 𝑉𝐺𝑆(𝑜𝑓𝑓) = −4 V, dimana 𝑉𝑃 = 4𝑉
• Maka
𝑉𝐺𝑆(𝑜𝑓𝑓) = −𝑉𝑃
 Contoh 2
• Tentukan ohmic resistance dan tegangan gate-
source cutoff dari JFET MPF4857 dengan
tegangan VP=6 V dan IDSS=100 mA!
• Penyelesaian:
𝑉𝑃 6
𝑅𝐷𝑆 = = = 60Ω
𝐼𝐷𝑆𝑆 100
𝑉𝐺𝑆 = −𝑉𝑃 = −6 𝑉
 Kurva Transkonduktansi
• Kurva Transkonduktansi JFET: grafik ID
terhadap VGS
• Kurva non linear karena arus meningkat
drastis ketika VGS mendekati nol
 Kurva Transkonduktansi(1)
• Persamaan dari kurva transkonduktansi:
2
𝑉𝐺𝑆
𝐼𝐷 = 𝐼𝐷𝑆𝑆 1 −
𝑉𝐺𝑆(𝑜𝑓𝑓)
 Kurva Transkonduktansi(2)
• Kurva transkonduktansi
yang dinormalisasi
𝑉𝐺𝑆 1
• Jika = , maka
𝑉𝐺𝑆(𝑜𝑓𝑓) 2
𝐼𝐷 1
=
𝐼𝐷𝑆𝑆 4
• Ketika setengah
tegangan cutoff, maka
arus drain adalah ¼ arus
maksimum
 Contoh 3
• JFET 2N5668 memiliki VGS(off)=-4V, dan IDSS= 5 mA.
Tentukan tegangan gate dan arus drain pada saat
titik setengah cut-off !

• Penyelesaian
Tegangan gate ketika setengah cut-off:
𝑉𝐺𝑆 = −2𝑉
Arus drain
1 1
𝐼𝐷 = 𝐼𝐷𝑆𝑆 = 5 = 1,25 𝑚𝐴
4 4