Digita
MODUL II RANGKAIAN
LOGIKA DASAR
2.1 Tujuan
• Mengenal rangkaian-rangkaian logika
• Mengenal karakteristik dan symbol dari gerbang-gerbang logika
• Mengetahui tabel kebenaran dari gerbang dan rangkaian logika
Gambar 1-1
Rangkaian AND RDL
Gambar 1-2
Rangkaian OR RDL
2. Lakukan percobaan sesuai kombinasi logika yang ada pada tabel 2-2.
Isikan hasil outputnya pada tabel 2-2.
3. Gambarkan diagram waktunya sesuai dengan hasil percobaan
Gambar 1-3
Rangkaian NOT RTL
2. Nyalakan power mudol dan output dari rangkaian yang ditampilkan
pada lampu L1 sesuai dengan masukkan dari saklar SW1. Catat
hasilnya pada tabel 2-3.
3. Matikan power modul dan buatlah diagram waktunya
Gambar 1-4
Rangkaian NOR RTL
2. Nyalakan power mudol dan output dari rangkaian yang ditampilkan pada lampu
L1 sesuai dengan masukkan dari saklar SW1 dan SW2. Catat hasilnya pada
tabel 2-4.
3. Matikan power modul dan buatlah diagram waktunya.
Gambar 1-5
Rangkaian Percobaan Gerbang NOT
Gambar 1-6
Rangkaian Percobaan Gerbang AND
Gambar 1-7
Rangkaian Percobaan Gerbang OR
(……………………….)
Percobaan 2.2.1
Tabel 1-1.
Hasil Percobaan AND – RDL
INPUT OUTPUT
SW1 SW2 L1
0 0
0 1
1 0
1 1
Grafik 1-1.
Diagram waktu Percobaan AND – RDL
Gambar 1-1.
Gerbang logika AND - RDL
Percobaan 2.2.2
Tabel 1-2.
Hasil Percobaan OR – RDL
INPUT OUTPUT
SW1 SW2 L1
0 0
0 1
1 0
1 1
Grafik 1-2.
Diagram waktu Percobaan OR - RDL
Gambar 1-2.
Gerbang logika OR - RD
Percobaan 2.2.3
Tabel 1-3.
Hasil Percobaan NOT –RTL
INPUT OUTPUT
SW1 L1
0
1
Grafik 1-3.
Diagram waktu Percobaan NOT- RTL
Gambar 1-3.
Gerbang Logika NOT - RTL
Percobaan 2.2.4
Tabel-4.
Hasil Percobaan NOR –RTL
INPUT OUTPUT
SW1 SW2 L1
0 0
0 1
1 0
1 1
Grafik 1-4.
Diagram waktu Percobaan NOR –RTL
Gambar 1-4.
Gerbang Logika NOR - RT
Percobaan 2.2.5
Tabel-5.
Hasil Percobaan NOT
INPUT OUTPUT
SW1 L1
0
1
GRAFIK 1-5
Diagram Waktu Percobaan NOT
Gambar 1-5.
Gerbang Logika NOT
Percobaan 2.2.6
Tabel 1-6.
Hasil Percobaan AND
INPUT OUTPUT
SW1 SW2 L1
0 0
0 1
1 0
1 1
Grafik 1-6
Diagram Waktu Percobaan AND
Gambar 1-6.
Gerbang logika AND
Percobaan 2.2.7
Tabel 1-7.
Hasil Percobaan OR –RTL
INPUT OUTPUT
SW1 SW2 L1
0 0
0 1
1 0
1 1
Grafik 1-7.
Diagram waktu Percobaan OR -RTL
Gambar 1-7.
Gerbang logika OR
1.5 Kesimpulan