CRITICAL JOURNAL REVIEW

“KONSEP KINERJA CACHE MEMORY”

Disusun Guna Memenuhi Tugas Mata Kuliah Arsitektur Komputer

DOSEN TIM PENGAMPU:

Dr. AMIRHUD DALIMUNTHE, S. T., M. Kom.
ROSMA SIREGAR, S. Kom., M. Kom.

Disusun Oleh :

Kelompok 3

1. MUHAMMAD BAHRUL ILMI ( 5233151001 )

2. FITRI ZALITA DALIMUNTHE ( 5231151009 )
3. NISA SAFITRI ( 5231151010 )
4. SORAYA ROZI ( 5233151002 )
5. LABAN SAM ( 5235051001 )

KELAS PTIK A 23

PRODI PENDIDIKAN TEKNOLOGI INFORMATIKA DAN KOMPUTER

FAKULTAS TEKNIK
UNIVERSITAS NEGERI MEDAN
2023
 KATA PENGANTAR

Puji syukur senantiasa kita panjatkan ke hadirat Tuhan YME, yang berkuasa
atas seluruh alam semesta, karena berkat rahmat, taufik, serta hidayah-Nya
jugalah maka Critical Journal Review (CJR) mata kuliah Arsitektur Komputer
dapat diselesaikan dengan tepat waktu. Dan, kami mengucapkan terima kasih
kepada Bapak Dr. Amirhud Dalimunthe, S. T., M. Kom. dan Ibu Rosma Siregar,
M. Kom., yang telah memberikan tugas CJR ini kepada penulis.

Kami menyadari bahwa dalam penyusunan tugas CJR ini tidak terlepas dari
kesalahan dan sangat jauh dari sempurna. Oleh sebab itu, kami sangat
mengharapkan kritik dan saran yang sifatnya membangun demi sempurnanya
laporan ini.

Kami berharap semoga laporan ini dapat digunakan sebagaimana mestinya

dan bisa memberikan manfaat bagi kita semua. Semoga Tuhan yang maha Esa
mencurahkan rahmat dan karunia-Nya kepada kita semua.

Medan, November 2023

Penyusun

Kelompok 1

i
 DAFTAR ISI

KATA PENGANTAR.........................................................................................i
DAFTAR ISI........................................................................................................ii
IDENTITAS JOURNAL.....................................................................................1
A. Journal Utama.........................................................................................1
B. Journal Pembanding................................................................................1
BAB I PENDAHULUAN...................................................................................2
A. Rasionalisasi Pentingnya CJR.................................................................2
B. Tujuan Penulisan CJR.............................................................................2
C. Manfaat CJR............................................................................................2
BAB II PEMBAHASAN.....................................................................................3
A. Ringkasan Journal Utama........................................................................3
B. Ringkasan Journal Pembanding..............................................................7
BAB III ANALISIS & ISI JOURNAL..............................................................10
A. Analisis Isi Journal Utama......................................................................10
B. Analisis Isi Journal Pembanding.............................................................11
BAB IV PENUTUP..............................................................................................12
A. Kesimpulan..............................................................................................12
B. Saran........................................................................................................12
DAFTAR PUSTAKA..........................................................................................13

ii
 Identitas Jurnal

A. Journal Utama
 Judul Artikel : Evaluasi Pengaruh Fungsi Pemetaan Terhadap
Kinerja Dan Konsumsi Daya Cache Memory
 Nama Jurnal : Jurnal Ilmiah Teknologi Informasi Terapan
 Edisi Terbit : Volume IV, No. 1, 15 Desember 2017
 Halaman : 18 – 24
 Pengarang : Tati Erlina, Rahmi Eka Putri
 Penerbit : Universitas Widiatama
 Kota Terbit : Bandung, Jawa Barat
 Nomor ISSN : 2407 - 3911
 Reviewer : Kelompok 3
 Tanggal Review : 28 Oktober 2023

B. Journal Pembanding
 Judul Artikel : Bridging Cache Memory, Konsep Kinerja
Peningkatan Multiprosesor
 Nama Jurnal : Seminar Nasional Inovasi dan Tren (SNIT)
 Edisi Terbit : Volume I, No. 1, 2014
 Halaman : 248 – 252
 Pengarang : Fredy Susanto, Teguh Avianto Nugroho
 Penerbit : STMIK Raharja
 Kota Terbit : Bekasi, Jawa Barat
 Nomor ISSN : 215-603-2
 Reviewer : Kelompok 3
 Tanggal Review : 28 Oktober 2023

1
 BAB I
PENDAHULUAN

A. Rasionalisasi Pentingnya CJR

Kritik jurnal adalah analisa terhadap suatu jurnal untuk mengamati atau
menilai baik buruknya jurnal secara objektif. Kritik jurnal adalah kegiatan
penganalisisan dan pengevaluasian suatu jurnal dengan tujuan untuk
meningkatkan pemahaman, memperluas apresiasi, atau menganalisis
kelebihan dan kekurangan jurnal dan membantu memperbaiki kesalahan
pada jurnal agar tidak terjadi kekeliruan kembali sehingga menjadi lebih
baik kedepannya. Karena dari kegiatan ini kualitas jurnal yang baik dapat
diketahui secara detail dan mendalam. Dalam hal ini pengkritik akan
mengkritik sebuah jurnal yang berhubungan dengan Arsitektur Komputer.

B. Tujuan Penulisan CJR

1. Dapat memenuhi salah satu tugas mata kuliah Arsitektur Komputer.
2. Menambah pengetahuan tentang Arsitektur Komputer, khususnya
mengenai perbandingan kinerja dari Cache Memory.
3. Meningkatkan kemampuan mahasiswa dalam meringkas, menganalisa,
dan membandingkan serta memberi kritik pada jurnal yang diriview.

C. Manfaat CJR
1. Membantu memahami perbandingan performa kinerja dari Cache
Memory
2 Memahami dengan jelas materi yang terkandung di dalam jurnal
3 Melatih diri untuk berpikir kritis dalam mencari informasi yang ada pada
jurnal.

2
 BAB II
PEMBAHASAN

A. RINGKASAN JOURNAL UTAMA

“Evaluasi Pengaruh Fungsi Pemetaan Terhadap Kinerja

Dan Konsumsi Daya Cache Memory”

1. Pendahuluan
Cache memory, disebut juga sebagai Central Processing Unit (CPU)
memory adalah sebuah memory yang dapat diakses oleh microprocessor
dengan lebih cepat dibanding main memory. Setiap saat, cache memory
menyimpan salinan sebagian data yang tersimpan di main memory
sehingga ketika processor perlu mengakses data dari main memory, maka
processor dapat mengakses salinan data yang dibutuhkannya dari cache
memory dengan cepat.

Cache memory juga memiliki kekurangan, yaitu salah satu komponen

yang paling banyak mengkonsumsi daya dalam arsitektur komputer (Saito
et al., 2016). Salah satu penyebabnya adalah karena cache biasanya
merupakan struktur terbesar pembangun sebuah microprocessor, sehingga
cache memory menjadi sumber utama disipasi daya statis. Menekan
konsumsi daya ini menjadi sangat penting karena beberapa alasan (Zhu,
2011), diantaranya yaitu konsumsi daya sangat berpengaruh pada
pembatasan kerapatan elemen pembangun processor, kebutuhan
pendinginan sistem, keandalan sistem serta masa hidup baterai terutama
pada portable system.

2. Kajian Literatur
a. Prinsip-Prinsip Cache Memory
Cache memory berfungsi sebagai perantara antara processor dan
main memory. Cache memory didesain untuk mengkombinasikan
memory access time yang berkecepatan tinggi dengan memory

3
 berukuran besar yang berkecepatan lebih rendah. Dimana terdapat
memory yang relatif lambat dan berukuran besar bersamaan dengan
cache memory yang lebih cepat dan lebih kecil. Cache berisi salinan
sebagian dari isi main memory.
b. Elemen Perancangan Cache Memory
Terdapat beberapa penelitian yang meneliti tentang pengaruh
penerapan berbagai elemen perancangan terhadap kinerja dari sebuah
cache memory. Kinerja cache memory dalam hal ini memiliki beberapa
parameter, yang berada pada basis utama perhitungan kinerja yang
terdiri atas miss rate, miss penalty dan average access time.
Terdapat sejumlah implementasi cache, yang berfungsi untuk
mengklasifikasikan dan membedakan arsitektur cache (Stallings, 2013).
Elemen-elemen perancangan cache tersebut terdiri atas:
1) Alamat Cache (Cache Address) yang berfungsi sebagai field alamat
dari instruksi mesin yang berisi alamat virtual untuk membaca dan
menulis dari memory, serta menterjemahkan setiap alamat virtual
menjadi alamat fisik dalam main memory.
2) Ukuran Cache (Cache Size) berpengaruh pada harga rata-rata per bit
yang mendekati harga main memory dan waktu akses secara
keseluruhan yang mendekati cache.
3) Teknik Pemetaan (Mapping Techniques) digunakan untuk
memetakan main memory blocks yang jumlahnya besar ke cache
memory lines yang jumlahnya lebih kecil, serta untuk membuat tag
berupa bits pada setiap memory cache line. Beberapa mapping
techniques yang digunakan, yaitu direct mapping, associative
mapping dan set associative mapping.
4) Algoritma Penimpaan (Replacement Algorithm) berperan untuk
memutuskan cache memory line yang akan ditimpa oleh main
memory block. Terdapat alternantif replacement algorithm utama
(Patterson & Hennessy, 2009), yaitu First In First Out (FIFO), Least
Frequently Used (LFU), Least Recently Used (LRU), dan Random.

4
 5) Aturan Penulisan (Writing Policy) berperan untuk menjaga
konsistensi antara isi cache memory line tertentu dengan main
memory block. Alternatif metode yang tersedia diantaranya adalah
write back dan write through.
c. Software Simulator Cache Memory
Sebuah simulator untuk Memory Systems pada Symmetric
Multiprocessors (SMPCache) adalah trace driven simulator yang
digunakan untuk menganalisa dan mensimulasikan cache memory
systems pada symmetric multiprocessors yang menggunakan bus yang
berbasis shared memory.
CACTI adalah software simulasi yang digunakan untuk menganalisa
daya, area dan timing untuk arsitektur yang berbasis memori. Simulator
ini terintegrasi untuk mensimulasikan cache memory dan main memory
access time, cycle time, area, leakage dan dynamic power.
3. Pemodelan dan Analisa Hasil Simulasi
Secara umum, analisis dan perancangan dalam penelitian ini dilakukan
melalui langkah-langkah. Dalam penelitian ini, terdapat 2 jenis peubah
yang diamati.
Pertama, peubah yang akan diamati dalam penelitian ini adalah
besarnya cache hit sebagai salah satu peubah yang dijadikan parameter
kinerja dari sebuah cache memory yang dihasilkan dari berbagai macam
kombinasi input yang diberikan. Kedua, peubah yang diamati adalah daya
yang dikonsumsi sebuah cache memory.
Langkah pengumpulan data dilakukan sebagai berikut:
a) Mengkonfigurasi SMPCache dengan menggunakan elemen
perancangan tertentu, kemudian menjalankan SMPCache dengan
konfigurasi dan merekam tingkat miss rate yang dihasilkan sebagai
salah satu parameter kinerja cache memory.
b) Mengkonfigurasi CACTI cache simulator dengan menggunakan
konfigurasi yang digunakan pada SMPCache dan menjalankan setiap
kombinasi aspek perancangan untuk mengetahui besarnya konsumsi
daya dari setiap konfigurasi yang digunakan.
c) Menganalisa hubungan antara keluaran SPMCache dan CACTI
cache simulator yang menggunakan konfigurasi yang sama,

5
 kemudian membandingkan keluaran tersebut dengan keluaran kedua
simulator saat menggunakan kombinasi konfigurasi lainnya,
kemudian menganalisa data secara keseluruhan.
a. Hasil Simulasi Menggunakan SMPCache
Pengujian simulator ini adalah untuk mengetahui pengaruh
perubahan pada fungsi pemetaan yang digunakan terhadap cache hit
yang dihasilkan. Pengujian dilakukan pada processor tunggal dan
multicore, dengan menggunakan Cache coherence protocol = MESI,
Scheme for bus arbitration = Random, Word wide (bits) = 32, Words by
block = 64 (block size = 256 bytes), blocks in main memory = 4096
(main memory size = 1024 KB) dan replacement policy = LRU.
Berdasarkan hasil data grafik yang ditampilkan diketahui bahwa
persentase miss rate menurun seiring dengan meningkatnya tingkat
associativity pada rangkaian jumlah set keseluruhan yang terdapat pada
sebuah cache memory. Tingkat associativity juga memiliki pengaruh
terhadap persentase miss rate ketika ukuran cache diperbesar.
Contohnya, ketika cache size diperbesar dari 16KB menjadi 32 KB,
persentase cache miss-nya cendrung tidak berubah.
b. Hasil Simulasi Menggunakan CACTI
Pengujian dengan simulator CACTI dilakukan untuk mengetahui
pengaruh tingkat associativity yang diterapkan terhadap dynamic
power, leakage power serta total power yang dikonsumsi. Pengujian
dilakukan pada teknologi IC (Integrated Circuit) 32 nm, 45 nm, 65 nm
dan 90 nm dengan 64KB caches dengan 64-byte cache lines.
Berdasarkan hasil data grafik yang ditampilkan diketahui bahwa
tingkat associativity berpengaruh terhadap besarnya leakage power
(static power) yaitu konsumsi daya yang terjadi saat tidak ada aktifitas
dalam rangkaian, dan dynamic power (konsumsi daya saat input
bernilai aktif) pada sebuah cache. Secara umum jumlah konsumsi daya
cenderung sedikit menurun seiring meningkatnya technology processor
yang digunakan. Akan tetapi, perubahan yang sangat signifikan terjadi
pada technology IC 90nm dimana konsumsi daya totalnya meningkat
secara tajam seiring dengan peningkatan jumlah associativity terutama
dari 8 way ke 16 way associativity.

6
B. RINGKASAN JOURNAL PEMBANDING

“Bridging Cache Memory, Konsep Kinerja Peningkatan

Multiprosesor”

1. Pendahuluan

Cache memory adalah memori yang memiliki kecepatan sangat tinggi

yang digunakan sebagai perantara antara RAM dan CPU. Memori ini
mempunyai kecepatan yang lebih tinggi daripada RAM. Sebagai
perbandingan waktu akses memori cache lebih cepat 5-10 kali
dibandingkan memori utama. Jika processor membutuhkan suatu data,
pertama-tama akan mencarinya pada cache. Jika data ditemukan, processor
akan langsung membacanya dengan delay yang sangat kecil. Tetapi jika
data tidak ditemukan, processor akan mencarinya pada RAM. Cache
memory ada dua macam, yaitu:

a. Cache memory yang terdapat pada internal processor, cache memory

jenis ini kecepatan aksesnya sangat tinggi.

b. Cache memory yang terdapat di motherboard, memori jenis ini

kecepatan aksesnya sangat tinggi, meskipun tidak secepat cache pada
internal processor.

2. Landasan Teori
Landasan teori penelitian dan jurnal ini adalah dengan melakukan
perbandingan menggunakan paper-paper atau makalah-makalah lainnya
yang gunanya apakah paper ini sudah ada yang membuat atau meneruskan
hasil paper yang lain sebagai perbaikan. Maka dibandingankan dengan
paper dalam maupun luar negri sebagai acuan. Diantaranya yaitu:

a. “Virtual memory simulator equipped by cache using PIN”jurnal yang

dibuat oleh Stella Maris, Yudi Satria Gondokaryono, Jurnal Sarjana
ITB bidang Teknik Elektro dan Informatika, volume 1 No 1 (2012).

7
 b. “Memory Map: A Multiprocessor Cache SimulatorNowaday” jurnal
yang dibuat oleh Shaily dan Nitin, Journal of Electrical and Computer
Engineering Volume 2012 (2012).

c. “C-Pack: Cache Compression for Microprocessor Performance”, jurnal

yang ditulis oleh T. Tarasimhulu, pada jurnal International Journal Of
Power System Operation and Energy Management (IJPSOEM)
Volume-1, Issue-1, 2011.

3. Pembahasan

Penyimpanan dan pemetaan atau mapping pada sistem memori utama

dan sistem cache memory berbeda, pada memory utama berbentuk word
block dan cache memory berbentuk block –block atau lines.

Sifat lokalitas referensi menyebabkan nilai ukuran blok sangatlah

penting. Apabila blok berukuran besar ditransfer ke cache akan
menyebabkan hit ratio mengalami penurunan karena banyaknya data yang
dikirim di sekitar referensi. Tetapi bila terlalu kecil, dimungkinkan
memoriyang akan dibutuhkan CPU tidak tercakup. Apabila blok berukuran
besar ditransfer ke cache, maka akan terjadi:

a. Blok-blok yang berukuran lebih besar mengurangi jumlah blok yang

menempati cache.

b. Dengan meningkatnya ukuran blok maka jarak setiap word tambahan

menjadi lebih jauh dari word yang diminta, sehingga menjadi lebih
kecil kemungkinannya digunakan dengan cepat.

Dalam tahapan selanjutnya terdapat virtual memory yang didalamnya

terdapat juga virtual address yang berfungsi mengatur, membaca, dan
menulis alokasi dari cache antara MMU dan prosesor.

Logical cache disebut juga virtual cache, menyimpan data

menggunakan virtual address. Prosesor mengakses cache memory lansung
tanpa melewati MMU. Keuntungannya adalah lebih cepat daripada pysikal
address, cache logical dapat merespon tanpa melewati MMU.

8
 Terdapat tiga metode yang digunakan dalam mapping (pemetaan) yaitu:

a. Pemetaan langsung (direct mapping) adalah teknik yang memetakan

blok memori utama hanya ke sebuah saluran cache saja. Contoh
pemetaan direct mapping: persamaan blok nomor pengaksesan alamat
adalah 000000, 010000,FF0000…. mempunyai tag
number00,01,FF…… yang mempunyai nomor secara langsung.

b. Pemetaan asosiatif (associative mapping) adalah fleksibilitas

penggantian blok ketika blok baru dibaca ke dalam cache. Contoh
pemetaan assosiatif mapping adalah: alamat tag memory 22 bit
menetukan 24 bit alamat memory utama.

c. Pemetaan asosiatif set (set associative mapping) adalah cache yang

dibagi dalam sejumlah sets. Setiap set berisi sejumlah line. Contoh set
asosiatif mapping adalah: 9 bit untuk alamat tag 13 bit set dan 2 bit
word menganalogikan alamat memory utama.

9
 BAB III
ANALISIS & ISI JURNAL

A. Journal Utama

1. Analisis Isi Journal

Berdasarkan hasil analisis yang dilakukan reviewer terhadap jurnal ini

yaitu penyusunan jurnal oleh pengarang sudah sesuai dengan kaidah
penyusunan yang lengkap, seperti pendahuluan, kajian literatur,
pemodelan dan analisa hasil simulasi.

Dilanjutkan dengan bagian hasil data grafik yang ditampilkan dengan

menggunakan SMPCache dapat diketahui bahwa persentase miss rate
menurun seiring dengan meningkatnya tingkat associativity pada
rangkaian jumlah set yang terdapat pada cache memory. Sedangkan, hasil
data grafik yang ditampilkan oleh CACTI diketahui bahwa tingkat
associativity berpengaruh terhadap besarnya konsumsi daya yang terjadi
saat tidak ada aktifitas dalam rangkaian dan konsumsi daya saat input
bernilai aktif pada cache.

2. Kelebihan Journal Utama:

a. Dari segi materi penelitian, jurnal ini sudah cukup lengkap dalam
menjabarkan materi perbandingan kinerja dari sebuah cache memory,
sehingga dapat dijadikan sebagai referensi dari penelitian berikutnya.

b. Penulis jurnal berhasil menyusun teks dan materi dalam buku ini
dengan sebaik mungkin sehingga terlihat rapi dan cukup lengkap.

c. Jurnal ini juga memuat grafik hasil dari kinerja sebuah cache memory
berdasarkan uji coba dengan menggunakan 2 aplikasi simulator.

3. Kekurangan Journal Utama:

Secara keseluruhan, jurnal ini tidak banyak memiliki kekurangan,

namun dilihat dari penggunaan bahasa, terdapat beberapa bahasa yang
kurang dimengerti, sehingga sedikit menyulitkan reviewer untuk mengkaji.

10
B. Journal Pembanding

1. Analisis Isi Journal

Berdasarkan hasil analisis yang dilakukan reviewer terhadap jurnal

pembanding, dapat diketahui bahwa pedoman penulisan dan penyusunan
jurnal ini kurang lengkap. Hal ini dikarenakan penulis tidak
mencantumkan proses dan hasil dari penelitian yang dilakukan.

Pada bagian pendahuluan berisikan penjelasan mengenai pengertian

dari memory cache. Dilanjutkan dengan bagian landasan teori yang
menjelaskan beberapa sumber acuan yang dijadikan sebagai referensi
penelitian jurnal. Kemudian pada bagian pembahasan yang hanya berisi
macam-macam teknik pemetaan.

2. Kelebihan Journal Pembanding:

a. Dari segi materi, jurnal ini sama dengan jurnal utama yaitu mengkaji
kinerja dari sebuah cache memory.

b. Dari segi penulisan dan penyusunan materi, jurnal sedikit unggul

dibandingkan dengan jurnal utama dikarenakan adanya landasan teori
yang lengkap sebagai acuan dari referensi penelitian.

c. Jurnal ini juga menampilkan beberapa gambar sebagai bentuk

dokumentasi dari berbagai macam teknik pemetaaan.

3. Kekurangan Journal Pembanding:

a. Pada bagian pedoman penulisan dan penyusunan jurnal dirasa oleh

reviewer kurang lengkap dikarenakan tidak adanya proses dan hasil dari
penelitian yang dilakukan, sehingga kurang cocok dijadikan sebagai
acuan referensi penelitian.

b. Dari segi isi materi dan halaman pada jurnal ini dinilai terlalu ringkas.

c. Pada jurnal ini hanya menampilkan gambar teori saja, sedangkan

gambar dari grafik hasil penelitian tidak ada ditampilkan pada jurnal.

11
 BAB IV
PENUTUP

A. KESIMPULAN
Berdasarkan hasil tinjauan terhadap kedua jurnal, dapat disimpulkan
bahwa kedua jurnal sama-sama menyajikan materi mengenai kinerja dari
sebuah cache memory pada arsitektur komputer. Guna mengetahui kelebihan
dan kekurangan dari proses kerja cache memory.

Implementasi materi pada jurnal dibuktikan langsung oleh jurnal utama

dengan dilakukannya eksperimen penelitian secara langsung berdasarkan uji
coba dengan menggunakan 2 aplikasi simulator pengecekan cache, yaitu
SMPCache dan CACTI, guna mendapatkan hasil berupa data eksperimen
yang akurat, teliti, dan jelas, sesuai dengan prosedur penelitian, sehingga
dapat dijadikan sebagai acuan referensi dari penelitian berikutnya.
Sedangkan, pada jurnal pembanding tidak ada dilakukannya penelitian secara
langsung, melainkan hanya melakukan penjabaran materi.

B. SARAN
Adapun saran yang dapat disampaikan demi perbaikan kedua jurnal ini
adalah gunakan bahasa yang lebih mudah untuk dipahami. Hal ini bertujuan
agar memudahkan serta menambah minat membaca para pembaca untuk
memahami isi jurnal. Serta, saran untuk jurnal pembanding yaitu perbaiki lagi
pedoman penulisan dan penyusunan jurnal, agar materi dari isi jurnal
pembanding ini dapat menjadi lebih baik dan lengkap kedepannya, sehingga
dapat dijadikan sebagai landasan referensi untuk penelitian berikutnya.
Semoga saran ini dapat membantu dan memberi manfaat bagi penulis atau
pengarang jurnal, agar menjadi lebih baik lagi kedepannya.

Penulis (reviewer) mengharapkan rekomendasi berupa saran ataupun

kritik yang sifatnya membangun guna menyempurnakan tugas ini, agar dalam
pembuatan tugas yang sama kedepannya dapat jauh lebih baik lagi.

12
 DAFTAR PUSTAKA

Erlina, T., & Putri, R. E. (2017). Evaluasi Pengaruh Fungsi Pemetaan Terhadap
Kinerja Dan Konsumsi Daya Cache Memory. Jurnal Ilmiah Teknologi
Infomasi Terapan, 4(1).

Susanto, F., & Nugroho, T. A. (2014). Bridging Cache Memory, Konsep Kinerja
Peningkatan Multiprosesor. Snit 2014, 1(1), 248-252.

13