E.

Register

Register adalah suatu rangkaian logika yang dibentuk oleh beberapa flip-flop atau
bistabil multivibrator (JK fip atau D flip flop) yang disusun sedemikian rupa sehingga
mampu menyimpan dan memproses informasi dalam bentuk biner. Jumlah flip-flop
yang digunakan bergantung pada banyaknya bit dari informasi yang akan disimpan atau
diproses. Sebagai contoh register yang terdapat pada komputer digital (mini komputer)
biasanya terdiri atas 16 bit.

Register pada peralatan komputer berfungsi melakukan operasi aritmatik, menyimpan

perintah-perintah, dan mentransfer data dari satu bagian ke bagian lainnya. Pada
peralatan ukur digital,register berfungsi menyimpan data yang akan ditampilkan
sehingga counter bisa melanjutkan tugasnya tanpa kehilangan informasi sebelumnya.
Dengan register, kita dapat mengirim data dari suatu unit ke unit lain.

Menurut fungsinya, register dapat dibedakan menjadi dua macam:

1. Storage register yang berfungsi untuk menyimpan informasi untuk sementara waktu.

2. Shift register yang berfungsi untuk memproses informasi.

Menurut cara masuk dan keluarnya informasi, maka register dapat pula dibedakan
menjadi empat macam.

1. Serial - serial

2. Serial - paralel

3. Paralel - serial

4. Paralel -paralel

1. Storage register

Untuk membuat storage register kita dapat memanfaatkan flip-flop jenis D flip-flop dan
JK flip-flop. Dikarenakan D flip-flop dan JK flip-flop kerjanya dapat menyimpan 1 bit
bilangan biner maka kedua jenis flip-flop ini dapat kita gunakan untuk storage
register.Untuk membentuk rangkaian register yang mampu menyimpan 4 bit maka
diperlukan empat buah flip-flip dalam jenis yang sama. Berikut ini adalah contoh
pengunaan D fip-flop untuk membuat rangkaian storage register.
Gambar 4.8 D Flip-flop untuk Membuat Rangkaian Storage Regiser

Berdasarkan rangkaian di atas, informasi atau data yang masuk pada input D0, D1, D2,
dan D3 biasanya datang dari rangkaian counter atau pencacah. Apabila input clock
diberikan harga 0maka informasi apapun yang berada pada inpur D tidak akan
mempengaruhi nilai pada output Q. Akan tetapijika input clock (CLK) diberi nilai 1
maka output Q akan sama nilainya dengan input D dan seterusnya. Apabila input clock
(CLK) kembali menjadi 0, maka informasi terakhir akan tetap tersimpan pada output Q
walaupun input D nilainya berubah-ubah. Untuk membersihkan (refresh) isi memori
dapat digunakan input clear.Sedangkan, untuk membentuk storage register dari JK fip-
fop maka kita dapat menyusun rangkaian JK flip-flip seperti terlihat pada gambar
berikut.

Gambar 4.9 Rangkaian JK Flip-Flop

Pada gambar di atas, nilai dari input J dan K tergantung pada output Q dan not Q pada
rangkaian counter. Apabila input C (clock )=1maka informasi yang berada pada output
counter (yang masuk ke input register J dan K) akan berpindah ke output storage
register (Q0, Q1,Q2,Q3).Selanjutnya, apabila input C (clock)berubah menjadi 0 maka
informasi tadi akan tetap tersimpan walaupun output counter (yang masuk ke input
register J dan K)berubah nilainya.

2. Shift register

Shift registeradalah suatu register yang informasinya dapat bergeser (digeserkan).

Seperti yang sudah dijelaskan di atas bahwa, register dibentuk dari beberapa buah fip-
flop yang mampu menyimpan informasi dalam bilangan biner (0 atau 1). Setiap bit
informasi akan diwakili oleh satu buah flip-flop atau bistabil multivibrator (D fip-flop
atau JK flip-flop). Dengan menghubungkan flip-flop sedemikian rupa, kita dapat
membuat informasi bisa dimasukkan untuk disimpan sementara dan bisa dikeluarkan
bilamana diperlukan. Register yang bisa melakukan fungsi seperti di atas disebut
dengan shift register. Sbift register dapat dibedakan menjadi empat macam, yaitu:

a. Serial paralel shiftregister

b. Serial serial shift register

c. Paralel serial sbift register

d. Paralel paralel shift register

Pada serial paralel shift register, informas biner yang berbentuk seri dimasukkan dan
disimpan dalam bentuk paralel secara bertahap bit per bit. Apabila kita ingin
menyimpan informasi 4bit maka diperlukan 4 pulsa clock yang dimasukkan satu persatu
sesuai dengan urutan bit yang akan disimpan. Rangkaiannya dapat dilihat seperti
gambar berikut.

Gambar 4.10 Shift Paralel Register

Selain dengan JK fip-flop rangkaian serial paralel shift register juga dapat dibangun dari
D flip-flop.

a. SISO (Serial Input Serial Output)

Gambar 4.11 Register SISO yang Menggunakan JK FF

Prinsip kerja:

Informasi/data di masukan melaui word in dan akan dikeluarkan jika ada denyut
lonceng berlalu dari 1 ke 0. Disebabkan karena jalan keluarnya flip-flop satu
dihubungkan kepada jalan masuk Hip-Hop berikutnya, maka informasi di dalam register
akan digeser ke kanan selama tebing dari denyur lonceng (clock).

Tabel 4.7 Tabel Kebenaran (Misal Masuknya 1101)

Clock ke Word in QI Q2 Q3 Q4
0 0 0 0 0 0
1 1 1 0 0 0
2 0 0 1 0 0
3 1 1 0 1 0
4 1 1 1 0 1
Register geser SISO ada dua macam yaitu:

a. Shift Right Register (SRR)/register geser kanan.

b. Shift Left Register (SLR)/register geser kiri.

Shift Control Register dapat berfungsi sebagai SSR maupun SLR

Rangkaian shift control adalah sebagi berikut.

Geser Kanan

Geser Kiri

Gambar 4.12 Shift Control Register

Rangkaian untuk mengaktifkan geser kanan/kiri yang ditentukan oleh SC. Apabila
SC=1, maka akan mengaktifkan SLR. Apabila SC=0 ,maka akan mengaktifkan SRR.
Gambar 4.13 Rangkaian untuk Mengaktifkan Geser Kanan/Kiri

Keterangan:

Apabila SC = 0, maka input geser kanan akan aktif.Keluaran NAND diumpamakan ke

input DFFI dan setelah denyut lonceng berlaku (saat tebing depan), maka informasi
diteruskan ke ourput Q1. Selanjutnya, output Q1 terhubung langsung ke output DFF2
berikutnya, sehingga dengan proses ini terjadi pergeseran ke kanan.

Tabel 4.8 Tabel Kebenaran (Input 1101)

Clock ke lnput Q1 Q2 Q3 Q4
0 0 0 0 0 0
1 1 1 0 0 0
2 1 1 1 0 0
3 0 0 1 1 0
4 1 1 0 1 1
Informasi digit digeser ke kanan setiap ada perubahan pulsa clock tebing atas. Geser
kanan berfungsi sebagai operasi aritmatika,yaitu pembagi dua untuk masing-masing
flip-flop. Apabila SC = 1, maka akan mengaktifkan input geser kiri. Output NAND
masuk ke input D-FF4 dan setelah diberi pulsa clock informasi dikeluarkan melalui Q4
dan keluaran Q4 dihubungkan ke input D-FF3. Keluaran D-FF3 dimasukan ke D-FF
berikutnya,sehingga dengan demikian terjadi pergesern informasi bit ke arah kiri.

Tabel 4.9 Tabel Kebenaran (Input 1101)

Clock ke Input Q1 Q2 Q3 Q4
0 0 0 0 0 0
1 1 0 0 0 1
2 1 0 0 1 1
3 0 0 1 1 0
 4 1 1 1 0 1
Register geser kiri berfungsi sebagai operasi aritmatika yaitu sebagai pengali dua untuk
masing-masing flip-flop.

b. Register Geser SIPO

Register gerser SIPO adalah register geser dengan masukan data secara serial dan
keluaran data secara parelel. Supaya lebih jelas,perhatikan gambar berikut ini.

Gambar 4.14 SIPO Menggunakan D-FF

Prinsip Kerja:

Masukan-masukan data secara deret akan dikeluarkan oleh D-FF setelah masukan
denyut lonceng dari 0 ke 1. Keluaran data/informasi serial akan dapat dibaca secara
paralel setelah diberikan satu komando (read out). Apabila di jalan masuk read out
diberi logik 0, maka semua keluaran AND adalah 0 dan apabila read out diberi logik 1,
maka pintu-pintu AND menghubunglangsungkan sinyal-sinyal yang ada di Q masing-
masing flip-flop.

Tabel 4.10 Tabel Kebenaran Register Geser SIPO dengan Masukan 1101

Read Out Clock Input Q1 Q2 Q3 Q4 ABCD

0 0 0 0000 0000
0 1 1 1000 0000
0 2 1 1100 0000
0 3 0 0110 0000
0 4 1 1011 0000
1 1011 1011
c. Register Geser PIPO

Register geser PIPO merupakan register geser dengan masukan data secara jajar
(paralel) dan keluaran jajar (paralel). Supaya lebih jelas, perhatikan gambar berikut ini.
Gambar 4.15 Register Geser PIPO Menggunakan D-FF

Prinsip Kerja:

Rangkaian perlu direset terlebih dahulu sebelum data dimasukkan.Hal ini diperlukan
supaya keluaran Q semuanya bernilai 0. Setelah itu, data dimasukkan secara paralel
pada input D-FF dan data akan diloloskan keluar secara paralel setelah flip-flop
mendapar pulsa clock dari 0 ke 1.

Tabel 4.11 Tabel Kebenaran Register PIPO

Clock D1 D2.D3 D4 QD QC QB QA

0 1 101 0000

1 1101 1101

2 1001 1001

3 0001 0001

d. Register Geser PISO

Register geser PISO merupakan register geser dengan masukan data secara paralel dan
dikeluarkan secara deret (serial). Perhatikan gambar di bawah ini supaya lebih jelas.

Gambar 4.16 Register Geser PISO Menggunakan D-FF

Gambar di atas merupakan rangkaian register geser dengan panjang data 4 bit. Semua
jalan masuk clock dihubungkan secara jajar. Data-data yang terdapat di A, B, C, D
dimasukkan ke flip-flop secara serempak. Apabila di jalan masuk data load, maka diberi
logik 1.

Prinsip Kerja:

Mula-mula jalan masuk data load =0, maka semua pintu NAND mengeluarkan 1,
sehingga jalan masuk set dan reset semuanya 1. Dapat diartikan bahwa jalan masuk ser
dan reset tidak berpengaruh.

Apabila data load = 1, maka semua input paralel akan dilewatkan oleh NAND. Sebagai
contoh, jalan masuk A =1, maka pintu NAND 1 mengeluarkan 0, adapun pintu NAND 2
mengeluarkan 1. Dengan demikian, flip-flop di-set sehingga menjadi Q=1. Dikarenakan
flip-flop yang lain juga dihubungkan dengan cara yang sama, maka mereka juga
mengoper informasi pada saat data load diberi logik 1. Setelah informasi berada di
dalam register, data load diberi logik 0. Informasi akan dapat dikeluarkan dari register
dengan cara memasukkan denyut lonceng, denyut-demi denyut keluar deret (seri).
Untuk keperluan ini jalan masuk D dihubungkan dengan keluaran Q.

Ada juga register yang dapat digunakan sebagai shift register SISO maupun PIPO
dengan bantuan suatu control. Perhatikan gambar berikut.

Gambar 4.17 Register sebagai Shift Register SISO maupun PIPO dengan Bantuan
Kontrol

Input Control = 0, berfungsi sebagai register geser SISO

Input Control = 1, berfungsi sebagai register geser PIPO

Tabel 4.12 Input control register SISO dan PIPO

Data IC Preset Resel

0 1 1 0

1 1 0 1

0 0 1 1
 Data Paralel

Input Control

1 0 1 1

Rangkaian kontrol di atas dapar disimbolkan sebagai berikut.

Gambar 4.18 Rangkaian Kontrol pada Sbift Register yang Berfungsi sebagai SISO dan
PIPO secara Sekaligus

Rangkaian secara lengkap, perhatikan gambar berikut ini.

Gambar 4.19 Rangkaian Lengkap Register yang Berfungsi sebagai Shift Register SISO
dan PISO secara Sekaligus

Catatan:

Apabila IC = 0, maka input yang dimasukan ke D 0, D1, D2 , D 3tidak mempengaruhi

keadaan output QA, QB,,QC, QD tetapi yang mempengaruhinya adalah data yang
dimasukkan ke input D-FF secara serial. Dalam kondisi seperti ini, rangkaian akan
bekerja sebagai register geser SISO.

Apabila IC = 1, maka input yang dimasukkan ke gate D seri tidak akan mempengaruhi
output, tetapi output dipengaruhi oleh data paralel (D0 , D1 , D2 , D 3).Inpur dimasukkan
secara serempak dan keluaran dirunjukkan secara serempak begitu pulsa clock
berguling dari 1 ke 0, maka pada kondisi ini rangkaian akan bekerja sebagai register
geser PIPO.

e. Counter

Counter adalah rangkaian elektronika yang berfungsi untuk melakukan perhitungan

maju ataupun perhitungan mundur. Rangkaian ini tidak terpisahkan dari dunia digital
karena semua memerlukan rangkaian counter. Hal itu karena untuk menerapkan fungsi
perhitungan angka atau operasi matematika harus menggunakan fungsi dari rangkaian
counter.

F. Flip-Flop

Flip-flop atau disebut juga dengan multivibrator bistable adalah rangaian elektronika
yang dapat menghasilkan dua buah output yang saling berkebalikan keadaannya.
Rangkaian ini disebut bistable karena mempunyai dua keadaan stabil,yaitu 0 dan 1 dan
selalu berubah-ubah dengan stabil.

1. Set-Reset Flip-Flop (SRFF)

SRFF merupakan bentuk flip-flop yang paling sederhana.SRFF akan langsung

menanggapi perubahan sinyal pada bagian masukan. Nilai keluaran Q akan
menghasilkan nilai yang sama dengan masukan yang diberikan. Sifat paling penting dari
fip-flop adalah bahwa sistem ini dapat menempati salah satu dari dua keadaan stabil,
yaitu stabil I diperoleh saatQ=1 d anQ not =0 ,stabil ke II diperoleh saat yang
diperlihatkan Q=0 danQ not=1pada gambar berikut ini.

Gambar 4.20 SRFF yang Disusun dari Gerbang NAND

 Set Reset Q Keterangan

0 0 NC Tetap

0 1 0 Reset

1 0 1 Set

1 1 * Dilarang

Bila R=0 danS=1 ,Qakan di-set menjadi tinggi/1 dan sebaliknya. Apabila
R=11danS=0 ,Q akan di-reset menjadi rendah. Karena sifat inversi gerbang NAND,
keadaan pacuan dan keadaan tak aktif terjadi pada masukan yang terbalik. dengan kata
lain, R=1 danS=1 menjadi keadaan tak tak aktif. Sementara, R=0 dan S=0menjadi

keadaan yang dilarang. SRFF mempunyai simbol sebagai berikut.

Gambar 4.21 Simbol SRFF

2. Data Flip-Flop

Data flip-flop merupakan pengembangan dari SRFF. Rangkaian ini dibuat untuk
membuat suatu output yang sama dengan input yang telah dimasukkan. Data flip-flop
dapat digambarkan sebagai berikut.

Gambar 4,22 Data Flip-Flop

Data flip-Hop memiliki tabel kebenaran seperti yang ditunjukkan di bawah ini.
Tabel 4.14 TabeI Kebenaran Data Flip-Flop

D Q

0 0

1 1

Terdapat dua jenis data flip-flop yaitu menggunakan clock dan tanpa menggunakan
clock. Output yang dihasilkan akan sama,hanya saja apabila menggunakan clock, data
akan berubah saat pulsa clock berubah dari 0 ke 1.

3. JK Flip-Flop

JKFF dibuat untuk dapat mengatasi kelemahan dari SRFF yang terdapat larangan
S=R=1. JKFF dibangun dari dua buah SRFF yang dihubungkan menjadi satu, yaitu
keluaran SRFF pertama menjadi masukan SRFF kedua dan keluaran SRFF kedua
menjadi masukan SRFF pertama. Hubungan kedua SRFF tersebut ditunjukkan pada
gambar di bawah ini.

Gambar 4.23 Hubungan Dua Buab SRFF

JKFF memiliki simbol seperti pada gambar di bawah ini.

Gambar 4.24 Simbol JKFF

 JKFF memiliki tabel kebenaran yang dapat dirulis sebagai berikut.

Tabel 4.15 Tabel Kebenaran JKFF

J K Q Keterangan

0 0 NC Tetap

0 1 0 Reset

1 0 1 Set

1 1 Toogle Berkebalikan

Dengan adanya JKFF, input pada flip-flop saat J=K =1diperbolehkan yang akan
menghasilkan output yang berkebalikan dari nilai Q sebelumnya.

TUGAS:

1. Jelaskan perbedaan antara register seri dan register parallel?

2. Apa fungsi utama dari register parallel?
3. Berapa jumlah input yang dimiliki oleh flip-flop JK?

NOTE:
Tugas di kerjakan dalam catatan, dan akan dibahas saat pertemuan
berikutnya.