MAKALAH ELEKTRONIKA DIGITAL

JK FLIP FLOP

DISUSUN OLEH:
1. ABD. RAHMAN J (1825041022)

2. JOHN ASTO (1825041021)

3. MILLENIA ASMARA MUHTAR (1825042016)
4. ABU BAKAR BASIR (1825042011)

UNIVERSITAS NEGERI MAKASSAR

FAKULTAS TEKNIK
PENDIDIKAN TEKNIK ELEKTRONIKA
2018/2019

i
 KATA PENGANTAR

Puji syukur kami panjatkan kehadirat Allah Yang Maha Esa karena
berkat limpahan rahmat dan karunia-Nya kami dapat menyelesaikan makalah
ini tepat pada waktunya. Dalam makalah ini kami membahas mengenai
materi Rangkaian JK Flip Flop. Pada penyusunan makalah ini kami mendapat
bantuan dari berbagai pihak dikarenakan terbatasnya pengetahuan yang kami
miliki. Untuk itu kami selaku penyusun makalah mengucapakan terimakasih
kepada :

1. Tuhan Yang Maha Esa.

2. Orang Tua yang tiada henti memberikan dukungan kepada kami.
3. Pak Drs. Sabran selaku dosen pembimbing mata kuliah Teknik Digital.
4. Seluruh pihak yang telah membantu sehingga makalah ini dapat kami
selesaikan.
Kami menyadari bahwa makalah ini masih jauh dari kesempurnaan
baik dari sistematika maupun materinya. Oleh karena itu, kami sangat
mengharapkan kritik dan saran guna menyempurnakan makalah yang kami
susun.

ii
 DAFTAR ISI

HALAMAN JUDUL.................................................................................. i
KATA PENGANTAR .............................................................................. ii
DAFTAR ISI .............................................................................................. iii
BAB I PENDAHULUAN
1.1 Latar Belakang ............................................................................... 1
1.2 Rumusan Masalah ......................................................................... 2
1.3 Tujuan ............................................................................................... 2
BAB II PEMBAHASAN
2.1 Rangkaian flip-flop dasar ............................................................ 3
2.2 Sinyal Clock .................................................................................... 3
2.3 Jenis Flip-flop ................................................................................. 5
BAB III PENUTUP
3.1 Kesimpulan ..................................................................................... 9

iii
 BAB I

PENDAHULUAN

1.1 Latar Belakang

Flip-flop merupakan suatu rangkaian sekuensial yang dapat

menyimpan data sementara (latch) dimana bagian outputnya akan merespon
input dengan cara mengunci nilai input yang diberikan atau mengingat input
tersebut. Flip-flop juga adalah sebagai rangkaian untuk memori yang
merupakan salah satu bagian yang penting dari sebuah computer.
Ada dua macam memori yaitu memori tipe Non Volatile yang
merupakan memori yang dapat menyimpan atau mengingat suatu informasi
atau data untuk jangka waktu lama dan memori tipe Volatile yang merupakan
memori yang dapat menyimpan informasi selama sambungan listrik
tersambung. Memori tipe Volatile terdiri atas memori dinamik dan memori
static. Flip-flop termasuk tipe memori statik.
Perubahan dari setiap keadaan output dapat terjadi jika diberikan trigger
pada flip-flop tersebut. Triger nya berupa sinyal logika 1 dan 0 yang kontinu.
Ada 4 (empat) tipe Flip-flop yang dikenal yaitu SR, JK, D dan T Flip-flop.
Dua tipe pertama merupakan tipe dasar dari Flip-flop, sedangkan D dan T
merupakan turunan dari SR dan JK Flip-flop.

1
1.2 Rumusan Masalah
Dengan makalah yang di buat oleh kami dapat ditemui beberapa
permasalahan diantaranya, yaitu :
1. Apa yang dimaksud dengan rangkaian flip flop?
2. Apa yang dimaksud dengan sinyal clock
3. Apa yang dimaksud flip flop JK

1.3 Tujuan

Dalam pembuatan makalah ini kami juga mempunyai beberapa

tujuan dalam menulis makalah ini yaitu sebagai berikut :
1. Menjelaskan tentang rangkaian flip flop dasar
2. Menjelaskan sinyal clok
3. Membuat table kebenaran
4. Menjelaskan flip flop JK

2
 BAB II
PEMBAHASAN

2.1 Rangkaian flip flop dasar

Rangkaian Flip Flop adalah rangkaian yang dapat bekerja hanya dengan
dua buah input dan output secara berlawanan. Rangkaian ini juga memiliki
dua arus stabil dan dapat digunakan untuk menyimpan informasi. Sirkuit
yang terdapat pada setiap rangkaian dapat dibuat untuk mengubah arus
dengan sinyal yang dimasukan pada satu atau lebih input kontrol dan juga
memiliki satu atau dua output. Flip flop juga merupakan rangkaian penting
dalam sistem elektronik digital dan juga elemen penyimpanan dasar pada
logika sekuensial yang digunakan pada komputer, alat komunikasi dan tipe
elektronik lainnya.

2.2 Sinyal Clock

Clock adalah salah satu masukan yang ada dalam beberapa
rangkaian Flip-flop. Rangkaian komputer menggunanakan ribuan flip-flop.
Untuk mengkoordinasi kegiatan keseluruhan, sinyal umum yang
bernama kunci-waktu (clock) dikirimkan ke setiap flip-flop. Sinyal ini
mencegah flip-flop berubah keadaan sebelum waktunya. Ada beberapa
kondisi clock yang biasa digunakan untuk menyerempakkan kerja flip-flop
yaitu :
1) Tepi naik : yaitu saat perubahan sinyal clock dari logika rendah (0) ke
logika tinggi.
2) Tepi turun : yaitu saat perubahan sinyal clock dari logika tinggi (1) ke
logika rendah (0).
3) Logika tinggi : yaitu saat sinyal clock berada dalam logika 1.
4) Logika rendah : yaitu saat sinyal clock berada dalam logika 0.

3
 Gambar Kondisi Pemicuan Clock

Gambar Simbol-simbol Pemicuan

Selanjutnya cara pengujian pemicuan suatu flip-flop akan dijelaskan dalam

Tabel .Pada tabel tersebut, kita gunakan penerapan logika positif. Kondisi
Clock High, yaitu saat clock ditekan sama artinya dengan logika 1,
sedangkan saat clock dilepas sama artinya dengan logika 0. Jika pada
langkah pengujian pertama keadaan sudah sesuai dengan tabel, pengujian
dapat dihentikan, demikian seterusnya.

Tabel Pengujian Pemicuan Clock

Langkah
Clock Input Output Jenis Pemicuan
Pengujian
Diubah-
1. 1 Berubah Logika Tinggi
ubah
Diubah-
2. 0 Berubah Logika rendah
ubah
Diubah-
0 Tetap
ubah
3. Tepi naik
0 ke 1 Diubah-
Berubah
(ditekan) ubah

4
 Diubah-
1 Tetap
ubah
Diubah-
1 Tetap
ubah
1 ke 0 Diubah-
4. Berubah Tepi turun
(dilepas) ubah
Diubah-
0 Tetap
ubah

2.3 Jenis Flip-Flop

1. RS Flip-Flop
RS FF adalah flip-flop dasar yang memiliki dua masukan yaitu R
(Reset) dan S (Set) dan mempunyai 2 jalan keluar Q dan Qnot (Q atasnya
digaris). Simbol¬simbol yang ada pada jalan keluar selalu berlawanan satu
dengan yang lain. Bila S diberi logika 1 dan R diberi logika 0, maka output
Q akan berada pada logika 0 dan Q not pada logika 1. Bila R diberi logika 1
dan S diberi logika 0 maka keadaan output akan berubah menjadi Q berada
pada logik 1 dan Q not pada logika 0. Sifat paling penting dari Flip¬Flop
adalah bahwa sistem ini dapat menempati salah satu dari dua keadaan stabil
yaitu stabil I diperoleh saat Q =1 dan Q not = 0, stabil ke II diperoleh saat

Q=0 dan Q not = 1

5
 Tabel Kebenaran

Yang dimaksud kondisi terlarang yaitu keadaaan yang tidak

diperbolehkan dimana kondisi output Q sama dengan Q not yaitu pada saat
S=0 dan R=0 Yang dimaksud dengan kondisi memori yaitu saat S=1 dan
R=1, output Q dan Qnot akan menghasilkan perbedaan yaitu jika Q=0 maka
Qnot = 1 atau sebaliknya jika Q=1 maka Q not =0

2. D Flip Flop
D flipflop adalah RS flipflop yang ditambah dengan suatu inventer
pada reset inputnya.Sifat dari D flipflop adalah bila input D (Data) dan pulsa
clock berlogika 1, maka output Q akan berlogika 1.Bila input D berlogika
0, maka D flipflop akan berada pada keadaan reset atau output Q berlogika
0.
Tabel Kebenaran
6
3. T Flip Flop
Rangkaian T flip-flop atau Togle flip-flop dapat dibentuk dari
modifikasi clocked RSFF, DFF maupun JKFF. TFF mempunyai sebuah
terminal input T dan dua buah terminal output Q dan Qnot. TFF banyak
digunakan pada rangkaian Counter, frekuensi deviden dan sebagainya.

Tabel Kebenaran

7
4. JK Flip Flop

Rangkaian JK flip-flop sebenarnya merupakan rangkaian

modifikasi dari RS flip-flop yang dimodifikasi sedemikian rupa sehingga
hasil tabel kebenaran RS flip-flop hampir mirip dengan JK flip-flop.
BedanyaBedanya adalah pada JK flip-flop tidak terdapat kondisi terlarang.
JK flip-flop mempunyai 2 input yaitu input J dan input K.
RangkaianRangkaian JK flip-flop merupakan rangkaian flip-flop yang
paling universal karna JK flip-flop mempunyai semua sifat flip-flop
lainnya baik dari RS flip-flop maupun D flip-flop. Kelebihanlah JK flip
dapat dirubah menjadi rangkaian T flip-flop
JK flip-flop sering disebut dengan JK FF induk hamba atau Master
Slave JK FF karena terdiri dari dua buah flip-flop, yaitu Master FF dan Slave
FF. Master Slave JK FF ini memiliki 3 buah terminal input yaitu J, K dan
Clock. Sedangkan IC yang dipakai untuk menyusun JK FF adalah tipe 7473
yang mempunyai 2 buah JK flip-flop dimana layoutnya dapat dilihat pada
Vodemaccum IC (Data bookc IC). Kelebihan JK FF terhadap FF
sebelumnya yaitu JK FF tidak mempunyai kondisi terlarang artinya
berapapun input yang diberikan asal ada clock maka akan terjadi perubahan
pada output.
 8
Pada gambar berikut akan ditunjukkan rangkaian JK flip-flop dengan
gerbang nand.

Dalam rangkaian digital JK flip-flop disimbolkan sebagai gambar berikut :

Prinsip kerja JK flip-flop hampir sama dengan RS flip-flop hanya saja

kondisi terlarang sudah dihilangkan dan pada kondisi tersebut JK flip-flop dapat
berubah menjadi Tanggung flip-flop. Pada RS flip-flop saat kedua input bernilai
1 merupakan kondisi terlarang maka tidak berlaku demikian jika pada JK flip-
flop. PadaPada JK flip-flop saat kedua input J dan K bernilai 1 maka flip-flop
tersebut akan berubah menjadi flip-flop toogle atau T flip-flop.
9
 JK flip-flop master / slave merupakan pengembangan dari RS flip-flop dan
JK flip-flop. Pada JK flip-flop master / slave ini dibangun dari 2 bagian yaitu bagian
Master (Majikan) dan bagian Slave (Budak). Kedua bagian pada JK flip-flop master
slave tersebut pada dasarnya adalah RS flip-flop atau JK flip-flop. JK flip-flop
master / slave dapat dibuat menggunakan 2 buah RS flip-flop maupun 2 buah JK
flip flop, untuk lebih jelasnya dapat dilihat pada rangkaian dasar JK flip-flop master
/ slave berikut.

Rangkaian Dasar JK Flip-Flop Master/Slave Dari RS Flip-Flop

RangkaianRangkaian Dasar JK Flip-Flop Master/Slave Dari JK Flip-Flop

10
 Dari kedua rangkaian dasar JK flip-flop master/slave diatas memiliki output
yang sama apabila diberikan data input yang sama. Output pada JK flip-flop master
/ slave akan berubah sesuai dengan data input pada jalur masukan J dan K pada saat
diberikan pulsa clock. Perubahan output JK flip-flop master / slave ini terjadi pada
saat perubahan pulsa clock dari puncak positif ke sisi negatif (terpicu-pinggiran-
positif). Prinsip kerja dari JK flip-flop master / slave diatas dapat dibuat suatu
timing diagram sebagai berikut.
Timing Diagram JK Flip-Flop Master / Slave

Prinsip kerja dari JK flip-flop master / slave adalah sebagai berikut.

Pertama, flip-flop master terpicu-pinggiran-positif dan flip-flop slave terpicu-
pinggiran-negatif. Oleh karenanya, flip-flop master memberikan tanggapan
terhadap masukan-masukan J dan K nya sebelum flip-flop slave. Jika J=1 dan K=0,
flip-flop master diset pada saat pinggiran pulsa clock positif diberikan. Keluaran Q
yang tinggi dari flip-flop utama mendrive masukan J pada flip-flop slave, maka
pada saat pinggian pulsa clock negatif diberikan, flip-flop slave diset, menyamai
kerja flip-flop master. Jika J=0 dan K=1, flip-flop master direset pada saat pinggiran
naik pulsa clock diberikan.
Keluaran Q yang tinggi dari flip-flop master menuju ke masukan K pada
flip-flop slave. Oleh karenanya, kedatangan pinggiran turun pulsa clock mendorong
flip-flop slave untuk reset. Sekali lagi, flip-flop slave menyamai kerja flip-flop
master. Jika masukan J dan K pada flip-flop master adalah tinggi, maka flip-flop ini
toggle pada saat pinggiran pulsa clock positif diberikan sedang flip-flop slave
toggle pada saat pinggiran pulsa clock negatif diberikan. Dengan demikian, apapun
yang dilakukan oleh flip-flop master, akan dilakukan pula oleh flip-flop slave: jika
flip-flop master diset, flip-flop slave diset; jika flip-flop master direset, flip-flop
slave direset pula.
 11

BAB III
PENUTUP

3.1 Kesimpulan
Jadi rangkaian flipflop adalah rangkaian yang dapat bekerja hanya dengan
dua buah input dan output secara berlawanan. Flip flop juga merupakan
rangkaianyang penting dalam sistem elektroni digital dan juga elemen
penyimpanan dasar pada logika sekuensial yang digunakan pada komputer, alat
komunikasi dan tipe elektronik lainnya. Clock adalah salah satu masukan yang ada
dalam beberapa rangkaian Flip-flop. Sinyal clock mencegah flip-flop berubah
keadaan sebelum waktunya.
JK flip-flop sering disebut dengan JK FF induk hamba atau Master Slave
JK FF karena terdiri dari dua buah flip-flop, yaitu Master FF dan Slave FF.
Sedangkan tabel kebenaran digunakan untuk mengetahui benar atau tidaknya
rangkaian yang telah kita buat.

DAFTAR PUSTAKA

1. http://rendy.blog.st3telkom.ac.id/makalah-flip-flop/
2. https://www.jalankatak.com/id/jk-flip-flop/
3. http://elektronika-dasar.web.id/jk-flip-flop/
4. https://www.academia.edu/8208905/DASAR_TEKNIK_DIGITAL_JK-
FLIP_FLOP
12