TUGAS 2 penjelasan D Flip Flop

Nama : Harits Nur Hidayat

NIM : 171041027
MATKUL : Perancangan Sistem Digital
 D Flip-Flop

D Flip-Flop adalah Set-Reset flip-flop (SR flip-flop) yang dimodifikasi dengan

penambahan inverter untuk mencegah input S dan R berada pada level logika yang sama.
Salah satu kelemahan utama dari rangkaian SR Gerbang NAND Bistabil dasar adalah
bahwa kondisi input SET = "0" yang tidak ditentukan dan RESET = "0" dilarang.

Keadaan ini akan memaksa kedua output berada pada logika "1", menunggangi tindakan
penguncian umpanbalik dan input mana pun yang masuk ke level logika "1" pertama akan
kehilangan kontrol, sedangkan input lainnya masih pada logika "0" mengontrol status
yang dihasilkan kait/kunci (latch).

Tetapi untuk mencegah hal ini terjadi, inverter dapat dihubungkan antara input "SET" dan
"RESET" untuk menghasilkan tipe lain dari rangkaian Flip-Flop yang dikenal sebagai
Data Latch, Delay Flip-Flop, D Bistabil, D-tipe Flip-Flop atau cukup D Flip-Flop seperti
yang lebih umum disebut.
Rangkaian D Flip-Flop
Tabel Kebenaran untuk D Flip-Flop
D Flip-Flop Master-Slave

D Flip-Flop dasar dapat ditingkatkan lebih lanjut dengan menambahkan SR

flip-flop kedua ke outputnya yang diaktifkan pada sinyal clock
komplementer untuk menghasilkan "D flip-flop Master-Slave". Di leading
edge (tepi depan) sinyal clock (LOW-to-HIGH) tahap pertama, "master"
mengunci kondisi input pada D, sedangkan tahap output dinonaktifkan.

Di trailing edge dari sinyal clock (HIGH-to-LOW) tahap "slave" kedua

sekarang diaktifkan, menempel pada output dari rangkaian master
pertama. Kemudian tahap output tampaknya dipicu (triggered) pada tepi
(edge) negatif dari pulsa clock. D Flip-Flop Master-Slave dapat dibangun
oleh cascading bersama dari dua kait dengan fasa clock berlawanan seperti
yang ditunjukkan.
Rangkaian D Flip-Flop Master-Slave
D Flip-Flop sebagai Latch Data
Selain pembagian frekuensi, aplikasi lain yang berguna dari D
Flip-Flop adalah sebagai Data Latch. Sebuah kait (latch) data
dapat digunakan sebagai perangkat untuk memegang atau
mengingat data yang ada pada input datanya, sehingga
bertindak sedikit seperti perangkat memori bit tunggal dan IC
seperti TTL 74LS74 atau CMOS 4042 tersedia dalam format
Quad persis untuk tujuan ini.

Dengan menghubungkan bersama-sama empat, kait data 1-bit

sehingga semua input clock mereka terhubung bersama dan
"clocked" pada saat yang sama, latch data "4-bit" sederhana
Data Latch Transparan
Data latch adalah perangkat yang sangat berguna dalam rangkaian
elektronik dan komputer. Mereka dapat dirancang untuk memiliki
impedansi output yang sangat tinggi di kedua output Q dan
kebalikannya atau melengkapi output  untuk mengurangi efek
impedansi pada rangkaian penghubung ketika digunakan sebagai
penyangga, port I/O, driver bus dua arah atau bahkan display driver.

Tetapi satu latch data "1-bit" tidak terlalu praktis untuk digunakan
dengan sendirinya dan sebagai gantinya tersedia secara komersial IC
menggabungkan 4, 8, 10, 16 atau bahkan 32 data individual latch ke
dalam satu paket IC tunggal, dan satu perangkat IC tersebut adalah
74LS373 Octal D latch transparan.
Kedelapan latch data individu atau Bistabil dari 74LS373 adalah
"transparan" D Flip-Flop, yang berarti bahwa ketika input clock (CLK)
adalah HIGH pada level logika "1", (tetapi juga dapat menjadi aktif
low) output pada Q mengikuti input data D.

Dalam konfigurasi ini latch dikatakan "terbuka" dan jalur dari input  ke
output  tampaknya "transparan" karena data mengalir melalui itu
tanpa hambatan, maka nama kait/latch transparan. Ketika sinyal clock
adalah LOW di tingkat logika “0”, latch “menutup” dan output
di  terkunci pada nilai terakhir dari data yang hadir sebelum sinyal
clock berubah dan tidak ada perubahan lagi dalam menanggapi .
Kesimpulan D Flip-Flop
Data atau D Flip-Flop dapat dibangun menggunakan sepasang SR latch
back-to-back dan menghubungkan inverter (Gerbang NOT) antara input S
dan R untuk memungkinkan input D (data) tunggal. Rangkaian D Flip-Flop
dasar dapat ditingkatkan lebih lanjut dengan menambahkan SR flip-flop
kedua ke outputnya yang diaktifkan pada sinyal clock komplementer untuk
menghasilkan perangkat “Master-Slave D flip-flop”.

Perbedaan antara D latch dan D Flip-Flop adalah bahwa latch tidak

memiliki sinyal clock untuk mengubah keadaan sedangkan flip-flop selalu.
D flip-flop adalah perangkat yang dipicu tepi (edge triggered) yang
mentransfer data input ke  pada clock naik atau turunnya tepi/edge. Latch
Data adalah perangkat level-sensitif seperti latch data dan latch transparan.
TERIMAKASIH