FLIP-FLOP DALAM KEHIDUPAN

SEHARI-HARI

Oleh :
Pendidikan Teknologi Informasi 2015 dan S1 Teknik
Informatika 2015

Universitas Negeri Surabaya

Jalan Ketintang Surabaya

PENGERTIAN FLIP FLOP

Flip-Flop Flip-flop merupakan rangkaian utama dalam logika

sekuensial. Counter, register serta rangkaian sekuensial lain
disusun dengan menggunakan flip-flop sebagai komponen
utama. Flip-flop adalah rangkaian yang mempunyai fungsi
pengingat (memory). Artinya rangkaian ini mampu melakukan
proses penyimpanan data sesuai dengan kombinasi masukan
yang diberikan kepadanya. Data yang tersimpan itu dapat
dikeluarkan sesuai dengan kombinasi masukan yang diberikan.
Rangkaian flip – flop merupakan rangkaian bistabil yang dapat
menghasilkan kondisi logika 0 dan 1 pada keluarannya.
Kapasitas dari rangkaian flip flop adalah 1 bit. Selama salah
satu dayanya masih terpasang maka memorinya akan
bertahan.

JENIS FLIP FLOP

1. RS Flip-flop/Pengunci
2. RS Flip-flop dengan Clock
3. Delay(D)Flip-Flop
4. JK Flip-Flop
5. Toogle (T) Flip-Flop

1. RS Flip-flop/Pengunci
Flip-flop R-S adalah rangkaian dasar dari semua jenis flip-flop
yang ada. Flip-flop RS disusun dari dua buah gerbang NAND 2
masukan. Dua masukan flip-flop ini adalah S (set) dan R (reset),
serta dua keluarannya adalah Q dan Q’. Kondisi keluaran akan
tetap ketika kedua masukan R dan S berlogika 0. Sedangkan
pada kondisi masukan R dan S berlogika 1 maka kedua
keluaran akan berlogika 1, hal ini sangat dihindari karena bila
kondisi masukan diubah menjadi berlogika 0 kondisi kelurannya
tidak dapat diprediksi (bisa 1 atau 0). Keadaan ini disebut
kondisi terlarang. Rangkaian Percobaan Flip-Flop R-S beserta
simbolnya
Rangkaian internal flip flop R-S

Tabel kebenaran dari flip – flop R-S

Berdasarkan tabel diatas, pada saat S dan R bernilai 0 atau

dapat dikatakan bahwa lampu S dan R dalam keadaan mati
maka akan terjadi keadaan larangan yaitu keluaran pada Q
yang bernilai 1. Hal tersebut, berarti bahwasanya pada saat
keadaan tersebut nilai kedua keluaran menjadi tinggi.
Pada saat S bernilai 0 dan R bernilai 1 maka akan
mempengaruhi pada nilai keluaran Q yaitu 1 yang berarti pada
lampu Q akan menyala. Hal tersebut dinamakan keadaan set,
yaitu keadaan dimana logika 0 mengaktifkan masukan S dan
menset keluaran Q normal menjadi 1. Logika 0 pada gerbang
NAND yang pertama akan membangkitkan 1 pada keluaran.lalu
keluaran ini diumpankan lagi ke gerbang NAND yang ke 2.
Dengan dua masukan 1 pada gebang yang ke 2, akan
mendorong keluaran Q menjadi 0.

PENERAPAN FLIP-FLOP RS

Mesin Sekuensial Elektronis

Banyak untai sekuensial yang merupakan realisasi secara

elektronis dari mesin sekuensial. Beberapa diantaranya seperti
sistem switching telepon, elevator automatis, sistem kontrol
lampu lalu lintas dan untai-untai elektronis dalam kalkulator.
Sebuah mesin sekuensial elektronis adalah sebuah peralatan
yang mampu menampilkan sekumpulan karakteristik
berurutan. Untai ini merealisasikan urutan sekuensial yang
diperlukan dan diberikan. Karena keadaan berikutnya dan
keluaran dari sebuah mesin sekuensial tergantung pada
keberadaan masa lalu dari mesin, maka mesin sekuensial
elektronis harus menggunakan peralatan yang mempunyai
kemampuan untuk “mengingat” tingkah laku sebelumnya dari
mesin. Sebuah untai kombinasi tidak dapat menyatakan
keberadaan masa lalunya, karena keluarannya hanya
tergantung pada masukan saat ini. Di bawah akan diterangkan
tentang R-S flip-flop yang merupakan bagian dasar dari
rangkaian pengingat. R-S flip-flop dapat dibuat dengan
menggunakan dua gerbang logika NOR.

Switching telepon

Elevator automatis
2. Flip-flop RS dengan Clock
Flip – flop R-S dengan clock merupakan rangkaian dasar dari flip
– flop yaitu R-S yang terdiri atas 2 gerbang NAND dan
menambah beberapa gerbang pada bagian inputnya, flip-flop
tersebut hanya dapat merespon input selama terdapat clock
pulsa. Output dari flip-flop tidak akan berubah selama clock
pulsanya 0 meskipun terjadi perubahan pada inputnya. Output
flip-flop hanya akan berubah sesuai dengan perubahan
inputnya jika clock pulsa bernilai 1.

Rangkaian Percobaan Flip-Flop R-S dengan clock beserta

simbolnya

Tabel kebenaran dari flip – flop R-S dengan clock

Berdasarkan tabel tersebut, pada saat clock = 1, nilai S dan R
sama-sama bernilai 0. Sedangkan pada keluaran Q tidak terjadi
perubahan. Jika pada clock, S, dan R sama-sama memiliki nilai
1 maka akan terjadi keadaan larangan. Karena pada saat
keadaan tersebut nilai keluaran akan tinggi. Pada saat clock =
1, S = 1, dan R = 0 maka keluaran Q akan diatur atau direset
oleh clock untuk memiliki nilai 1.
Diagram Waktu

3. Delay (D) Flip Flop

Flip-flop D dapat disusun dari flip-flop S-R yang ditambah

dengan suatu inventer pada reset inputnya. Sifatnya bila input
D (Data) dan pulsa clock berlogik 1, maka output Q akan
berlogik 1 dan bilamana input D berlogik 0, maka D flip-flop
akan berada pada keadaan reset atau output Q berlogik 0. Flip-
flop D hanya memiliki input data tunggal (D) dan input detak
(CK). Flip-flop D sering kali disebut juga sebagai flip-flop tunda.
Nama ini menggambarkan operasi unit ini. Apapun bentuk input
pada input data (D), input tersebut akan tertunda selama satu
pulsa detak untuk mencapai output normal (Q). Data
dipindahkan ke output pada transisi detak Low ke High. Flip –
flop D juga merupakan modifikasi dari RS flip-flop memakai
clock. Input D disalurkan secara langsung ke S.

Contoh rangkaian Flip-flop D beserta simbolnya

Penerapan Flip Flop D (Delay)

Data flip-flop merupakan pengemangan dari RS flip-flop, pada D

flip-flop kondisi output terlarang (tidak tentu) tidak lagi terjadi.
Data flip-flop sering juga disebut dengan istilah D-FF sehingga
lebih mudah dalam penyebutannya. Data flip-flop merupakan
dasar dari rangkaian utama sebuah memori penyimpan data
digital. Input atau masukan pada RS flip-flop adalah 2 buah
yaitu R (reset) dan S (set), kedua input tersebut dimodifikasi
sehingga pada Data flip-flop menjadi 1 buah input saja yaitu
input atau masukan D (data) saja. Model modifikasi RS flip-
flopmenjadi D flip-flop adalah dengan penambahan gerbang
NOT (Inverter) dari input S ke input R pada RS flip-flop. Data
flip-flop merupakan dasar dari pembuatan memori digital 1 bit.
Data Flip-flop sering juga disebut sebagai D-latch.

Flip-flop merupakan salahsatu dari banyak aplikasi pada sistem

digital. Flip-flop ini berfungsi sebagai media penyimpan data
sementara. Dalam satu flip-flop, hanya 1 bit data yang bisa
disimpan.
Sebagai bahan perbandingan, perlu kita ketahui bahwa :
1 byte = 8 bit
1 KB (kilo byte) = 1024 byte
1 MB (mega byte) = 1024 KB
1 GB (giga byte) = 1024 MB
Jika kita lihat perbandingan di atas, tentu kita akan
mendapatkan bahwa memory yang dapat disimpan oleh satu
flip-flop tentunya sangat kecil sekali. Begitulah, agar kita dapat
memahami bagaimana suatu memory dapat menampung data
yang sangat besar tentu kita harus tahu terlebih dahulu
bagaimana data yang berukuran kecil itu disimpan.
4. JK Flip-flop

Flip-flop ini dapat dianggap sebagai flip-flop universal, karena

flip-flop jenis lain dapat dibuat dari flip-flop JK. Simbol logika
terbagi tiga input sinkron (J, K dan CK). Input J dan K merupakan
input data, dan input clock memindahkan data dari input ke
output. Diperlukan keseluruhan pulsa (bukan sekedar tansisi
low ke high atau high ke low saja) untuk memindahkan data
dari input ke output. IC yang digunakan dalam JK flip-flop
adalah IC 7400.
Dua sifat unik dari flip-flop JK adalah:
1. Jika kedua data input pada keadaan nol, tidak akan terjadi
perubahan pada output meskipun diberikan sinyal clock (output
tetap).
2. Jika kedua data input pada keadaan satu, pada tiap pulsa
clock data output akan berubah dari sebelumnya (komplemen
dari data sebelumnya).
Gambar 9. Rangkaian dan simbol dari Flip flop JK

Togel ↑ 1 1 Togel Bentuk menjadi keadaan berlawanan

Tabel Kebenaran Flip-flop J-K:
Keterangan :
0 = rendah
1 = tinggi
↑ = clock dari rendah ke tinggi
↓ = clock dari tinggi ke rendah
togel = kedaan berlawanan dari output sebelumnya
Bila input J=1 K=0 maka akan menghasilkan output Q=1 dan
keadaan Set. Bila input J=0 K=1 maka akan menghasilkan
output Q=0 dan keadaan Reset. Bila Input J=0 K=0 maka akan
menghasilkan output dan keadaan seperti sebelumnya. Bila
Input J=1 K=1 maka akan menghasilkan Toggle output yaitu
kebalikan dari output sebelumnya.

Diagram Waktu
Penerapan JK Flip-flop
Pada simulasi EWB digunakan gerbang AND untuk menyeder-
hanakan setiap pergantian dari detik ke menit dan menit ke jam
di reset rangkaian simulasi, namun pada prakteknya dapat
digunakan IC 7408 yaitu empat rangkap gerbang AND dengan
dua input.

Rangkaian pada jam digital

5. Flip Flop T (Toogle)

Gambar dibawah adalah diagram T flip flop atau Togel flip flop,
dan dilengkapi dengan tabel kebenarannya seperti ditunjukkan
pada tabel 13. Menurut Tabel 13. Keluaran Q selalu berubah
setiap kali terjadi perubahan gelombang masukan dari 0 ke 1,
atau sisi naik dari sebuah gelombang masukan. Bila keluaran Q
berada pada level 1, dan terjadi perubahan positip pada
masukan T, keluaran Q berubah menjadi 0, dan bila terjadi sisi
naik lagi pada masukan T, keluaran akan kembali ke level 1
lagi. Keadaan togel ini terjadi pada keluaran, dari keadaan yang
satu kekeadaan yang lain, terus penerus sepanjang pada
masukan T diberikan gelombang pulsa. Bentuk gelombang
yang ada pada Gambar menggambarkan terjadinya togel pada
sisi naik dari pulsa masukkannya. Gambar 15. Simbol Dan
Bentuk Gelombang T Flip-flop

Simbol dan bentuk gelombang T flip flop

Tabel Kebenaran T Flip Flop

Keluaran T flip flop selalu berubah pada sisi naik dari setiap
gelombang pulsa masukan T. T flip flop yang dibicarakan adalah
T flip flop dengan picu sisi positif, tetapi ada juga T flip-flop
dengan picu sisi negatif
Penerapan T (Toogle) Flip-Flop

Saklar debounching pada masukan T flip-flop. Setiap masukan

pada Togel flip-flop, harus bersih dari bentuk operasi yang tidak
mantap. T flip-flop akan selalu merespon jika pada masukan
terdapat noise. Keluaran keadaan ini menjadi tidak menentu,
yang sering dikenal sebagai bounching. Efek bounching biasa
terjadi pada rangkaian yang menggunakan saklar masukan
secara mekanis. Misalnya saklar yang dipasang seperti pada
Gambar dibawah.

Rangkaian Saklar Yang Memungkinkan Terjadinya Bounching

Dan Bentuk Gelombang Bounching Pada T Flip-flop

Bouncing terjadi pada saat kontak secara mekanis, karena pada

saat itu terjadi pantulan sehingga terjadi hubung dan tidak
hubung, secara logik terjadi 1 dan 0 secara berulang seperti
pada gelombang T, yang menghasilkan bentuk keluaran pada
Q, lihat Gambar 17. Untuk menghindari terjadinya bounching,
pada saklar mekanis dipasang rangkaian pengancing (latch)
seperti pada gambar dibawah.
Rangkaian Saklar Debounching Menggunakan Pengancing
(latch) Untuk Menghindari Terjadinya Bounching Pada T Flip-flop

Pada keluaran saklar S terjadi bounching terutama pada saat

terjadi kontak mekanis lihat bentuk gelombang A pada ujung
depan, atau gelombang B pada ujung belakang. Setelah
melewati rangkaian latch, lihat keluaran T, bounching tidak
terjadi lagi. Rangkaian seperti ini disebut rangkaian
debounching.