MODUL 5 RANGKAIAN PERANCANGAN DAN IMPLEMENTASI DISPLAY

LCD MENGGUNAKAN MODUL VGA PADA FPGA

Rhesa Janitra Adi Pratama (13218082)

Asisten: Mikael Wahyu
Tanggal Percobaan: 15/11/2019
EL2102-Praktikum Sistem Digital
Laboratorium Dasar Teknik Elektro - Sekolah Teknik Elektro dan Informatika ITB

Abstrak (horizontal dan vertical). Berikut adalah

penjelasan beberapa sinyal yang digunakan :
Pada Jumat, 15 November 2019 telah dilakukan percobaan
pengimplementasian LCD menggunakan modul VGA pada
a. Horizontal Sync (TTL level)
FPGA dengan menggunakan bahasa VHDL sebagai
kodenya. Setelah mengenal bagaimana cara
Sinyal ini akan aktif pada range piksel kolom 0
pengimplementasiannya, dilakukan percobaan dengan
sampai dengan 639. Sehingga kalau sinyal ini
menampilkan beberapa modul yang ada di modul praktikum
tidak aktif, yang terjadi adalah pergantian baris.
kali ini.
Kata kunci: VGA, FPGA, VHDL.. b. Vertical Sync (TTL level)

Sinyal ini akan aktif pada range piksel baris 0

1. PENDAHULUAN
Pada praktikum kali ini telah dibawa dari rumah
kode VHDL untuk pengimplementasian modul
dalam praktikum ini. 1. Menampilkan bendera
merah putih pada layar, 2. Menampilkan kotak
persegi berwarna merah di ujung kiri atas layar
dengan background berwarna putih, 3. Sama
seperti percobaan 2 namun dapat digerakkan ke
kanan, kiri, atas, bawah dengan menggunakan
input pushbutton yang ada pada board FPGA
ALTERA DE1.
sampai dengan 479.
c. Sinyal RGB (Analog 3 pin: 0,7 – 1 V)
Sinyal ini merepresentasikan intensitas untuk
masing2 komponen warna merah, hijau, dan biru
untuk setiap pixel yang saat itu aktif. Sehingga
yang terjadi ketiga sinyal ini berubah-ubah sesuai
pixel yang sedang aktif dalam proses scanning
(dari kiri ke kanan untuk setiap baris, selanjutnya
dari baris paling atas sampai baris paling bawah).
[1].

2. STUDI PUSTAKA

2.1 VGA

Video Graphics Array (VGA) masih menjadi

interface yang popular untuk sebuah tampilan.
VGA interface ini masih banyak ditemukan di
beberapa device sekarang, misalnya layar LCD
dan proyektor. VGA interface ini terdapat juga di Gambar 2.1 Timing Signal untukVGA 640x480 pixel
board altera yang kita gunakan saat ini. Sumber : Modul Praktikum Sistem Digital, LDTE, 2018-
Padapercobaan kali ini tampilan VGA digunakan 2019
agar tampilan hasil desain yang kita rancang
menjadi lebih menarik, tidak terbatas hanya pada
LED atau 7-Segment. Tujuan percobaan kali ini
juga adalah memberikan ilustrasi penggunaan
interface I/O yang ada pada FPGA, misalnya 3. METODOLOGI
GPIO, komunikasi serial menggunakan RS232, Alat yang digunakan untuk praktikum kali ini :
Audio CODEC, LCD karakter 16x2, dll. Interface
ke VGA menggunakan 2 jenis sinyal, yaitu : sinyal • FPGA ALTERA DE1
warna (Merah, Hijau, dan Biru) dan sinyal sinkron
Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB 1
 • Kabel downloader USB-Blaster 3.3 PERCOBAAN 3
• Komputer (PC) yang telah terinstal
Quartus II
Buatlah agar gambar kotak yang telah anda buat
• Catu Daya agar dapat bergerak berdasar kan input dari push-
button yang ada di board. Kotak ini harus dapat
• Kabel dan konektor tambahan. digerakan ke empat arah: kiri, kanan, atas, bawah
dengan empat button yang berbeda-beda. Caranya:

3.1 PERCOBAAN 1
1. Ujung kiri atas dari gambar tersebut harus
Gambarlah bendera merah putih di layar monitor,
dibuat agar dapat diubah-ubah.
atas merah (R = 111111 G = B = 000000) dan bawah
putih (R = G = B = 111111). Batas merah dari pixel 2. Membuat dua buah FSM/counter: satu
vertikal 1 – 240 dan batas putih 241 – 479. FSM untuk menghasilkan posisi batas atas
(baris), satu FSM untuk menghasilkan
posisi batas kiri. Tentu saja counter ini
harus dibatasi maksimum dan
minimumnya sesuai jumlah baris dan
kolom yang ada di layar. Untuk setiap FSM
harus dapat menghitung maju (up-
counting: ... → 100 →101→102→ ...) dan
mundur (down counting: ... → 87→86→85
→ ...). FSM ini harus diclock, namun tidak
boleh terlalu cepat agar gerakan kotak tadi
juga tidak terlalu cepat. Misalnya 20 Hz –
50 Hz.
Gambar 3.1 Gambar contoh keluaran pada layar
3. Membuat input untuk perintah up/down
Sumber : Modul Praktikum Sistem Digital, LDTE, 2018-
2019 counting pada kedua FSM menggunakan
push-button.

4. HASIL DAN ANALISIS

3.2 PERCOBAAN 2
Gambarlah kotak persegi berwarna merah di pojok 4.1 PERCOBAAN 1
kanan atas dengan batas vertikal pixel 1-59 dan
batas horizontal pixel 10-59 dengan background
putih.

Gambar 4.1/ Gambar contoh keluaran pada layar

Sumber : Modul Praktikum Sistem Digital, LDTE, 2018-
2019

Berikut adalah hasil yang ditampilkan di layer dan

dicatat di BCL. Saat counter pixel_vert dibawah 239
Gambar 3.2 Gambar contoh keluaran pada layar
maka
Sumber : Modul Praktikum Sistem Digital, LDTE, 2018-
2019 red <= (OTHERS=>’1’);
green <= (OTHERS=>’0’);
blue <=(OTHERS=>’0’);
Saat pixel_vert diatas 238 maka,

Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB 2

red <= (OTHERS=>’1’); If kiri = ‘0’ and Batas_kiri > 0 then
green <= (OTHERS=>’1’); Batas_kanan <= Batas_kanan – 1;
blue <=(OTHERS=>’1’); Batas_kiri <= Batas_kiri - 1;
Else
Sehingga didapat gambar bendera merah putih di Batas_kanan <= Batas_kanan ;
layer.
Batas_kiri <= Batas_kiri ;
End if
4.2 PERCOBAAN 2 If kanan = ‘0’ and Batas_kanan < 639 then
Batas_kanan <= Batas_kanan + 1;
Batas_kiri <= Batas_kiri + 1;
Else
Batas_kanan <= Batas_kanan;
Batas_kiri <= Batas_kiri;
End if
If atas = ‘0’ and Batas_atas > 0 then
Batas_atas <= Batas_atas – 1;
Gambar 4.2 Gambar contoh keluaran pada layar Batas_bawah <= Batas_bawah - 1;
Sumber : Modul Praktikum Sistem Digital, LDTE, 2018- Else
2019
Batas_atas <= Batas_atas ;
Batas_bawah <= Batas_bawah ;
Berikut adalah hasil yang didapat pada layer
monitor yang dicatat pada BCL. Saat pixel_vert > 9 If bawah = ‘0’ and Batas_bawah < 479 then
dan pixel_vert < 60, dan pixel_horiz > 9 dan Batas_bawah <= Batas_bawah;
pixel_horiz <60, maka :
Batas_atas <= Batas_atas;
red <= (OTHERS=>’1’);
Else
green <= (OTHERS=>’0’);
Batas_bawah <= Batas_bawah;
blue <=(OTHERS=>’0’);
Batas_atas <= Batas_atas;
ELSE
End if
red <= (OTHERS=>’1’);
green <= (OTHERS=>’1’);
Berikut hasil yang didapat pada BCL.
blue <=(OTHERS=>’1’);

4.3 PERCOBAAN 3
Pada percobaan kali ini, sama seperti percobaan 2,
namun kotaknya harus bisa digerakkan dengan
input :
PIN_R22 (Key 0) : Gerak ke kiri,
PIN_R21 (Key 1) : Gerak ke atas,
PIN_T22 (Key 2) : Gerak ke kanan,
PIN _T21 (Key 3) : Gerak ke bawah.
If (fsm_clk’event and fsm_clk = ‘1’) then

Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB 3

 Gambar 4.3 Gambar contoh keluaran pada layar
Sumber : Modul Praktikum Sistem Digital, LDTE, 2018-
2019

5. KESIMPULAN
Cara untuk mengimplementasikan kode
VHDL pada layar monitor adalah dengan
modul VGA yang yang outputnya ada di LCD
layar monitor. Sebelum
mengimplementasikan kode VHDL ke Video
Graphic Array yang merupakan interface
untuk menghasilkan gambar di layar monitor,
kode VHDL harus dicompile dan di upload ke
FPGA board supaya bisa disambungkan
menggunakan kabel VGA sebagai output pada
layar. Implementasi kode VHDL adalah
menentukan letak dan waktu penyalaan RGB
pada layar dan mengubah sinyal digital ke
sinyal analog yang nantinya akan diproses
oleh layar monitor sehingga tampak gambar.

DAFTAR PUSTAKA
[1] Buku Pentunjuk Praktikum Sistem Digital EL
2102. LDTE. 2019, Modul 5.

Laporan Praktikum - Laboratorium Dasar Teknik Elektro – STEI ITB 4