TUGAS TAMBAHAN

ELEKTRONIKA DAYA

Disusun oleh :
Nama : M.Ichsan Dwi Putranto
NIM : 03041181823009

UNIVERSITAS SRIWIJAYA
FAKULTAS TEKNIK
JURUSAN TEKNIK ELEKTRO
KAMPUS INDRALAYA
2021
 BAB 9

Perangkat Induksi Statis

Ringkasan

Beberapa perangkat dari keluarga induksi statis termasuk transistor induksi statis (SIT),
dioda induksi statis (SID), thyristor induksi statis, transistor transisi punch-through lateral
(LPTT), logika transistor induksi statis (SITL), statis transistor MOS induksi (SIMOS), dan
beban batas pengisian ruang (SCLL) dijelaskan. Teori operasi perangkat induksi statis diberikan
untuk kedua arus yang dikendalikan oleh penghalang potensial dan arus yang dikendalikan oleh
ruang biaya. Konsep baru dari pemancar tembus pandang (PTE), yang beroperasi dengan
transportasi pengangkut mayoritas, adalah disajikan.

1. Pengantar
Perangkat induksi statis ditemukan oleh Nishizawa [28]. ItuIde itu begitu inovatif sehingga
pembentukannya dalam keadaan solid-statekomunitas elektronika pada saat itu kesulitan
memahami dan menerima penemuan ini. Jepang adalah satu-satunya negara di mana perangkat
keluarga induksi statis berhasil dibuat [14]. Jumlah perangkat di keluarga ini terus bertambah
tumbuh seiring waktu. Transistor induksi statis dapat beroperasi dengan adaya 100 kW pada 100
kHz atau 10 W pada 10 GHz. Statislogika transistor induksi memiliki energi switching 100 lebih
kecil daripada pesaing I 2L [8, 9]. Thyristor induksi statis memiliki banyak keunggulan
dibandingkan SCR tradisional, dan statis dioda induksi menunjukkan kecepatan switching tinggi,
kebalikan besar tegangan, dan penurunan tegangan maju rendah.
2. Teori Perangkat Induksi Statis
Penampang transistor induksi statis ditunjukkan pada Gambar 9.1, sedangkan karakteristiknya
ditunjukkan pada Gambar 9.2. Sebuah penghalang potensial elektrostatis yang diinduksi
mengontrol arus di perangkat induksi statis. Penurunan rumus akan menjadi dilakukan untuk
perangkat n-channel, tetapi diperoleh hasil dengan a sedikit modifikasi juga dapat diterapkan
pada perangkat p-channel. Untuk medan listrik kecil yang ada disekitarnya penghalang potensial,
arus drift dan difusi dengan pendekatan sebagai berikut :
 GAMBAR 9.1 Penampang transistor induksi statis.

Dimana Dengan mengalikan kedua sisi persamaan dengan exp

dan mengatur ulang

Dengan mengintegrasikan dari x1 ke x2, dapat diperoleh :

Dengan syarat batas sebagai berikut :

Persamaan (9.3) direduksi menjadi :

 GAMBAR 9.2 Karakteristik desain SIT awal

Perhatikan bahwa persamaan sebelumnya yang diturunkan untuk SIT juga bisa digunakan untuk
menemukan arus di perangkat apa pun yang dikendalikan oleh potensi penghalang, seperti
transistor bipolar atau transistor MOS beroperasi dalam mode subthreshold, atau dalam dioda
Schottky.

3. Karakteristik Induksi Statis Transistor

Sampel dari distribusi potensial di perangkat SI ditampilkanpada Gambar 9.3 [1, 20]. Di
sekitar penghalang potensial itu didekati dengan Plotka [11, 12] dengan menggunakan rumus
parabola (Gbr. 9.4) di sepanjang dan di seberang saluran.
 GAMBAR 9.3 Distribusi potensial dalam SIT: (a) tampilan dari sumber sisi; dan
(b) Tampilan dari sisi saluran pembuangan.

GAMBAR 9.4 Distribusi potensial di sekitar penghalang didekati dengan bentuk parabola.

Mengintegrasikan Persamaan. (9.5) pertama di sepanjang saluran lalu menyeberang saluran

menghasilkan rumus yang sederhana untuk mengalirkan arus masuk transistor SIT n-channel.
di mana F adalah tinggi penghalang potensial dalam kaitannya dengan sumber potensial, NS
adalah konsentrasi elektron di sumber, rasio W = L menggambarkan bentuk potensial pelana di
sekitar penghalang, dan Z adalah panjang strip sumber.

Sebagai ketinggian penghalang F dapat menjadi fungsi linier dari gerbang dan menguras
tegangan,

Persamaan (9.9) menggambarkan karakteristik statis transistor induksi untuk rentang arus kecil.
Untuk arus besar tingkat arus perangkat dikendalikan oleh muatan ruang operator bergerak.
Dalam kasus satu dimensi (1D), distribusi potensialnya dijelaskan dengan persamaan Poisson.

Dimana A adalah penampang perangkat efektif dan adalah s kecepatan pembawa. Untuk
medan listrik kecil dan solusi Persamaan. (9.10) adalah

dan untuk medan listrik yang besar = konstan dan Persamaan. (9.10) menghasilkan:

GAMBAR 9.5 Karakteristik transistor induksi statis digambar skala linear.

dimana L adalah panjang saluran dan nsat 1011 mm = s adalah kecepatan saturasi pembawa.
Dalam perangkat praktis, hubungan tegangan arus dijelaskan dengan hubungan eksponensial
Persamaan. (9.9) untuk arus kecil, persamaan hubungan kuadrat. (9.11), dan, akhirnya, untuk
tegangan besar dengan hubungan kapal yang hampir linier Persamaan. (9.12). Karakteristik SIT
digambar secara linier dan skala logaritmik ditunjukkan pada Gambar 9.5 dan Gambar 9.6,
masing-masing.

GAMBAR 9.6 Karakteristik transistor induksi statis digambar skala logaritmik.

4. Pengoperasian Mode Bipolar perangkat SI

Mode bipolar dari operasi SIT pertama kali dilaporkan pada 1976 oleh Nishizawa dan
Wilamowski [8, 9]. Beberapa kompleks teori untuk mode operasi bipolar dikembangkan [2, 5,
6, 10, 23, 24], tetapi sebenarnya Persamaan sederhana. (9.5) bekerja dengan baik tidak hanya
untuk mode khas operasi SIT, tetapi juga untuk mode bipolar dari operasi SIT. Selanjutnya
sama rumus bekerja sangat baik untuk transistor bipolar klasik. Karakteristik khas dari
transistor SI yang beroperasi pada keduanya mode normal dan bipolar ditunjukkan pada
Gambar. 9.7 dan Gambar 9.8. Penghalang potensial mengontrol arus di SIT dan itu diberikan
oleh
dimana adalah profil dari penghalang potensial di sepanjang saluran. Misalnya, dalam
kasus transistor bipolar npn distribusi potensial di seluruh pangkalan mengacu pada emitor
potensi pada tingkat pengotor referensi NE NS dijelaskan oleh

GAMBAR 9.7 Karakteristik transistor SIT berukuran kecil, beroperasi di kedua mode normal
dan bipolar, dengan VGS sebagai parameter.

GAMBAR 9.8 Karakteristik transistor SIT berukuran kecil, beroperasi dikedua mode normal
dan bipolar, dengan sebagai parameter.
 Setelah memasukkan Persamaan. (9.14) menjadi (9.13) dapat memperoleh persamaan terkenal
untuk arus elektron yang diinjeksikan ke b

Jika Persamaan. (9.13) berlaku untuk SIT dan BJT maka orang dapat berasumsi bahwa itu
juga berlaku untuk mode operasi bipolar dari Transistor SIT. Ini adalah persamaan terkenal
untuk kolektor arus dalam transistor bipolar, tapi kali ini diturunkan menggunakan konsep
aliran arus melalui penghalang potensial.
5. Emitter untuk Perangkat Induksi Statis
Salah satu kekurangan dari SIT adalah bentuknya yang relatif datar dari penghalang potensial
(Gambar. 9.9a). Hal ini menyebabkan pengangkutan pembawa berbasis difusi yang lambat di
sekitar potensi pembatas. Waktu transit pengangkut dapat diperkirakan menggunakan rumus:

dimana Ieff adalah panjang efektif saluran dan D mVT adalah konstanta difusi. Dalam kasus
SIT transistor saluran ini panjangnya 2 mm, sedangkan dalam kasus Transistor SIT dengan
pembatas yang lebih tajam (Gambar. 9.9b) pada saluran panjangnya dikurangi menjadi sekitar
0: 2 mm. Yang sesuai waktu transien masing-masing adalah 2 ns dan 20 ps. Distribusi
potensial yang ditunjukkan pada Gambar 9.3 valid untuk SIT dengan pemancar yang terbuat
dari sambungan p-n tradisional.
 GAMBAR 9.9 Distribusi potensial dalam SIT: (a) sederhana; dan B) dengan penghalang
potensial yang tajam.

GAMBAR 9.10 Berbagai struktur pemancar: (a) sambungan p-n termasuk struktur
heterostruktur dengan bahan SiGe; (b) persimpangan Schottky; dan C) pemancar tembus
(dalam kondisi operasional normal daerah p berada habis dari operator).
Penghalang potensial yang jauh lebih sempit dapat diperoleh ketika yang lain jenis emitor
digunakan. Ada dua penghasil emisi terkenal: (1) persimpangan p-n (Gbr. 9.10a); dan (2)
persimpangan Schottky (Gambar. 9.10b). Untuk perangkat silikon, sambungan p-n memiliki
maju penurunan tegangan 0,7–0,8 V sementara pemancar Schottky 0,2– 0,3 V. Karena dioda
Schottky adalah perangkat pembawa mayoritas, efek penyimpanan pembawa dapat diabaikan.
Struktur emitor lain yang menarik ditunjukkan pada Gambar 9.10c. Emitor ini memiliki
semua keuntungan bahkan dari dioda Schottky meskipun dibuat dari sambungan p-n. Konsep
perangkat induksi statis dapat digunakan secara terpisah dari jenis emitor yang ditunjukkan
pada Gambar 9.10. Dengan Tipe Schottky dan tipe punch-through memancarkan penghalang
potensial jauh lebih sempit dan ini menghasilkan respons yang lebih cepat waktu dan
penguatan arus yang lebih besar dalam mode bipolar operasi.
6. Dioda Induksi Statis
Mode bipolar dari operasi SIT juga dapat digunakan dapatkan dioda dengan penurunan
tegangan maju rendah dan dapat diabaikan efek penyimpanan pembawa [2, 5, 13, 23, 24].
Dioda induksi statis dapat diperoleh dengan menyingkat gerbang ke emitor statis transistor
induksi. Dioda semacam itu memiliki semua keunggulan a transistor induksi statis seperti
stabilitas termal dan pendek beralih waktu. Penampang dioda seperti itu ditunjukkan pada
Gambar 9.11.

GAMBAR 9.11 Dioda induksi statis: (a) diagram sirkuit; dan (b) menyeberang
bagian.

GAMBAR 9.12 Dioda Schottky dengan tegangan rusak yang diperbesar: (a) diagram
sirkuit; dan (b) dan (c) dua penampang melintang dari kemungkinan implementasi.
 Kualitas dioda induksi statis bisa lebih jauh ditingkatkan dengan pemancar yang lebih canggih
(Gambar. 9.10b, c). Itu Dioda SI dengan pemancar Schottky dijelaskan oleh Wilamowski
pada tahun 1983 [17] (Gbr. 9.12). Struktur serupa kemudian dijelaskan oleh Baliga [1].
7. Transistor Punch-Through Lateral
Fabrikasi transistor SI biasanya membutuhkan yang sangat canggih teknologi. Jauh lebih
mudah untuk membuat pukulan lateral melalui transistor, yang beroperasi dengan prinsip
yang sama dan memiliki karakteristik yang mirip [15]. Penampang transistor ini adalah
ditunjukkan pada Gambar 9.13 dan karakteristiknya ditunjukkan pada Gambar. 9.14.
8. Logika Transistor Induksi Statis
Logika transistor induksi statis (SITL) diusulkan oleh Nishizawa dan Wilamowski [8, 9].
Rangkaian logika ini memiliki produk penundaan daya hampir 100 kali lebih baik daripada
produknya.

GAMBAR 9.13 Struktur transistor punch-through lateral: (a) sederhana; dan (b) dengan
potensi penghalang yang lebih tajam.

GAMBAR 9.14 Karakteristik transistor punch-through lateral.

 Peningkatan yang luar biasa dari penundaan daya produk dimungkinkan karena struktur SITL
memiliki kapasitansi parasit persimpangan dan ayunan tegangan yang lebih kecil secara
signifikan berkurang. Gambar 9.15 dan 9.16 mengilustrasikan konsep SITL. Karakteristik
terukur dari transistor n-channel dari logika induksi statis ditunjukkan pada Gambar 9.17.

9. Saturasi BJT Dilindungi oleh SIT

Transistor SI juga dapat digunakan sebagai pengganti dioda Schottky untuk melindungi
transistor pertemuan bipolar dari saturasi [20]. Hal ini menyebabkan waktu peralihan lebih
cepat. Konsepnya ditunjukkan pada Gambar. 9.18 dan 9.19. Perhatikan bahwa pendekatan ini
menguntungkan solusi dengan dioda Schottky karena tidak membutuhkan area tambahan pada
chip dan tidak memperkenalkan tambahan kapasitansi antara basis dan kolektor. Dasar

GAMBAR 9.15 Penampang logika SIT

GAMBAR 9.16 Diagram logika SIT.

GAMBAR 9.17 Karakteristik terukur dari transistor saluran-n darirangkaian logika pada
Gambar 9.16.
 GAMBAR 9.17 Karakteristik terukur dari transistor saluran-n dari rangkaian logika pada
Gambar 9.16.

GAMBAR 9.19 Penampang melintang transistor bipolar yang dilindungi saturasi dalam
menggunakan SIT
kapasitansi kolektor selalu diperbesar oleh efek Miller dan hal ini menyebabkan peralihan
yang lebih lambat dalam kasus solusi dengan dioda Schottky.
10.Transistor MOS Induksi Statis
Transistor punch-through dengan gerbang yang dikontrol MOS adalah dijelaskan pada
tahun 1983 [18, 9]. Dalam struktur pada Gambar 9.20a saat ini dapat mengalir dengan cara
yang sama seperti pada pukulan lateral transistor [15]. Dalam mode operasi ini, operator
bergerak jauh dari permukaan dengan kecepatan mendekati saturasi. Itu Keuntungan nyata
dari struktur seperti itu adalah gerbangnya yang sangat rendah kapasitansi. Implementasi lain
dari SIMOS ditunjukkan pada Gambar 9.21. Lapisan-p yang terkubur terhubung ke substrat,
yang memiliki
 Gambar 9.20 Transistor punch-through yang dikontrol MOS: (a) transistor dalam mod
punch-through untuk potensial gerbang negatif; dan (b) transistor dalam keadaan on untuk
potensial gerbang positif.

GAMBAR 9.21 Struktur MOS induksi statis: (a) penampang melintang; dan
(b) tampilan atas.
 potensi negatif yang besar. Akibatnya potensi penghalang menjadi tinggi dan arus emitor-
drain tidak dapat mengalir. Pukulan melalui arus dapat mulai mengalir ketika tegangan positif
diterapkan ke gerbang dan dengan cara ini penghalang potensial diturunkan. Lapisan p-implan
habis dan karena tingginya medan listrik horizontal di bawah gerbang tidak ada muatan
akumulasi di bawah gerbang ini. Transistor semacam itu memiliki beberapa keunggulan
dibandingkan MOS tradisional adalah:
1. Kapasitansi gerbang sangat kecil karena tidak ada lapisan akumulasi di bawah gerbang;
2. pembawa bergerak dengan kecepatan mendekati saturasi kecepatan; dan
3. Substrat yang jauh lebih rendah dan lapisan penipisan yang ada menyebabkan kapasitansi
pembuangan yang jauh lebih kecil.
Perangkat beroperasi dengan cara yang mirip dengan MOS transistor dalam kondisi
subthreshold, tetapi proses ini terjadi pada level saat ini yang jauh lebih tinggi. Seperti '' mode
bipolar '' Operasi mungkin memiliki banyak keuntungan dalam aplikasi VLSI.
11.Beban Pembatas Ruang-Muatan
Menggunakan konsep aliran arus terbatas muatan-ruang (lihat Gambar. 9.22), dimungkinkan
untuk membuat resistor yang sangat besar pada area yang sangat kecil. Apalagi resistor
tersebut memiliki ukuran yang sangat kecil

GAMBAR 9.22 Beban pembatas muatan ruang

kapasitansi parasit. Resistor 50-kΩ hanya membutuhkan beberapa mm persegi menggunakan
teknologi 2-mm [22]. Bergantung pada nilai medan listrik, perangkat arus dijelaskan oleh dua
persamaan berikut. Untuk sebuah medan listrik kecil

dan untuk medan listrik yang besar konstan

12.Transistor MOS Daya
Transistor Power MOS digunakan untuk daya switching yang cepat pasokan dan untuk
mengganti konverter daya. Mereka bisa menjadi digerakkan dengan daya yang relatif kecil
dan frekuensi switching bisa sangat tinggi. Frekuensi switching tinggi mengarah ke
implementasi sirkuit kompak dengan induktor kecil dan kapasitansi kecil. Pada dasarnya
hanya dua teknologi (VMOS dan DMOS) digunakan untuk perangkat MOS daya seperti yang
ditunjukkan pada Gambar. 9.23 dan 9.24, masing-masing. Struktur yang lebih populer adalah
DMOS yang ditunjukkan pada Gambar 9.24. Struktur ini juga menggunakan konsep transistor
induksi statis.
Perhatikan bahwa untuk tegangan drainase yang besar, daerah-n habis pembawa dan medan
listrik yang diinduksi secara statis di sekitarnya drain virtual berkurang secara signifikan.
Hasilnya, ini transistor dapat menahan tegangan drain yang jauh lebih besar dan pengaruh
modulasi panjang saluran juga signifikan dikurangi. Efek terakhir menyebabkan resistansi
keluaran yang lebih besar dari transistor. Oleh karena itu, arus drain kurang sensitif

GAMBAR 9.23 Penampang transistor VMOS

GAMBAR 9.24 Penampang transistor DMOS.

pisahkan variasi tegangan. Struktur pada Gambar 9.24 bisa jadi dianggap sebagai gabungan
dari transistor MOS dan SIT transistor seperti yang ditunjukkan pada Gambar 9.25. Kerugian
utama dari transistor MOS daya adalah milik mereka resistansi seri saluran pembuangan yang
relatif besar dan jauh lebih kecil transkonduktansi dibandingkan dengan transistor bipolar.
Kedua parameter ini dapat ditingkatkan secara dramatis dengan cara yang sederhana
perubahan jenis saluran pembuangan. Dalam kasus perangkat n-channel, perubahan ini akan
dari tipe-n ke tipe-p. Dengan cara ini, struktur terintegrasi yang sedang dibangun memiliki
diagram MOS transistor terintegrasi dengan transistor bipolar. Struktur seperti itu memiliki
transkonduktansi b kali lebih besar (β adalah penguatan arus transistor bipolar) dan resistansi
seri yang jauh lebih kecil karena efek modulasi konduktivitas yang disebabkan oleh lubang
yang diinjeksikan ke daerah saluran pembuangan yang dikotori ringan. Perangkat semacam
itu dikenal sebagai transistor bipolar gerbang terisolasi (IGBT) seperti yang ditunjukkan pada
Gambar 9.26. Kerugian utama mereka adalah waktu switching yang besar terbatas terutama
oleh kinerja switching bipolar yang buruk transistor. Kesulitan lain terkait dengan
kemungkinan latch-up aksi empat lapisan struktur. Efek yang tidak diinginkan ini
dapat ditekan dengan menggunakan -region yang dikotori dengan berat didasar struktur
npn, yang mengarah pada pengurangan yang signifikan dari keuntungan arus transistor parasit
ini. Keuntungan dari Transkonduktansi pnp harus dijaga agar tetap besar dari seluruh
perangkat juga besar. IGBT mengalami gangguan tegangan hingga 1500 V dan waktu mati
dalam kisaran 0,1.

GAMBAR 9.25 Diagram ekivalen dengan transistor MOS dan SI dari struktur Gambar 9.24.
 GAMBAR 9.26 Transistor bipolar gerbang terisolasi (IGBT): (a) penampang; dan (b)
diagram ekivalen.

menjadi 0,5 ms. Mereka dapat beroperasi dengan arus> 100 A dengan penurunan tegangan
maju 3 V.

13.Thyristor Induksi Statis

Ada beberapa perangkat semikonduktor khusus yang didedikasikan untuk aplikasi
berdaya tinggi. Yang paling populer adalah thyristor dikenal sebagai penyearah kontrol
silikon (SCR). Perangkat ini memiliki struktur empat lapis (Gambar 9.27a) dan dapat
dianggap sebagai dua transistor npn dan pnp terhubung seperti yang ditunjukkan pada
Gambar 9.27b. Dalam mode operasi normal (anoda memiliki nilai positif potensial) hanya
satu persimpangan yang bias terbalik dan bisa jadi diwakili oleh kapasitansi C. Sebuah
lonjakan tegangan anoda bisa Oleh karena itu, lewati kapasitor C dan itu dapat memicu SRC.
Ini perilaku tidak dapat diterima dalam aplikasi praktis dan oleh karena itu seperti Gambar
9.28 menunjukkan struktur perangkat yang berbeda sedang bekas. Perhatikan bahwa korslet
gerbang ke katoda dengan resistor R. membuatnya lebih sulit untuk memicu transistor npn
lonjakan tegangan anoda. Dengan cara ini, tegangan anoda cepat berubah tidak dapat memicu
thyristor. Oleh karena itu, struktur ini memiliki parameter dV / dt yang sangat besar. Pada saat
yang sama, banyak energy

GAMBAR 9.27 Silicon control rectifier (SCR): (a) penampang melintang; dan
(b) diagram ekivalen.
 GAMBAR 9.28 Silicon control rectifier (SCR) dengan dV / dt yang lebih besar
parameter: (a) penampang; dan (b) diagram ekivalen.
diperlukan untuk memicu thyristor dengan sinyal gerbang, yaitu efek yang tidak diinginkan
dan menyalakan waktu (dijelaskan oleh di / parameter dt) panjang. Sebagian besar SCR yang
dijual di pasaran terdiri dari file struktur terintegrasi yang terdiri dari dua atau lebih thyristor.
Struktur ini memiliki parameter dV / dt dan di / dt yang besar. Struktur ini terdiri dari thyristor
internal, yang memperkuat sinyal gerbang secara signifikan. Seseorang dapat melihat bahwa
thyristor klasik seperti yang ditunjukkan pada Gambar. 9.27 dapat dimatikan oleh tegangan
gerbang saat terintegrasi SCR yang ditunjukkan pada Gambar 9.29 hanya dapat dimatikan
dengan mengurangi arus anoda ke nol. Sebagian besar SCR dijual di pasaran memiliki
struktur terintegrasi yang terdiri dari dua atau lebih thyristor. Struktur ini memiliki dV / dt dan
di / dt yang besar parameter

GAMBAR 9.30 GTO WITh: (a) penampang; dan (b) setara diagram.

14.Gerbang Matikan Thyristor

Untuk operasi dc, penting untuk memiliki thyristor yang bisa dimatikan oleh tegangan
gerbang. Thyristor seperti itu memiliki struktur serupa dengan yang ditunjukkan pada Gambar
9.27. Namun, penting untuk memiliki keuntungan arus yang berbeda secara signifikan β untuk
pnp dan npn transistor. Keuntungan arus dari transistor npn harus seperti sebesar mungkin dan
penguatan arus dari transistor pnp harus kecil. Produk dari dan harus lebih besar dari
pada kesatuan. Ini dapat dengan mudah diimplementasikan menggunakan SI struktur seperti
yang ditunjukkan pada Gambar 9.30.

Referensi
1. Baliga, B. J. ‘‘The pinch rectifier: A low forward-drop, high-speed power diode,’’ IEEE
Electron Device Letters 5: 194–196 (1984).
2. Kim, C. W., M. Kimura, K. Yano, A. Tanaka, and T. Sukegawa, ‘‘Bipolar-mode static
induction transistor: Experiment and twodimensional analysis,’’ IEEE Trans. Electron
Devices 37:9, 2070–2075 (1990).
3. Lewandowski, D. and B. M. Wilamowski, ‘‘On the dynamic properties of SITL inverter,’’
Electron Technology 14:3=4, 19–26 (1981).
4. Mattson, R. H. and B. M. Wilamowski, ‘‘Punch-Through Devices Operating in Space-
Charge-Limited Modes,’’ IEEE International Workshop on the Physics of Semiconductor
Devices, Delhi, India, December 5–10, 1983.
5. Nakamura, Y., H. Tadano, M. Takigawa, I. Igarashi, and J. Nishizawa, ‘‘Experimental
Study on Current Gain of BSIT,’’ IEEE Trans. Electron Devices 33:6, 810–815 (1986).
6. Nishizawa, J., T. Ohmi, and H. L. Chen, ‘‘Analysis of static characteristics of a bipolar-
mode SIT (BSIT),’’ IEEE Trans. Electron Devices 29:8, 1233–1244 (1982).
7. Nishizawa, J., T. Terasaki, and J. Shibata, ‘‘Field-effect transistor versus analog transistor
(static induction transistor),’’ IEEE Trans. Electron Devices 22:4, 185–197 (1975).
8. Nishizawa, J. and B. M. Wilamowski, ‘‘Integrated Logic — State Induction Transistor
Logic,’’ International Solid State Circuit Conference, Philadelphia USA, 1977, pp. 222–223.
9. Nishizawa, J. and B. M. Wilamowski, ‘‘Static Induction Logic — A Simple Structure with
Very Low Switching Energy and Very High Packing Density,’’ International Conference on
Solid State Devices, Tokyo, Japan, pp. 53–54, 1976; Jour. Japanese Soc. Appl. Physics
16-1, 158–162 (1977).
10. Ohmi, T., ‘‘Punching through device and its integration — static induction transistor,’’
IEEE Trans. Electron Devices 27, 536–545 (1980).
11. Plotka, P. and B. M. Wilamowski, ‘‘Interpretation of exponential type drain
characteristics of the SIT,’’ Solid-State Electronics 23, 693–694 (1980).
12. Plotka, P. and B. M. Wilamowski, ‘‘Temperature properties of the static induction
transistor,’’ Solid-State Electronics 24, 105–107 (1981).
13. Shimizu, Y., M. Naito, S. Murakami, and Y. Terasawa, ‘‘High-speed low-loss p-n diode
having a channel structure,’’ IEEE Trans. Electron Devices 31:9, 1314–1319 (1984).
14. Stork, J. M. C. and J. D. Plummer, ‘‘Small geometry depleted barrier bipolar transistor
(BSIT),’’ IEEE Trans. Electron Devices 29, 1354– 1363 (1982).
15. Wilamowski, B. M. and R. C. Jaeger, ‘‘The lateral punch-through transistor,’’ IEEE
Electron Device Letters 3:10, 277–280 (1982).
16. Wilamowski, B. M. and T. J. Englert, ‘‘CMT — conductivity modulated transistor,’’
IEEE Trans. Electron Devices 39:11, 2600–2606 (1992).
17. Wilamowski, B. M., ‘‘Schottky diodes with high breakdown voltage,’’ Solid-State
Electronics 26:5, 491–493 (1983).
18. Wilamowski, B. M., ‘‘The punch-through transistor with MOS controlled gate,’’ Phys.
Status Solidi (a) 79, 631–637 (1983).
19. Wilamowski, B. M., R. C. Jaeger, and J. N. Fordemwalt, ‘‘Buried MOS transistor with
punch-through,’’ Solid State Electronics 27:8=9, 811– 815 (1984).
20. Wilamowski, B. M., R. H. Mattson, and Z. J. Staszak, ‘‘The SIT saturation protected
bipolar transistor,’’ IEEE Electron Device Letters 5, 263–265 (1984).
21. Wilamowski, B. M., Z. J. Staszak, and R. H. Mattson, ‘‘An electrical network approach to
the analyses of semiconductor devices,’’ IEEE Trans. Education 35:2, 144–152 (1992).
22. Wilamowski, B. M., R. H. Mattson, Z. J. Staszak, and A. Musallam, ‘‘Punch-through
space-charge limited loads,’’ IEEE Electronic Component Conference, Seattle, Washington,
USA, pp. 399–404, May 5–7, 1986.
23. Yano, K., I. Henmi, M. Kasuga, and A. Shimizu, ‘‘High-power rectifier using the BSIT
operation,’’ IEEE Trans. Electron Devices 45:2, 563–565 (1998).
24. Yano, K., M. Masahito, H. Moroshima, J. Morita, M. Kasuga, and A. Shimizu, ‘‘Rectifier
characteristics based on bipolar-mode SIT operation,’’ IEEE Electron Device Letters 15:9,
321–323 (1994)