PERCOBAAN 1
ANALISA RESPON TRANSIEN DAN KESTABILAN
C. Dasar Teori
Analisa respon transien adalah analisa respon keluaran dari sistem
terutama pada bagian di mana respon selalu berubah terhadap waktu atau
sesaat respon mencapai keadaan tunak/steady state. Tujuan dari analisa
tersebut adalah untuk dapat menilai performasi sebuah sistem yang
dilakukan dengan menetapkan sinyal-sinyal uji tertentu dan
membandingkan respon berbagai sistem terhadap sinyal-sinyal masukan ini.
Adapun sinyal-sinyal uji dapat berupa masukan tangga (step input),
ramp dan impulse, fungsi sinus dsb. Sedangkan respon/tanggapan sistem
secara umum dapat dibagi dua, yakni:
1. Respon transien
2. Respon keadaan tunak/steady state respond.
C( s) 1 1
G ( s )= = ↔ C ( s )= R ( s ) … … … … … … … .. … ...
R( s) 1 1
s +1 s+1
a a
(1)
E(s)
Gambar 1.1 Diagram blok loop tertutup dari sistem orde pertama
Jika masukan berupa masukan tangga satuan/unit step maka fungsi dari
keluaran menjadi: (Ogata, 2010: 161-162).
1 1
C ( s) = ………………………………………………
s 1
s+1
a
(2)
Gambar
1.3 Respon
sistem orde
pertama
Di mana:
ωn = frekuensi alamiah (natural frequency (rad s-1)).
ς = rasio redaman (damping ratio).
Jadi, perilaku dinamik sistem orde kedua ditentukan oleh dua parameter
penting yakni frekuensi alamiah dan faktor redaman.
s 1=0
s 2=−ζωn + jωd ⇔ω d =ω n √ 1−ζ 2
s 3=−ζωn− jωd
j
d
n
1
cos
n
90o
d
1 s 2 n
C ( s)
s ( s 2 2 n s n2 )
1 s n n
C ( s)
s ( s n ) 2 d2 ( s n ) 2 d2
c(t ) 1 e nt (cos d t sin d t , 0
1 2
c(t ) 1 cos(nt ), (t 0)
Waktu yang diperlukan responuntuk mencapai puncak lewatan
tp
d n 1 2
untuk yang pertama kali
Harga puncak maximum dari kurva respon yang diukur dari satu.
1 2 )
%OS e ( / x100
−ln ( 0 . 02 √ 1−ζ 2 )
ts=
ζω n
ts≈4 / ζωn
D.Prosedur Pecobaan
1. Menyusun rangkaian seperti pada Gambar x menggunakan SimPower
Blok Set dan blok Simulink. Blok SimPower Blok Set yang digunakan
adalah DC voltage Source, Series RLC brance (2), voltage
measuremen dan blok Power GUi sedangkan blok simulink yang
digunakan adalah Clock, Scope dan To Workspace (2)
6. Mengklik 2 kali blok Power GUI, klik tab Configure parameters, lalu
bklik tab Solver dan Simulation type menjadi Diskrite dan isi kolom
Sample time paling sedikit 0.0001
7. Mengklik tab Simulation pada main menu Simulink lalu klick Model
Configuration Parameters dan isi kolom Stop time dengan angka 10
dan kolom Fixed-step size (fundamental sample time): dengen angka
0.0001 atau lebih kecil
plot(t,v)
title('Respon rangkaian RLC dgn sumber DC kelompok
10')
ylabel('Tegangan (V)')
xlabel('Waktu (Detik)')
gridon
1.2
Tegangan (V) 1
0.8
0.6
0.4
0.2
0
0 1 2 3 4 5 6 7 8 9 10
Waktu (Detik)
C. Data Percobaan
Tabel E.1 Data percobaan pengukuran respon transien
Nilai Komponen Pengukuran Hasil Sinyal
No R L C
%OS tp Ts
(Ω) (H) (F)
7 10 5 0,26 0 10 7,68
8 10 5 0,28 0 10 8,07
9 26 6 0,26 0 10 9,56
10 28 8 0,28 0 10 9,61
F. Analisa Data
F.1. Analisa Perhitungan
F.1.1 Analisa Perhitungan 1
Diketahui:
R = 10 Ω
L=5H
C = 0.024 F
Ditanya :
P(s)
Wn
ζ
Tpdan %error tp
%OS dan %error %OS
Tsdan %error ts
Penyelesaian :
1
LC
P(s) =
R 1
S 2+ S+
L LC
1
5 x 0,024
=
10 1
S 2+ S+
5 5 x 0,024
8,33
= 2
S + 2 s+8,33
n = √ 1/ LC
= √ 1/5 x 0,024
= 2,887
R
ς L
2x ωn
10
5
2 x 2,887
π
p =
ωn √ 1−ς ²
π
=
2,887 √ 1−0,346 ²
= 1,16
−¿¿
%OS = e x 100
= e−¿¿ x 100
= 31,39
Ts = −ln ¿ ¿ ¿
= −ln¿ ¿ ¿
= 3,9
%OS hit−%OSukur
%OS = ¿ ∨¿ x 100%
%OShit
31,39−31,05
=¿ ∨¿ x 100%
331,39
= 3,2%
Tphit−Tpukur
Tp = ¿ ∨¿ x 100%
Tphit
1,16−1,15
= ¿ ∨¿ x 100%
1,16
= 0,86%
Tshit −Tssukur
Ts= ¿ ∨¿ x 100%
Tshit
3,9−0,47
=¿ ∨¿ x 100%
3,9
= 87,9%
R=1Ω
L = 25 H
C = 0.002 F
Ditanya :
P(s)
Wn
ζ
Tpdan %error tp
%OS dan %error %OS
Tsdan %error ts
Penyelesaian :
1
LC
P(s) =
R 1
S 2+ S+
L LC
1
25 x 0,002
=
1 1
S 2+ S+
25 25 x 0,002
20
= 2
S + 0,04 s +20
n = √ 1/ LC
= √ 1/25 x 0,002
= 4,47
R
ς L
2x ωn
1
2
5
2 x 4,47
π
p =
ωn √ 1−ς ²
π
=
4,47 √ 1−0,0045 ²
= 0,70
−¿¿
%OS = e x 100
= e−¿¿ x 100
= 98,6
Ts = −ln ¿ ¿ ¿
= −ln¿ ¿ ¿
= 1,90
%OS hit−%OSukur
%OS = ¿ ∨¿ x 100%
%OShit
98,6−406.2745
=¿ ∨¿ x 100%
98,6
= 312 %
Tphit−Tpukur
Tp = ¿ ∨¿ x 100%
Tphit
0,70−0.7024
= ¿ ∨¿ x 100%
0,70
= 0,34%
Tshit −Tssukur
Ts= ¿ ∨¿ x 100%
Tshit
1,90−0.1313
=¿ ∨¿ x 100%
1,90
= 93,08%
Diketahui:
R = 10 Ω
L=5H
C = 0.26 F
Ditanya : P(s), ωn , Tp, Ts, Os, % Error (Tp, OS dan Ts)
Penyelesaian:
1
LC
P(s) =
R 1
S 2+ S+
L LC
1
5 x 0,26
=
10 1
S 2+ S+
5 5 x 0,26
0,76
= 2
S + 2 S+0,76
ω 1
n=¿
√ RC
¿
1
¿
√ 10 x 0,26
= 0,87
R
L
ζ=
2x ωn
10
= 5
2 x 0,87
= 1,14
π
Tp =
ωn √ 1−ζ ²
π
=
0,87 √1−1,14 ²
= 6,59
4
Ts =
ζ x ωn
4
=
1,14 x 0,87
= 4,03
δ xπ
%OS =
e
−
( √ ) x 100
1−ζ
2
1,14 x π
=
e
−
(√
1−1,14
2 ) x 100
=0
Tp hitung−Tp ukur
%Tp = ¿ ∨¿ x 100%
Tp hitung
6,59−10
= ¿ ∨¿ x 100%
6,59
= 51,74 %
Tshitung−Tsukur
%Ts= ¿ ∨¿ x 100%
Ts hitung
4,03−7,68
=¿ ∨¿ x 100%
4,03
= 90,57 %
Dengan cara yang sama Perthitungan selanjutnya dapat dilihat pada tabel berikut.
Tabel F.1 Data perhitungan percobaan respon transien
Nilai Komponen Perhitungan Pengukuran Prosentase Error
No
R(Ω) L(H) C(F) %OS Tp Ts %OS tp ts %OS Tp Ts
1 10 5 0,024 31,39 1,16 3,9 31.5088 1.1548 0.4768 3,2 % 0,86 87,9
2 11 6 0,027 28,61 0,37 4,34 28.7235 1.3604 0.5701 3,8% 72,8 86,87
4 1 25 0,002 98,6 0,70 1,90 406.2745 0.7024 0.1313 312 % 0,34 93,08
5 2 26 0,002 97,27 0,72 1,94 505.3671 0.7164 0.1212 419,55 % 0,5 93,75
Dari tabel perhitungan F.1 dapat dianalisa bahwa pada percobaan pertama
dengan nilai R = 10, L = 5, dan C = 0,024 , didapatkan nilai perhitungan untuk %
OS = 31,39 %, Tp = 1,16, dan ts = 3,9 . Sehingga dapat dianalisa bahwa semakin
besar nilai tahanan resistansi (R) ,maka nilai peak time dan settling time(ts) yang
dihasilkan semakin besar pula. Sedangkan nilai % OS (persentase Overshoot)
semakin kecil .Namun didalam hasil pengukuran dan perhitungan terdapat
persentase error ,dimana persentase error terbesar terdapat pada nilai tp .Saat nilai
R turun % OS yang diperoleh juga semakin menurun.
Pada data sinyal pertama semakin besar nilai induktansi (L),maka nilai
peak time (tp), overshoot (%OS) dan settling time (ts) semakin besar pula. Namun
didalam perbandingan hasil pengukuran dan perhitungan terdapat persentase error
dimana persentase error terbesar terdapat pada nilai ts.
Pada data sinyal kedua semakin besar nilai beban induktansi (L) ,maka
semakin besar nilai tp dan ts. Sedangkan %OS semakin menurun.Semakin besar
beban RLC ,maka semakin besar pula nilai tp dan ts.Dan %OS yang diperoleh
semakin kecil.
Untuk nilai yang berbeda saat pengukuran dan perhitungan ,ini terjadi
karena kurang ketelitian dalam memberi nilai dan membaca nilai pada saat
pengukuran yang ditambah lagi dengan seiring melakukan pembulatan nilai saat
melakukan perhitungan sehingga terdapat selisih antara nilai pengukuran dan
perhitungan.
Kesimpulan
1. Semakin besar nilai RLC maka nilai time peak dan settling time akan
semakin besar , sedangkan nilai overshoot akan mengalami penurunan
nilai.
2. Saat redaman bernilai diantara 0 dan 1 maka didapat sinyal respon
berisolasi terlebih dahulu sebelum mencapai kesatabilan. Saat
redaman bernilai kurang dari 1 maka didapatkan sinyal respon
mencapai kestabilan tanpa berisolasi. Saat redaman bernilai lebih dari
1 maka didapatkan sinyal respon tidak berisolasi.
3. Dari analisa yang telah dilakukan pada kestabilan sistem dapat
disimpulkan bahwa dari ketiga data yang telah diuji dapat dipastikan
termasuk dalam system yang stabil karena setiap nilai sistemnya
bernilai positif.
B. Alat Bahan
1. Laptop
2. Software MATLAB
C. Dasar Teori
Hal yang amat penting dalam desain sistem control adalah masalah
stabilitas sistem. Bukan hal yang rahasia lagi bahwa pokok tujuan
terpenting dalam analisa dan desain kontrol adalah menciptakan suatu
sistem yang stabil.
Suatu sistem dikatakan stabil apabila tercipta kondisi dimana
tanggapan (respone) sistem bersifat terbatas jika diberikan masukan sistem
yang bersifat terbatas pula. Yang dimaksud terbatas di sini adalah harga
maksimumnya terbatas, sebagai contoh: f(t)=A sin ωt, maka harga
maksimum dari f(t) tidak akan melebihi A (terbatas padaA).
Fungsi alih loop tertutup:
Di mana:
a1 a 2−a0 a3
b 1=
a1
a1 a4−a0 a5
b 2=
a1
a1 a6−a 0 a7
b 3=
a1
b1 a3−a1 b2
c 1=
b
b1 a5 −a1 b3
c 2=
b1
D. Prosedur Percobaan
1. Menggunakan fungsi alih rangkaian RLC pada bagian 1 di atas
untuk membuat sistem fungsi alih lup tertutup dengan umpan balik
satu (Unity feedback).
2. Membuat fungsi alih tunggal Closed Loop sistem di atas dengan cara
menerapkan metode penyederhanaan diagram blok.
3. Mencari akar-akar fungsi alih yang disederhanakan dan menggambar
posisi setiap kutub dan nol pada bidang s.
4. Menentukan apakah sistem-sistem diatas stabil / tidak dan
melakukan analisa yang dianggap perlu.
5. Menggunakan fungsi alih rangkaian RLC pada bagian 1 di atas
untuk membuat sistem fungsi alih lup tertutup dengan umpan balik
satu (Unity feedback).
6. Membuat fungsi alih tunggal Closed Loop sistem di atas dengan cara
menerapkan metode penyederhanaan diagram blok.
7. Mencari akar-akar fungsi alih yang disederhanakan dan menggambar
posisi setiap kutub dan nol pada bidang s.
8. Menentukan apakah sistem-sistem diatas stabil / tidak dan
melakukan analisa yang dianggap perlu.
E. Data Percobaan
Tabel E.1 Data percobaan pengukuran respon transien
Nilai Komponen Pengukuran Hasil Sinyal
No R L C
%OS tp Ts
(Ω) (H) (F)
7 10 5 0,26 0 10 7,68
8 10 5 0,28 0 10 8,07
9 26 6 0,26 0 10 9,56
10 28 8 0,28 0 10 9,61
F. Analisa Data
Praktikum Dasar Sistem Kendali 2019/F1B017049
Analisa Respon Transien dan Kestabilan
1
5 x 0,024
=
10 1
S 2+ S+
5 5 x 0,024
8,33
= 2
S + 2 s+8,33
Loop tertutup dengan umpan balik 1
Penyederhanaan
S1 2 0
S0 8.33 0
Dari data diatas dapat disimpulkan bahwa sistem stabil karena tidak
terjadi perubahan tanda.
Penyederhanaan
b1= - 1 20
0.04 0
0.04
−(1 x 0)−(0.04 x 20)
=
0.04
= 20
b2= - 1 0
0.04 0
0.04
−(1 x 0)−(0.04 x 0)
=
0.04
=0
S2 1 20
S1 0.04 0
S0 20 0
Dari data diatas dapat disimpulkan bahwa sistem stabil karena tidak
terjadi perubahan tanda.
1
5 x 0,26
=
10 1
S 2+ S+
5 5 x 0,26
0,769
= 2
S + 2 S+0,76
Loop tertutup dengan umpan balik
Penyederhanaan
=0
S2 1 0.76
S1 2 0
S0 0.76 0
Dari data diatas dapat disimpulkan bahwa sistem stabil karena tidak
terjadi perubahan tanda.
DAFTAR PUSTAKA
Akbar, Baghazta.2017.” Jurnal Teknik ITS Vol. 6, No. 1”.Jurusan Teknik Elektro,
Fakultas Teknologi Industri, Institut Teknologi Sepuluh November.
Kotsuhiko Ogata. 1997. “Modern Control Engineering 2nd”. Penerbit Erlangga.
PT Penerbit Erlangga.
Santoso, Ari.2013. “JAVA Journal of Electrical and Electronics Engineering,
Vol.1, No. 2”. Jurusan Teknik Elektro. Fakultas Teknik. Institut Teknologi
Sepuluh November.
Triwiyatno , Aris. 2012.”Buku Ajar sistem Control Analog”.Jurusan Teknik
Elektro. Fakultas Teknik. Universitas Diponogoro.