Scribd Logo
Unggah

Selamat datang di Scribd!

  • Bab6 Register

    Diunggah oleh

    Edo Aditya
    231 tayangan41 halaman
    Register adalah sekelompok unsur memori yang bekerja sebagai satu kesatuan. Terdapat beberapa jenis register seperti register penampung, register geser, dan register geser terkendali yang dapat melakukan operasi seperti menyimpan, menggeser, dan menambah data. Pencacah adalah register khusus yang dapat menambah satu ke kata tersimpan seperti odometer biner.

    Deskripsi Asli:

    Hak Cipta

    © Attribution Non-Commercial (BY-NC)

    Format Tersedia

    PDF, TXT atau baca online dari Scribd

    Apakah menurut Anda dokumen ini bermanfaat?

    Apakah konten ini tidak pantas?

    Laporkan Dokumen Ini
    Register adalah sekelompok unsur memori yang bekerja sebagai satu kesatuan. Terdapat beberapa jenis register seperti register penampung, register geser, dan register geser terkendali yang dapat melakukan operasi seperti menyimpan, menggeser, dan menambah data. Pencacah adalah register khusus yang dapat menambah satu ke kata tersimpan seperti odometer biner.

    Hak Cipta:

    Attribution Non-Commercial (BY-NC)
    Unduh sebagai PDF, TXT atau baca online dari Scribd
    Tandai sebagai konten tidak pantas
    231 tayangan41 halaman

    Bab6 Register

    Diunggah oleh

    Edo Aditya
    Register adalah sekelompok unsur memori yang bekerja sebagai satu kesatuan. Terdapat beberapa jenis register seperti register penampung, register geser, dan register geser terkendali yang dapat melakukan operasi seperti menyimpan, menggeser, dan menambah data. Pencacah adalah register khusus yang dapat menambah satu ke kata tersimpan seperti odometer biner.

    Hak Cipta:

    Attribution Non-Commercial (BY-NC)
    Unduh sebagai PDF, TXT atau baca online dari Scribd
    Tandai sebagai konten tidak pantas
    dari 41
    REGISTER a Register adalah sekelompok unsur memori yang bekerja sebagai satu kesatuan, Register yang paling sederhana bekerja tidak lebih dari sekedar menyimpan kata biner, register lainnya dapat mengubah kata tersimpan dengan menambahkan satu, dengan menggeser bit ke kiri atau ke kanan, atau dengan melakukan operasi lain seperti yang akan dibahas di dalam bab ini. 6-1. REGISTER PENAMPUNG Register penampung adalah jenis register yang paling sederhana pekerjaannya hanyalah menyimpan sementara kata biner. Gagasan Dasar Gor. 6-1 menunjukkan register penampung yang terbuat dari flip-flop D. Bit X akan memuati flip-flop itu. Karena itu, ketika tepi kunci-waktu positif tiba, kata yang disimpan menjadi Q,0,0,Q = X;X,X,X, 137 atau Q=x Rangkaian ini terlalu primitif untuk dapat berguna. Apa yang diperlukan adalah pengendalian terhadap bit X yakni cara untuk menahannya sampai pada saat ketika kita siap untuk menyimpannya. Gambar 6-1. Register penampung Terkendali Gor, 6-2 lebih memadai. Ini adalah register penampung yang terkendali. Jika CLR ‘menjadi tinggi, maka semua flip-flop meriset serta kata keluaran menjadi Q= 0000 Ketika CLR menjadi rendah, maka register siap untuk bekerja. LOAD adalah masukan kendali; ia menentukan apa yang dikerjakan oleh rangkaian itu. Ketika LOAD rendah, maka bit X tidak dapat mencapai flip-flop. Pada waktu yang sama, sinyal LOAD terinversi menjadi tinggi; ini memaksa setiap keluaran flip-flop untuk mencatu balik ke masukan datanya. Karena itu, pada setiap tibanya pulsa kunci waktu, data berputar atau tertahan di situ. Dengan kata lain, untuk berbagai pulsa kunci waktu, isi register tidak berubah. Ketika LOAD menjadi tinggi, bit X disalurkan ke flip-flop. Setelah waktu siap yang pendek, flip-flop dapat dimuati. Dengan tibanya tepi kunci waktu positif, bit X dimuat schingga kata tersimpan menjadi Q0,0,0, = XXXi%X atau’ cukup berupa Q=x 138 % x, x, x, o Uy eB, Th oan pi rH ic, dl PLLA CLR + Gambar 6-2. Register penampung terkendali. Lambang Dengan menambah flip-flop, kita dapat membuat register penampung yang lebih Panjang. Gbr. 6-3 adalah lambang register penampung terkendali dari rancangan apa saja. X adalah kata yang akan dimuat, serta Q adalah kata tersimpan. Ketika LOAD rendah, Q akan terus saja tetap sekalipun bit X dan pulsa kunci-waktu berubah. Hanya ketika LOAD tinggi. barulah tepi kunci-waktu positif berikutnya dapat memuati X ke dalam register. Register Gambar 6-3. Lambang register penampung terkendali. 139 CONTOH 6-1. Pada Gbr. 6-4, sebelum titik A, kata masukan dan keluaran adalah X = 0011 1001 Q = 0000 0111 Jelaskan kegiatan rangkaian itu. SOLUSI Pada mulanya, isi register adalah Q = 0000 0111 Pada titik D, LOAD menjadi tinggi serta bit X mencapai masukan flip-flop. Pemuatan terjadi setengah putaran (cycle) kemudian yakni di titik E. serta kata tersimpan menjadi Q= 001! 1001 LOAD Register one penampung CLK SPC DERGHI IS 8-bit Q Gambar 6-4. Contoh pemuatan. Pada titik E, LOAD menjadi rendah. Sekali hal ini terjadi, maka bit X sudah dapat disingkirkan atau dibiarkan berubah karena data telah menetap di dalam register. Sementara itu, waktu tangguh paruh-putaran (half-cycle) di antara titik D dan E adalah penting, fa memberikan waktu yang memadai bagi bit X untuk men-set flip-flop (tg) Serta untuk menunggu hilangnya gejala ubahan lainnya. 6-2. REGISTER GESER Bergantung pada rancangannya, register geser menggeser bit tersimpan ke kiri atau. ke kanan. Geser Kiri Gbr. 6-5 adalah register geser ki 'ampak di situ bahwa keluaran Q men-set masukan. D dari flip-flop berikut yang lebih tinggi letaknya waktu positif tiba, maka bit tersimpan bergeser satu letak ke kiri. Sebagai contoh, inilah yang terjadi ketika D,., = 1 dan Q = 0000 Gambar 6-5. Register geser-kiri. Kecuali bagi yang terletak paling kanan, semua masukan data adalah 0. Tibanya tepi kunci-waktu positif pertama, men-set flip-flop kanan, sehingga kata tersimpan menjadi Q = 0001 Kata baru ini menunjukkan bahwa sekarang D, sama dengan 1, seperti halnya D,. Ketika tepi kunci-waktu positif berikutnya tiba, maka dua flip-flop kanan men-set se- hingga Q=001 Tepi kunci-waktu positif ketiga menghasilkan Q=olll serta tepi kunci-waktu positif keempat memberikan Q=llll Setelah itu, kata tersimpan tidak berubah selama D,_, 141 Jika D,_, diubah ke 0, maka secara berurutan, pulsa kunci-waktu akan menghasilkan Selama D,,, = 0, maka pulsa kunci waktu berikutnya tidak lagi mempengaruhinya. Karena itu, pada register geser kiri, setiap pulsa kunci waktu menggeser bit tersim- pan, satu letak ke Kiri. Geser Kanan Gbr. 6-6 adalah register geser-kanan. Tampak di situ bahwa sctiap keluaran Q men- set masukan D dari flip-flop sebelumnya. Ketika tepi kunci waktu positif tiba, bit yang tersimpan bergeser satu Jetak ke kanan. Gambar 6-6. Register geser-kanan. Inilah suatu contoh dengan D,,,, = 1 dan Q = 0000 Semua masukan data, kecuali yang terkiri, adalah 0. Tepi kunci-waktu positif pertama men-set flip-flop kiri sehingga kata tersimpan menjadi Q = 1000 Dengan munculnya kata ini, D, dan D, menjadi 1. Tapi kunci-waktu positif kedua akan men-set dua flip-flop kiri dan Q= 1100 Pulsa kunci-waktu ketiga memberikan 142 Q= 1110 serta pulsa kunci-waktu keempat menghasilkan Q=1l Jika D,,, di-set sebelum setiap pulsa kunci-waktu, maka bit data baru memasuki ujung kiri register serta menggeser satu letak ke Kanan ketika setiap tepi kunci-waktu positif tiba. Karena itu, pada register geser-kanan, setiap pulsa kunci-waktu menggeser bit tersimpan satu letak ke kanan. 6-3. REGISTER GESER TERKENDALI Register geser terkendali mempunyai masukan pengendali; mereka menentukan apa yang dikerjakan oleh register pada pulsa kunci-waktu berikutnya. Kendali SHL Gbr. 6-7 menunjukkan bagaimana operasi geser-kiri dapat dikendalikan. SHL adalah sinyal pengendali. Ketika SHL rendah, sinyal inversi SHL adalah tinggi. Ini memaksa setiap keluaran flip-flop untuk mencatu balik ke masukan datanya. Karena itu, pada saat pulsa kunci-waktu tiba, data itu beredar atau bertahan pada setiap flip-flop. Gambar 6-7. Register geser terkendali. 143 Ketika SHL tinggi, D,_, men-set flip-flop kanan, Q, men-set flip-flop kedua, Q, flip- flop ketiga, dan demikian seterusnya. Pada pola ini rangkaian bekerja sebagai register geser Kiri. Setiap tepi kunci-waktu positif menggeser bit tersimpan satu letak ke Kiri. Pemuatan seri menunjukkan penyimpanan kata ke register geser dengan memasuk- kan 1 bit pada setiap pulsa kunci-waktu. Misalnya, beginilah caranya menyimpan Q= 1010 Dengan SHL tinggi, buatkah D,,, = 1 pada saat pulsa kunci-waktu pertama, D,,, = 0 pada saat pulsa kunci-waktu kedva, D,_, = 1 pada saat pulsa kunci-waktu ketiga, serta D,,,,= 0 pada saat pulsa kunci-waktu keempat. Setelah bit terakhir masuk, kemudian SHL menjadi rendah, ini membuat isi register menetap. Pemuatan Lambung Gor. 6-8 adalah langkah lain pada perkembangan register geser. Di samping masukan CLR, kini kita dapat memuat bit X langsung ke flip-flop, seperti halnya pada register penampung. Cara entri kata seperti ini dinamakan pemuatan paralel atau lambung. Gambar 6-8. Register geser dengan muat lambung. Jika kedua-dua masukan kendali (LOAD dan SHL) rendah, maka keluaran gerbang NOR menjadi tinggi. Ini memaksa data untuk beredar di dalam setiap flip-flop. Dengan kata lain, pada saat tibanya pulsa kunci-waktu, isi register tidak berubah. Ketika LOAD rendah dan SHL tinggi, maka rangkaian itu bekerja sebagai register geser-kiri, seperti yang telah kita bicarakan. Sebaliknya, ketika LOAD tinggi dan SHL rendah, maka rangkaian bekerja sebagai register penampung, karena bit X menyiapkan- 144 muatan setiap flip-flop. (Kendali LOAD dan SHL tidak boleh serentak tinggi karena kita tidak mungkin melakukan kedua operasi itu pada satu tepi Kunci-waktu saja). Lambang Dengan menambahkan flip-flop, kita dapat membuat sebarang panjang register geser terkendali. Lebih dari itu, dengan lebih banyak gerbang, kita dapat merancang juga operasi geser kanan. Gambar 6-9. Lambang register-geser. Gbr. 6-9 menunjukkan lambang register geser terkendali dengan operasi LOAD, SHL, dan SHR. Dengan meninggikan salah satu masukan kendali itu, kita dapat memilih operasi muat lambung, geser kiri, atau geser kanan. Seperti biasanya, X menyatakan kata yang akan dimuat dan Q adalah kata tersimpan yakni keluaran dari register itu. CONTOH 6-2. Jika frekuensi kunci waktu adalah 1 MHz, maka berapa lamakah pemuatan satu kata secara seri ke dalam register 16-bit ? 145 SOLUSI Perioda kunci-waktu adalah - T= 1 mikrodetik 1 MHz Karena satu pulsa kunei-waktu memuat satu bit, maka diperiukan wakta 16 mikrodetik untuk memuat kata itu ke dalam register. Muat lambung hanya memeriukan 1 mikrodetik. 6-4, PENCACAH RIAK Pencacah adalah register yang dapat menambah satu ke kata tersimpan. Ia meru- pakan tara elektronika dari odometer biner. Rangkaian Gbr, 6-10 menunjukkan pencacah yang dibuat dengan flip-flop JK. Seperti telah ditunjukkan pada Soal 5-12, masukan J dan K yang mengapung menyebabkan flip-flop togel pada saat tepi negatif tiba, Bayangkanlah keluaran Q sebagai kata biner: Q= 40903 Q, adalah bit bemilai letak tertinggi, serta Q, adalah bit bemilai letak terendah. Gambar 6-10. Pencacah riak. Beginilah cara kerja pencacah itu, Ketika CLR rendah, maka semua flip-flop me- riset. Ini menghasilkan kata keluaran Q= 0000 Ketika CLR kembali menjadi tinggi, maka pencacah itu sudah siap untuk bekerja. 146 Karena flip-flop kanan menerima setiap pulsa kunci-waktu, maka ia togel sckali pada setiap tepi kunci-waktu negatif. Flip-flop lainnya agak jarang disulut karena mereka menerima tepi kunci-waktu negatif dari flip-flop di depannya. Misainya, ketika Q, kembali dari 1 ke 0, maka flip-flop Q, menerima tepi negatif dan togel. Demikian pula, jika Q, berubah dari 1 kembali ke 0, maka flip-flop Q, menerima tepi negatif dan togel. Dan pada saat Q, kembali dari 1 ke 0, flip-flop Q, togel. Dengan kata lain, ketika satu flip- flop me-riset, maka flip-flop lebih tinggi berikutnya togel. Kegiatan ini mengingatkan kita kepada siapa ? Riset dan keri. Sctiap flip-flop bertindak selaku roda pada odometer biner; manakala ia me-riset, maka suatu keri dikirim ke flip-flop lebih tinggi berikutnya. Karena itu. pencacah pada Gbr. 6-10 adalah tara elektronika dari odometer biner. Pencacahan Ketika tepi kunci-waktu negatif pertama mencapai flip-flop bemilai letak terendah, maka Q, menjadi 1. Dengan demikian, kata keluaran pertama adalah Q = 0001 Ketika pulsa kunci-waktu kedua tiba, Q, me-riset dan keri: karena itu, kata keluaran berikut adalah Q = 0010 Pulsa kunci-waktu ketiga memajukan Q, ke 1; ini menghasilkan Q= 0011 Pulsa kunci-waktu keempat memaksa flip-flop bemilai letak terendah me-riset dan keri, Pada gilirannya, flip-flop kedua me-riset dan keri, Hasil kata keluaran adalah Q = 0100 Pulsa kunci-waktu kelima menghasilkan Q=0101 Keenam memberikan Q=01 10 dan ketujuh menghasilkan Q=o1nl 147 Pada pulsa kunci-waktu kedelapan, Q, me-riset dan keri, Q, me-riset dan keri, Q, me-riset dan keri, dan Q, maju satu langkah. Jadi, kata keluaran menjadi Q= 1000 Pulsa kunci-waktu kesembilan menghasilkan Q= 1001 Kesepuluh memberikan Q= 1010 dan demikian seterusnya. Kata terakhir adalah Q=1n berpasangan dengan pulsa kunci-waktu ke 15. Pulsa kunci-waktu berikutnya me-riset semua flip-flop. Karena itu pencacah me-riset ke Q = 0000 dan putaran itu berulang lagi. Dinamakan Pencacah Riak Pencacah pada Gbr. 6-10 dikenal sebagai pencacah riak karena keri bergerak sep-njang flip-flop bagaikan riak bergerak di air. Karena itu, flip-flop bernilai letak tertinggi tidak dapat berubah status sampai setelah empat waktu tangguh rambatan ber- lalv Misalnya, jika setiap flip-flop mempunyai 1, sebesar 10 nanodetik, maka pada keadaan yar. paling parah, diperlukan waktu 40 nanodetik setelah tepi kunci-waktu negatif untuk me mpilkan kata yang benar. Se. rang Banyak Bit Dengan menghubung-urut lebih banyak flip-flop ke ujung kiri Gbr 6-10, kita dapat me uat pencacah riak berukuran panjang berapa saja. Delapan flip-flop menghasilkan pencacah riak 8-bit, 12 flip-flop menghasilkan pencacah riak 12-bit, dan demikian seterusnya. ‘Ada satu masalah. Setiap tambahan flip-flop menambah jumlah waktu tangguh ram- batan karena keri harus bergerak dari flip-flop bemilai letak terendah_ ke bernilai letak tertinggi (kasus paling parah). Ini berarti bahwa jumlah waktu tangguh rambatan adalah 148 sama dengan jumlah waktu tangguh masing-masing flip-flop. Sebagai contoh, jika f, adalah 10 nanodetik untuk setiap flip-flop, maka pencacah tiak 16-bit memiliki jumlah waktu tangguh rambatan sebesar 160 nanodetik. Pada keadaan yang paling parah, diperlukan 160 nanodetik untuk memunculkan kata yang benar setelah tepi kunci-waktu tiba. Pencacah Terkendali Pencacah terkendali hanya mencacah pulsa kunci-waktu apabila ia diperintah untuk melakukan hal itu. Gbr. 6-11 menunjukkan salah satu kemungkinan rancangan untuk pencacah demikian. Sinyal cacah (COUNT) dapat menjadi rendah atau tinggi. Karena ia menggerakkan masukan J dan K, maka COUNT mengendalikan kegiatan pencacah. Gambar 6-11. Pencacah riak terkendali. Ketika COUNT rendah, maka masukan J dan K menjadi rendah; karena itu, sekali- pun penc’ ah itu digerakkan oleh pulsa kunci-waktu, semua flip-flop tetap tergrendel. Seba.iknya, ketika COUNT menjadi tinggi, maka masukan J dan K adalah tinggi. Jadi, pencacah bekerja seperti yang telah diuraikan; setiap tepi kunci-waktu negatif meningkatkan cacahan tersimpan dengan satu langkah. CONTOH 6-3. Berapakah cacahan desimal maksimum pada pencacah 8-bit ? Pada pencacah 16-bit ? SOLUSI Untuk pencacah 8-bit, bilangan biner maksimum adalah 1111 1111. Dengan metoda pangkat dua, kita temukan bahwa ini adalah setara dengan desimal 255. ‘Untuk pencacah 16-bit, bilangan biner maksimum beserta tara desimainya adalah V1M1 111 1111 1112 = 65.535 149 6-5. PENCACAH SEREMPAK Karena keri harus merambat dari nilai letak terendah ke tertinggi, maka pertcacah riak terlalu lambat untuk keperluan kita. Pencacah serempak (synchronous counter) menghindari masalah rambatan keri itu dengan cara memberi kunci-waktu secara serem- pak kepada semua flip-flop. Rangkaian Gbr. 6-12 menunjukkan satu cara untuk membuat pencacah serempak dengan flip- flop bersulut tepi positif.. Kali ini, pulsa kunci-waktu menggerakkan semua flip-flop secara paralel. Karena pemberian kunci-waktu yang serempak itu, maka kata biner yang benar akan tampak hanya setelah satu waktu tangguh rambatan dan bukan empat. Gambar 6-12. Pencacah serempak. Beginilah rangkaian itu bekerja. Flip-flop bemilai letak terendah mempunyai masukan J dan K yang mengapung; karena itu, ia menanggapi setiap tepi kunci-waktu positif. Narn, flip-flop lainnya hanya dapat menanggapi tepi kunci-waktu positif dengan syarat tertentu, Seperti tampak pada Gbr. 6-12, flip-flop Q, hanya togel pada tepi kunci-waktu positif ketika Q, adalah 1. Flip-flop Q, hanya togel ketika Q, dan Q, adalah 1. Dan flip- flop Q, hanya togel ketika Q, Q, dan Q, adalah 1, Secara ringkas, pada tepi kunci-waktu positif berikutnya. flip-flop togel. jika bit pada flip-flop lebih rendah adalah semua- nya 1, Sambil mengingat hal itu, inilah kegiatan pencacahan. CLR me-riset pencacah ke Q = 0000 Ketika CLR menjadi rendah, maka pencacah siap untuk bekerja. Pulsa kunci-waktu pertama menset Q, sehingga Q= 0001 150 Kini, flip-flop Q, sudah disyarati untuk togel pada tepi kunci-waktu positif berikutnya. Ketika tepi kunci-waktu itu tiba, Q, dan Q, togel serempak sehingga kata keluaran menjadi Q = 0010 Pulsa kunci waktu ketiga memajukan cacahan dengan satu: Q= 0011 Karena Q, dan Q, kini adalah 1, maka flip-flop Q, .Q, dan Q, telah disyarati untuk togel pada tepi kunci-waktu positif berikutnya. Ketika tepi itu tiba, maka Q, ,Q, dan Q, togel serempak, dan setelah satu waktu tangguh rambatan, kata keluaran menjadi Q = 0100 Kata Q secara berurutan adalah 0101, 0110, 0111, dan demikian seterusnya sampai 1111 (setara dengan desimal 15). Tepi kunci waktu positif berikutnya me-riset pencacah dan selanjutnya, putaran itu berulang. Dengan menambah lebih banyak flip-flop dan gerbang pensyarat, kita dapat mem- buat pencacah serempak berukuran panjang berapa saja. Keuntungan besar pada pencacah serempak adalah kecepatannya; hanya satu waktu tangguh rambatan yang diperlukan oleh cacah biner yang benar untuk tampil setelah tepi kunci-waktu tiba. Sementara itu, waktu tangguh rambatan dari setiap flip-flop mencegah pacuan (sulutan lebih dari sekali pada tepi kunci-waktu yang sama). Jika t, adalah 10 nanodetik, keluaran setiap flip-flop tidak berubah sampai 10 nanodetik setelah tepi kunci-waktu positif. Karena itu, keluaran flip-flop yang berubah tidak akan mencapai letak flip-flop lebih tinggi sampai 10 nanodetik setelah tepi kunci-waktu positif tiba. Pada saat itu, sudah terlalu lambat bagi flip-flop untuk memperoleh sulutan lebih dari sekali pada tepi kunci- waktu yang sama. Terkendali Gor. 6-13 menunjukkan bagaimana membuat pencacah serempak terkendali. COUNT rendah melumpubkan semua flip-flop. Ini membekukan kata biner yang tersimpan di dalam register. Pencacah tidak dapat menanggap sekalipun pulsa kunci-waktu terus menggerakkan rangkaian itu. 151 Gambar 6-14. Lambang pencacah terkendali. Ketika COUNT tinggi, maka rangkaian itu menjadi pencacah serempak. Karena itu, setiap pulsa kunci-waktu memajukan pencacah itu dengan satu. Gbr. 6-14 adalah lambang pencacah serempak terkendali dari rancangan apa saja. Kelak kalau kita melihat lambang ini, maka ingatlah artinya: Sekalipun pulsa kunci- waktu menggerakkan masukannya, cacahan tidak akan berubah jika COUNT adalah rendah. Tetapi ketika COUNT menjadi tinggi, setiap tepi kunci-waktu positif memajukan cacahan dengan satu. 6-6. PENCACAH GELANG Daripada pencacah dengan bilangan biner, pencacah gelang menggunakan kata yang hanya mengandung satu bit tinggi Rangkaian Gor. 6-15 adalah pencacah gelang yang dibuat dengan flip-flop D. Keluaran Q, men- set masukan D, , keluaran Q, men-set masukan D, , dan demikian seterusnya. Jadi, 152 Pencacah gelang menyerupai register geser kiri karena pada setiap kunci-waktu positif, bit digeser satu letak ke kiri. Namun, kedua rangkaian itu berbeda karena di sini, keluaran terakhir dicatu balik ke masukan D,. Kegiatan ini dinamakan gulung kiris bit bergeser ke kiri dan mencatu balik ke masukan. Masih ada perbedaan lain, Sinyal CLR me-riset semua flip-flop kecuali satu, Karena Q, di-preset oleh CLR tinggi, maka kata keluaran awal adalah Q = 0001 Setelah CLR menjadi rendah, maka pencacah gelang siap untuk bekerja. Gambar 6-15. Pencacah gelang. Tepi kunci-waktu positif pertama menggeser bit letak tertinggi ke tempat bit letak terendah; bit Jainnya menggeser satu letak ke kiri. Karena itu, kata keluaran menjadi Q= 0010 Tepi sulut kedua menyebabkan gulung kiri berikut schingga keluaran menjadi Q= 0100 Setelah pulsa kunci-wakt ketiga, kata keluaran menjadi Q= 1000 Pulsa kunci-waktu keempat memulai lagi putaran itu kareria gulung kiri menghasilkan Q = 0001 Bit 1 tersimpan itu mengikuti jalan melingkar yakni bergerak ke kiri sepanjang flip- flop sampai flip-flop terakhir mengirimnya kembali ke flip-flop pertama. Itu sebabnya mengapa rangkaian itu disebut pancacah gelang. . 153 Lebih Banyak Bit Tambahkan flip-flop dan kita dapat membuat pencacah gelang sepanjang berapa saja. Dengan delapan flip-flop, kita memperoleh pencacah gelang 8-bit. Sekali lagi, CLR tinggi me-riset semua flip-flop kecuali flip-flop bemnilai letak terendah. Karena itu, kata awal adalah 0000 0001 ©) diikuti oleh 0000 0010 (ly 0000 0100 Q) 0000 1000 QB) 0001 0000 (4) 0010 0000 6) 0100 0000 ©) 1000 0000 (7) Kata Gelang dan Sandi Gelang Setiap kata terdahulu hanya mempunyai satu bit tinggi. Kata seperti ini dikenal sebagai kata gelang karena mereka adalah keluaran alamiah dari pencacahan gelang. Lebih dari itu, kata itu membentuk sandi gelang yakni cara lain untuk menyatakan bilangan desimal. Seperti tampak di situ, kata gelang awal menyatakan desimal 0 dan kata gelang terakhir menyatakan desimal 7. Kalau pencacah geiang mempunyai lebih dari delapan flip-flop, maka flip-flop terakhir menyatakan desimal ke n-1 dengan n sebagai banyaknya flip-flop. Penerapan Ketika sampai ke cacahan biasa, pencacah gelang tidak dapat bersaing dengan pencacah riak dan pencacah serempak, Tetapi pencacah ini menjadi sangat berharga, kalau kita perlu mengendali satu urutan operasi. Karena setiap kata gelang hanya mempunyai satu bit tinggi, maka kita dapat menggiatkan satu di antara beberapa alat. Misalnya, andaikan delapan kotak kecil (A sampai H) pada Gbr. 6-16 adalah rangkaian digital yang dapat dihidupkan melalui bit Q tinggi. Ketika CLR tinggi, Q, menjadi tinggi serta menggiatkan alat A. Setelan CLR kembali ke rendah, pulsa kunci-waktu secara berurutan menghidupkaan setiap alat untuk waktu singkat. Dengan kata lain, ketika bit 1 tersimpan bergeser ke kiri, secara berurutan, ia menghidupkan alat B sampai H, dan setelah itu, putaran itu terulang lagi. 154 Gambar 6-16. Pengendalian seurutan operasi. Seperti akan dibicarakan kemudian, banyak rangkaian digital mengambil bagian selama satu kerja komputer. Untuk mengolah data secara tepat, Komputer harus menggiatkan rangkaian itu, pada waktu yang tepat serta pada urutan yang tepat pula. Di sinilah pencacah gelang menonjol; ia dapat menghasilkan kata gelang untuk mengatur waktu kerja operasi berlainan selama satu kerja komputer. CONTOH 6-4. Bagaimana keluaran pencacah gelang pada Gbr. 6-17 untuk setiap syarat berikut ? a. CLR = 1, START = 0, HLT = 1 b. CLR = 0, START = 1, HLT =0 SOLUSI a. Gerbang AND pada Gbr. 6-17 menjadi lumpuh karena sinyal HLT adalah tinggi. Ia memaksa Q dari flip-flop kerja/henti untuk menjadi rendah. Karena itu, pulsa waktu yang keluar dari osilator kunci-waktu 1 MHz tidak dapat mencapai pencacah gelang. Lebih dari itu, sinyal CLR tinggi menginisialisasi pencacah gelang sehingga kata keluaran adalah Q = 000001 b. CLR dan HLT telah menjadi rendah, dan kini START menjadi tinggi. Karena itu, keluaran dari flip-flop kerja/henti menjadi tinggi serta membuat gerbang AND enabel dan membiarkan pulsa kunci-waktu untuk mencapai pencacah gelang. Kata berurut- an yang keluar dari pencacah gelang adalah 155 Q = 000010 Q = 000100 Q = 001000 Q = 010000 | Q = 100000 Pencacah gelang O, 2, ©, 2, 2, 2 T, TT. Gambar 6-17. Pembuatan pulsa waktu CONTOH 6-5. Pada Gbr 6-17, 7, sampai T, dinamakan sinyal pengatur waktu karena mereka dapat mengatur urutan operasi digital. Pada osiloskop banyak saluran (multi channel), bagaimana tampaknya sinyal pengatur waktu itu ? SOLUSI Jika pulsa kunci-waktu mulai di titik A pada skala waktu, maka bentuk gelombang teratas pada Gbr. 6-18 menunjukkan sinyal CLK yang menggerakkan pencacah gelang. Gelombang persegi 1 MHz ini mempunyai perioda 1 mikrodetik. Bentuk gelombang kedua adalah sinyal T, . Mula-mula keluaran pencacah gelang adalah Q = 000001 Karena itu, T, adalah tinggi sampai tibanya tepi kunci-waktu negatif pertama. 156 Gambar 6-18. Pulsa kunci-waktu dan pengatur wakeu. Tepi kunci-waktu negatif pertama menghasilkan Q = 000010 Ini berarti bahwa T, menjadi tinggi (lihat Gbr. 6-18). T, tetap tinggi selama 1 mikrodetik. Setelah itu, tepi kunci-waktu negatif berikutnya menghasilkan kata gelang Q = 000100 Kata ini bertahan selama 1 miksodetik yakni selama perioda kunci-waktu. Selama waktu itu, T, adalah tinggi. Untuk setiap kata gelang berikutnya, salah satu dari sinyal pengatur waktu menjadi tinggi yakni seperti pada gambar. Setelah tibanya tepi kunci-waktu negatif keenam. putaran itu diulang kembali dengan T, menjadi tinggi kemudian T, dan seterusnya. 6-7. REGISTER TRI STATUS Sebelum komputer bekerja, tataolah dan data untuk mensolusi masalah disimpan di dalam memori dalam bentuk kata instruksi dan data. Pada saat pengolahan data, kata itu dikeluarkan dari memori dan dipindahkan ke register kerja yang mencatu satu atau lebih ALU. Setelah operasi aritmetika dan logika selesai dilaksanakan, jawabannya kembali diteruskan ke register atau ke memori. 157 Mengawatkan rangkaian komputer biasanya merupakan pekerjaan yang betul-betul memusingkan kepala. Register, ALU, memori, dan rangkaian lainnya harus dapat berkomunikasi dan berinteraksi dengan cara yang benar, pada waktu yang tepat, dan dengan nrutan yang benar. Itu sebabnya, komputer masa lalu menimbulkan masalah besar dalam hal pengawatan. Tetapi kini, masalah itu sudah tidak ada lagi paling sedikit tidak schebat itu. Sakelar tri status, suatu pengembangan pada awal tahun 1970-an, telah banyak menyederha- nakan pengawatan dan rancangan komputer karena ia adalah ideal untuk komputer berorganisasi kirai (bus-organized) yakni jenis paling umum digunakan sekarang ini. Sakelar Tri Status Gor. 6-19a menunjukkan contoh dari sakelar tri status. Sinyal ENABEL dapat rendah atau tinggi. Ketika ia rendah (ENABEL = 0), transistor A berada pada titik putus dan transistor B pada titik jenuh. Ini menarik voltase basis transistor C ke bumi (dekatan), sehingga secara efektif, membuka dioda basis emiter. Sebagai akibatnya, D,,, mengapung. Keadaan mengapung ini adalah setara dengan sakelar terbuka pada Gbr. 6-19b. Dypag-——® —O— Do (c) Gambar 6-19. Sakelar tri-status. (a) Rangkaian, (b) Takacuh atau status mengapung, (c) Keluaran sama dengan masukan. 158 Sebaliknya, ketika sinyal kendali adalah tinggi (ENABEL = 1), maka transistor A berada pada titik jenuh dan transistor B pada titik putus, sehingga mereka membebaskan basis transistor C. Kini, transistor keluaran bertindak selaku peserta emiter. Karena itu, keseluruhan rangkaian bertindak selaku sakelar tertutup (Gbr. 6-19c). Karena bit Dmas lewat dari masukan ke keluaran, maka Dus = Dag Ini berarti bahwa rendah tingginya Dkel adalah sama dengan D__. Dalam praktek, sakelar tri-status lebih rumit dari di Gbr. 6-19a selengkapnya menunjukkan gagasan sakelar tri-status, yakni keluaran dapat berupa satu di antara tiga status rendah, tinggi, atau mengapung (seringkali disebut status tak acuh). Lambang Gbr. 6-20 menunjukkan lambang sakelar tri-status dari rancangan apa saja. Jika kita melihat lambang ini, maka ingatlah kepada kegiatan tri-status: ENABEL rendah menye- babkan keluaran mengapung: ENABEL tinggi menyatakan bahwa keluaran adalah 0 atau 1 yakni sama dengan di masukan. Gambar 6-20. Lambang sakelar tri-status. Register Penyanggah Tri status Penerapan utama sakelar tri status adalah untuk mengubah keluaran dwi-stamus dari register biasa menjadi keluaran tri-status. Misalnya, Gbr. 6-21 menunjukkan register penyanggah tri-status. [a dinamakan demikian karena adanya sakelar tri-status pada saluran keluarannya. Ketika ENABEL adalah rendah, keluaran Y mengapung (status tak acuh). Tetapi ketika ENABEL menjadi tinggi, keluaran Y sama dengan keluaran Q; karena itu Y=Q Cara kerja rangkaian itu selanjutnya telah kita ketahui; ia adalah register penyanggal terkendali yang pemah kita bicarakan. 19 Gmbar 6-21. Register penampung tri-status. Gbr, 6-22 adalah lambang diagram blok atau register penampung tri-status dari ukuran panjang dan rancangan apa saja. Ketika masukan kendali LOAD dan ENABEL adalah rendah, maka flip-flop terisolasi dari saluran masukan dan keluaran. Ketika LOAD menjadi tinggi, maka pada tepi kunci-waktu positif berikutnya, X dimuat ke dalam register. Dan ketika ENABEL menjadi tinggi, Y sama dengan kata yang tersimpan di dalam register. Gambar 6-22. Lambang penampung Gambar 6-23. Lambang pencacah program 160 Pencacah Program Kita dapat merancang register yang manggabungkan bentuk register penampung dan mencacah. Rangkaian seperti ini dikenal sebagai pencacah program; ia dapat memuat lambang kata-kata dan juga dapat mencacah. Gor. 6-23 adalah lambang dari pencacah program tri-status. Ketika COUNT tinggi, maka pada setiap saat tibanya tepi kunci-waktu positif, isi register maju dengan satu. Ketika LOAD menjadi tinggi. maka pada tepi sulut kunci-waktu berikutnya, kata X disimpan ke dalam register. Setcrti biasanya, CLR tinggi me-riset semua flip-flop. Dan ENABEL tinggi menghidupkan semua sakelar tri-status internal sehingga Y sama dengan kata yang tersimpan di dalam register. Akumulator Bagian terdahulu pemah mengemukakan register geser dengan masukan kendali: LOAD, SHL. SHR, dan CLR. Dengan menambahkan sakelar tri-status pada sisi keluar- anya, kita memperoleh register geser tri-status yang ideal untuk digunakan sebagai akumulator. Akumulator adalah sekelompok unsur memori yang dapat menyimpan sementara seurutan jumlah aljabar selama satu kerja komputer. Register khusus memainkan peranan sentral pada pengolahan data dalam komputer kecil; akumulator ini akan diuraikan dengan lebih rinci pada bab kemudian. Gor. 6-24 adalah lambang dari akumulator tri-status. LOAD tinggi men-set register untuk pemuatan X. SHL tinggi menyiapkan register untuk geser kiri sedangkan SHR tinggi menyiapkannya untuk operasi geser kanan, Seperti biasanya, CLR tinggi me-riset semua flip-flop. ENABEL tinggi menutup sakelar tri-status sehingga memaksa Y untuk sama dengan kata yang tersimpan di dalam register. Gambar 6-24. Lambang Akumulator. 161 CONTOH 6-6. Komputer SAP-1 (BAB 8) menggunakan pencacah program (ditulis PC) 4-bit seperti ditunjukkan pada Gbr. 6-25. CLR menjadi tinggi dan kemudian rendah. Jika X = 1001 apa yang terjadi pada setiap keadaan berikut ini ? Semua masukan kendali adalah 0. COUNT = 1; lainnya adalah 0. LOAD ; lainnya adalah 0. ENABEL = 1; lainnya adalah 0. aege Gambar 6-25. Contoh pencacah program 4-bit. SOLUSI CLR tinggi dan kemudian rendah. Jadi, pada mulanya Q = 0000 a. Dengan semua masukan kendali sama dengan 0, maka pulsa kunci-waktu tidak mempunyai pengaruh karena register terisolasi. b. Ketika COUNT tinggi, maka setiap tepi kunci-waktu positif memajukan isi register dengan satu. Pulsa kunci-waktu berturutan menghasilkan Q = 0001, 0010, 0011, dan seterusnya sampai 1111 (setara dengan desimal 15). ¢. Dengan LOAD tinggi, maka tepi kunci-waktu positif berikutnya menyimpan kata X. Karena itu. 162 Q = 1001 4. ENABEL tinggi menghubungkan isi register ke saluran keluaran serta menyebabkan Y sama dengan kata tersimpan. Jika Q = 1001, maka ENABEL tinggi menyebabkan Y= 1001 CONTOH 6-7. SAP-1 menggunakan akumulator (A) 8-bit seperti ditunjukkan pada Gr. 6-26. Jika X = 0001 1110 maka apa yang terjadi pada setiap keadaan berikut ini ? a. LOAD = 1; masukan kendali lainnya adalah 0. b. SHL lainnya adalah 0. c. SHR lainnya adalah 0. d. ENABEL = 1; lainnya adalah 0. SOLUSI a. LOAD tinggi men-set akumulator untuk pemuatan. Karena itu, setelah tepi kunci- waktu positif berikutnya, maka Q = 0001 1110 b. SHL tinggi menyiapkan register untuk geser kiri, Setelah tepi sulut berikutnya, Q= 0011 1100 ©. SHR tinggi menyiapkan register untuk geser kanan, Tepi kunci-waktu positif meng- hasilkan Q = 0001 1110 (Dengan menganggap bahwa hanya terjadi satu geser kiri pada b). 163 + Kirai 4. ENABEL tinggi menghubungkan isi register ke saluran keluaran. Jika isi register adalah seperti pada c, maka Y = 0001 1110 Gambar 6-26. Contoh akumulator 8-bit. 6-8. KOMPUTER BERORGANISASI KIRAT Register tri-status adalah ideal untuk komputer berorganisasi kirai dan mereka meru- pakan struktur komputer paling umum yang dipakai sekarang ini. Kirai (bus) adalah sekelompok kawat yang digunakan sebagai jalan kata bersama oleh sejumlah register. Pada Gbr. 6-27, kawat tegak W,W,W, dan W, adalah kirai; kawat ini merupakan jalan saluran umum di antara register. Seperti tampak di situ, bit data masukan untuk register A datang dari kirai W. Dengan jalan sama, masukan dan keluaran register lainnya dihubungkan dengan kirai W. 164 Wa W2 W Wo Gambar 6-27. Register terorganisasi sekitar kirai W. Transfer Register Keindahan organisasi kirai terletak pada mudahnya transfer kata dari satu register ke lainnya. Mula-mula kita melihat bahwa sinyal kunci-waktu yang sama menggerakkan semua register. Sekalipun demikian, tidak terjadi apa-apa sampai pada saat kita menggunakan masukan kendali. Dengan kata lain, selama semua masukan LOAD dan ENABEL rendah, maka register terisolasi dari kirai W. Untuk mentransfer kata dari satu register ke lainnya, tinggikanlah masukan kendali yang sesuai. Misalnya, beginilah caranya mentransfer isi register A ke register D. Tinggikan E, dan L,; kemudian, isi A muncul pada kirai W dan pada saat yang sama, register D di- set untuk pemuatan dari kirai W. Ketika tepi kunci-waktu positif berikutnya tiba, kata A disimpan ke D. Sebagai misal, andaikan kata berikut ini tersimpan di dalam register: A=0011 B=0110 c= 1001 D= 1100 ‘Untuk mentransfer kata C ke register B, tinggikanlah E, dan L,. Mereka nenghubungkan keluaran register C ke kirai W serta secara serentak menyisipkan register B untuk pemuatan. Kemudian, tepi kunci-waktu positif berikutnya memuati register B dengan 1001. Penyederhanaan Gambar Gor, 6-27 menunjukkan kirai 4-bit. Gagasan sama berlaku juga untuk bit berapa saja. Misalnya, kirai 16-bit mempunyai 16 kawat yang masing-masing membawa 1-bit kata. Dengan menghubungkan masukan dan keluaran register 16-bit ke kirai ini, kita dapat mentfansfer kata 16-bit dari satu register ke lainnya. Gambar menjadi kabur kecuali kalau kita dapat menyederhanakan tampilan kirai. Gbr. 6-28 menunjukkan bentuk ringkas dari Gbr 6-27. Panah besar menyatakan kata yang masuk dan keluar register. Batang tegak besar menyatakan kirai W. 166 Gambar 6-28. Gambar disederhanakan dari organisasi kirai. CONTOH 6-7. Bayangkan semua bit LOAD dan ENABEL pada Gbr. 6-28 sebagai kata kendali LEE gl EclgEp ‘Apa yang terjadi pada setiap hal berikut ini ? a LElyEyLcEdlsE, = 0000 0000 v. LjE,LyEgLcEclaE, = 0001 0010 €. L,EQgE LEE, = 0100 1000 4. LEQGEL ETE, = 1000 0001 167 SOLUSI a. Semua bit kendali adalah 0; karena itu, sekalipun pulsa kunci-waktu terus menggerakkan register, namun tidak terjadi-apa-apa. Kata kendali pertama ini adalah kata “tak berbuat apa-apa”. b. E, dan L, tinggi. Jadi, isi register B menyiapkan register D untuk pemuatan. Tepi kunci-waktu positif berikutnya menyimpan kata B ke dalam register D. c. E, dan L, tinggi. Kali ini, kata A ditransfer ke register C. d. L, dan E, tinggi. Karena itu, register A menyalin kata D. SOAL 6-1. Pada Gbr. 6-29, kata data yang mau dimuat adalah X = 1000 1101 Kata tersimpan adalah Q = 0001 0111 ‘Apa yang terjadi jika a. CLR=1 dan LOAD =0. b. CLR =0 dan LOAD = 1. 6-2. Pada titik A dalam skala waktu, CLR pada Gbr. 6-29 menjadi tinggi dan kemudian 168 menjadi rendah. Jika X = 0110 1001 maka berapakah nilai Q di Titik C Titik D Titik E Titik F aege x _— LOAD De Register 4 penampung. D CR ABCDEF Q Gambar 6-29. 6-3, Register penampung pada Gbr. 6-29 mempunyai spesifikasi seperti berikut: tsiap = 10 nanodetik ttahan = 5 nanodetik tP = = 30 nanodetik a. Berapa dini terhadap titik E, bit X harus diterapkan, guna memastikan penyim- panan yang benar. b. Jika kunci-waktu mempunyai frekuensi 1 MHz serta bit X diterapkan di titik D, apakah tsiap dipenuhi ? c. Berapa lama setelah titik E, barulah kita dapat menyingkirkan bit X atau mem- biarkannya berubah ? 4. Berapa lama setelah titik E, barulah Q sama dengan X ? 6-4. Pada Gbr. 6-30, X = 0100 1011 D,=0 Apa yang terjadi pada isi register untuk setiap masukan kendali berikut ? a. LOAD tinggi di antara titik B dan D; semua masukan kendali lainnya adalah rendah ? b. Dengan X di dalam register, SHL adalah tinggi diantara titik D dan H; semua sinyal kendali Jainnya adalah rendah. c. Pada titik H. SHL kembali ke rendah serta SHR menjadi tinggi dan terus demikian sampai ke titik J. Gambar 6-30. 6-5. _Isi register pada Gbr. 6-30 adalah Inne ABCDEFGHIS Q = 0001 0110 Sebelum titik B, semua sinyal kendali adalah rendah. Kemudian, SHL tinggi di antara titik B dan H. Jika D,., adalah rendah, maka berapakah isi baru register itu ? 6-6. Pada Gbr. 6-30, CLR menjadi tinggi dan kemudian rendah. D,,,, mempunyai nilai berikut: Dmas Dmas Jika SHL tinggi di antara titik B dan J, maka kata apa yang tersimpan di dalam register, pada a. Titik D b. Titik F c. Titik H d. Titik J di antara titik B dan D di antara titik D dan F Dmas = 1 di antara titik F dan H Dmas = 1 di antara titik H dan J 6-7. Data dari satelit diterima dalam bentuk seri-bit (bit berurutan). Jika data ini masuk dengan kecepatan 1 MHz dan jika frekuensi kunci-waktu pada Gbr. 6-30 adalah 1 MHz, maka secara seri kita dapat memuat register itu dengan data satelit. Jika Gbr. 6-30 merupakan register 32-bit, maka berapakah waktu yang diperlukan untuk memuat kata 32-bit ? 6-8. Suatu pencacah riak mempunyai 16 flip-flop. Jika setiap flip-flop mempunyai waktu tangguh rambatan sebesar 25 nanodetik dan jika isi register adalah Q=O1l dain maka berapa Jama setelah tepi kunci-waktu positif berikutnya, barulah Q = 1000 0000 0000 0000 6-9. Berapakah cacah desimal maksimum pada pencacah dalam soal terdahulu ? 6-10, Pada Gbr. 6-31, CLR tinggi dan kemudian rendah. Berapakah Q pada setiap titik berikut ini ? a. Titik A b. Titk D c. Titik F d. Titik J 6-11, Pada titik A dalam skala waktu. keluaran pada Gor. 6-31 adalah Q = 0001 1011 Berapakah nilainya di titik D ? Di titik F ? —_ lL _ DF SU ABCDEFGHIJ Gambar 6-31 im 6-12. Pada Gbr. 6-31, sebelum titik A dalam skala waktu, isi register adalah setara dengan desimal 23. Berapakah Q di titik D ? Di titik F ? (Ungkapkan jawabannya dalam bentuk kata 8-bit). 6-13. Suatu pencacah gelang mempunyai 32 flip-flop. Bilangan desimal apa yang di- wakili oleh kata gelang terak,i, ? 6-14, Sinyal kunci-waktu yang menggerakkan suatu pencacah gelang mempunyai frekuensi 2 MHz. Berapa lamakah setiap kata gelang berlangsung ? Berapa lamakah setiap sinyal pengatur waktu dalam keadaan tinggi ? . 6-15. a Jika-frekuensi kunci-waktu pada Gbr. 6-32 adalah 1 MHz, maka berapa lamakah waktu yang diperlukan untuk merampungkan suatu putaran pencacah gelang (susunlah semua kata gelang itu) ? Jika frekuensi kunci-waktu diubah menjadi 1 MHz, berapa lamakah waktu untuk waktu putaran lengkap ? 6-16. Jika frekuensi kunci-waktu pada Gbr. 6-32 adalah 500 kHz, maka berapa lamakah waktu yang diperlukan untuk membentuk semua kata gelang ? Pencacah gelang

    Anda mungkin juga menyukai