Anda di halaman 1dari 62

EE184302

Dasar Sistem dan Jaringan Telekomunikasi


3 sks

“ERROR”
DETECTION & CORRECTION
1

(Problema Transmisi Data)


SRI RAHAYU - TEKNIK ELEKTRO (ITS)
2 Pokok Bahasan
Transmisi Asinkron & Sinkron
Deteksi Kesalahan
Metode Deteksi Kesalahan
Koreksi Kesalahan
Koreksi Kesalahan Data Paket
Konsep Data Paket
Frame Check Sequence (FCS)
Cyclic Redundancy Check (CRC)

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


Transmisi
SINKRON-ASINKRON
3

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


4 Transmisi Asinkron & Sinkron
Masalah waktu: diperlukan mekanisme Dua solusi untuk menyinkronkan
untuk sinkronisasi antara pemancar clock:
(transmitter) dan penerima (receiver).  Transmisi Asinkron:
→ Penerima (receiver akan mencuplik aliran Menhindari masalah waktu dengan
data pada interval bit (tertentu) tidak mengirimkan aliran bit yang
→ Jika clock (interval cuplik) tidak selaras panjang dan tidak terputus.
dengan di pengirim, menyebabkan  Transmisi Sinkron:
sampelyang datang akan dicuplik pada Blok bit ditransmisikan dalam aliran
waktu yang salah, setelah bit mengalami yang stabil tanpa kode awal dan kode
perjalanan dari transmitter ke receiver. akhir.

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


5 Transmisi Asinkron

Data dikirimkan tiap karakter Karakteristik Transmisi Asinkron:


pada suatu waktu. → Sederhana
→ 1 karakter = 5 hingga 8 bit → Murah
Pengaturan waktu hanya perlu → Overhead (bit stuffing) hanya 2
dilakukan untuk jarak antar atau 3 bit per char (~ 20%)
karakter. → Bagus untuk data dengan
Sinkronisasi ulang perlu celah/spasi lebar (keyboard).
dilakukan pada setiap karakter.

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


6 Prinsip Kerja Transmisi Asinkron

Dalam aliran yang stabil, jarak/interval antar karakter adalah


seragam (panjang elemen berhenti SAMA).
Dalam keadaan siaga, penerima mencari transisi 1 ke 0.
Kemudian mencari 7-sampel interval berikutnya (= bergantung
panjang karakter).
Kemudian mencari transisi 1 ke 0 berikutnya, untuk karakter
berikutnya.

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


7 SOAL 1:
Problema Dampak Clock Asinkron Tx & Rx

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


8

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


Laju bit = 10 kbps Di penerima, terjadi waktu cuplik yang
9 Maka : tidak sinkron dengan selisih 6%.
Periode bit: T = 1/10.000 = 100 μs Maka:
Ketika dicuplik ditengah-tengah bit, 6% x 100 μs = 6 μs
harusnya tepat di saat : Periode cuplik: → Ts = 94 μs
50 μs → start bit Maka, pencuplikan terjadi pada waktu:
150 μs → bit ke-1 47 μs → start bit
250 μs → bit ke-2 141 μs → bit ke-1
350 μs → bit ke-3 235 μs → bit ke-2
450 μs → bit ke-4 329 μs → bit ke-3
550 μs → bit ke-5 423 μs → bit ke-4
650 μs → bit ke-6 517 μs → bit ke-5
750 μs → bit ke-7 611 μs → bit ke-6
850 μs → bit ke-8 705 μs → bit ke-7
950 μs → stop bit 799 μs → bit ke-8 → Sdh ERROR
893 μs → stop bit → ERROR
SRI RAHAYU - TEKNIK ELEKTRO (ITS)
10 Transmisi Sinkron → Level Bit

• Blok data yang dikirimkan TANPA bit start atau bit stop.
• Pewaktu (clock) harus disinkronkan.
• Dapat menggunakan jalur clock terpisah.
→ Bagus untuk jarak pendek.
→ Dapat mengalami penurunan nilai (redaman tegangan).
• (Contoh) sinyal clock yang menjadi satu dengan data:
→ Pengkodean Manchester.
→ Frekuensi pembawa (analog).

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


11 Transmisi Sinkron → Level Block
• Perlu menunjukkan mana awal dan akhir blok.
• Menggunakan bit-bit mukadimah (preamble) dan bit-bit
penutup (postamble).
→ Misalnya, rentetan serial karakter sinkron (hex 16)
→ misalnya terdapat blok dari 11111111 dan berakhir
pada pola 11111110.
• Lebih efisien (overhead lebih rendah) daripada Asinkron.
Contoh Diagram Sinkron

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


12 SOAL 2:
Bit-Bit OVERHEAD

Terdapat 1 blok data berisi 1000 karakter (@ 8 bit per karakter),


sehingga terdapat data sebanyak:
Data = 1000 x 8 bit = 8000 bit
Jumlah bit-bit overhead sebanyak = 48 bit
Shg 1 blok (frame/paket) berisi = 8000 + 48 = 8048 bit
→ Besarnya overhead = 48/8048 x 100 % = 0,596 % = 0,6 %
SRI RAHAYU - TEKNIK ELEKTRO (ITS)
DETEKSI KESALAHAN
13

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


14
Jenis Kesalahan
• Sebuah kesalahan bisa terjadi saat sebuah bit berubah selama
transmisi antara pengirim ke penerima.
• Kesalahan bit tunggal:
→ 1 bit berubah
→ Bit-bit yang berdekatan tidak terpengaruh
→ Noise putih (white noise)
• Kesalahan beruntun:
→ Panjang B
→ Urutan bersebelahan dari bit B, bisa di awal, di akhir dan
sejumlah bit di tengah paket data (frame) yang diterima dapat
mengalami kesalahan).
→ Impulse noise (lonjakan dlm waktu pendek).
→ Kasus fading (memudar/teredam) dalam nirkabel.
→ Efek lebih buruk pada kecepatan data yang lebih tinggi.
SRI RAHAYU - TEKNIK ELEKTRO (ITS)
15 Single-Bit Error & Burst Error
Single-Bit Error : Burst Error :
Bila hanya 1 bit dlm data unit (bisa dlm Bila 2 atau lebih bit dalam
bentuk byte , karakter atau unit data)
sebuah unit data berubah dari 1
yang berubah dari 1 → 0 atau dari 0 →
1. → 0 atau sebaliknya.

 Burst error tidak mesti terjadi


SRI RAHAYU - TEKNIK ELEKTRO (ITS)
secara berurutan.
16 SOAL 3:
Gangguan Impulse Noise

Noise impulse, yaitu noise yang datangnya seperti waktu impulse (waktunya
SEMPIT).
• Jika diketahui, terjadi noise impulse selama 1μs pada jalur 10 Mbps dan
100 Mbps.
• Potensi bit SALAH pada jalur 10 Mbps = 1.10-6 x 10x106 = 10 bit.
• Potensi bit SALAH pada jalur 100 Mbps = 1.10-6 x 100x106 = 100 bit.

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


17 SOAL 4:
Laju Kesalahan Bit

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


PEMBAHASAN:
18

 BER = Bit Error Rate = Pb = 10-6


 Laju bit = 64 Kbps = 64 x 10-3
 Jumlah frame dalam 1 hari = 5,529 x 106
 Ukuran 1 frame = F =1000 bit
 Jumlah frame rusak dalam 1 hari = 1 frame
 Maka :
→ Frame yang rusak (P2) =1/(5,529 x 106) = 0,18 x 10-6
→ Frame baik (tanpa salah) = P1 = 1 - P2 = 1 - 0,18 x 10-6 = 0,99999982
→ Probabilitas Frame tanpa salah = P1 = (1-Pb)F= (1-10-6)1000= (0,999999)1000
= 0,999
→ P2 = 1 – P1 = 1 – 0,999 = 0,001 = 10-3 (yaitu 3 pangkat lebih besar dari yang
disyaratkan)
SRI RAHAYU - TEKNIK ELEKTRO (ITS)
19
Mengapa perlu “Error Detection?”
 Sinyal ditransmisikan lewat media transmisi bisa mengalami korupsi ,
disebabkan NOISE dan DISTORSI.
 Media transmisi bersifat TIDAK HANDAL. Agar menjadi komunikasi yg
ANDAL, diperlukan pendeteksi kesalahan dlm sinyal dg mekanisme
tertentu, agar dpt mengambil tindakan korektif.
 Untuk memahami agar error dapat ditangani, perlu melihat scr dekat thd
error apa yang sesungguhnya terjadi.
 Normal, sebuah frame terdiri dari m bit data (message bit) dan r bit redundan
(check bit). Sehingga total ada n bit (m+r).
 Jadi sebuah unit data n-bit terdiri dari m bit data dan r bit check sering
disebut codeword n-bit.

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


20
METODE DETEKSI KESALAHAN

Pendekatan dasar untuk Beberapa teknik populer:


mendeteksi kesalahan • Simple Parity check
(error) : • Two-Dimensional Parity check
Penggunaan bit tambahan
(redundant) yg ditambahkan
• Checksum
unt. memfasilitasi aktifitas • Cyclic Redundancy Check
deteksi dan koreksi error.

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


A. Simple Parity Checking
21
(One-dimension Parity Check)
 Mekanisme yg paling umum dan Jenis parity Chek :
paling murah untuk deteksi error. 1. Odd parity : jumlah angka 1
(termasuk bit parity) berjumlah
 Bit tambahan (parity bit) berupa bit
ganjil.
‘0’ atau ‘1’ ditambahkan pada setiap
data : 0010 → parity : 0
unit data, berdasarkan jumlah data 1
data : 010100 → parity : 1
yang ada di unit data.
2. Even parity : jumlah angka 1
 Jumlah bit dalam unit data yg baru (termasuk bit parity)
bertambah, dg memasukkan bit berjumlah genap.
paritas (parity bit). data : 0010 → parity : 1
data : 010100 → parity : 1
SRI RAHAYU - TEKNIK ELEKTRO (ITS)
22 Kelemahan Simple Parity Check
• Paritas:
Bit-bit tambahan yang ditambahkan oleh pengirim
(transmitter) untuk kode deteksi kesalahan.
• Bit Paritas:
→ Nilai bit paritas sedemikian rupa sehingga karakter tsb
memiliki jumlah genap (untuk paritas genap) atau jumlah
ganjil (paritas ganjil).
→ Namun jika jumlah bit yang salah adalah GENAP, maka
kesalahan tsb tidak bisa terdeteksi.

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


23 Kegunaan Paritas GANJIL & GENAP
• Skema pendeteksian kesalahan yang paling sederhana adalah
dengan menambahkan bit paritas pada akhir blok data.
• Even Parity (Paritas Genap):
→ Menambahkan sebuah bit shg jumlah bit 1-nya GENAP.
→ Digunakan untuk transmisi sinkron
• Odd Parity (Paritas Ganjil):
→ Menambahkan sebuah bit shg jumlah bit 1-nya GANJIL.
→ Digunakan untuk transmisi asinkron
• Jika jumlah bit yang berubah (karena kesalahan) adalah GENAP,
maka kesalahan tsb tidak bisa terdeteksi.

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


24 Prinsip Detektor Kesalahan
• Terlepas dari desain apapun, akan memiliki kelemahan.
• Dapat mendeteksi kesalahan dengan menggunakan kode
pendeteksi kesalahan yang ditambahkan oleh pengirim
(transmitter):
→ kode ini juga disebut sebagai bit cek
• Dihitung ulang dan diperiksa oleh penerima (receiver).
• Masih ada kemungkinan kesalahan yang tidak terdeteksi.
Bit paritas:
→ bit paritas diatur sehingga karakter tertentu memiliki jumlah
genap (paritas genap) atau ganjil (paritas ganjil)
→ Bila jumlah kesalahan bit GENAP, maka tidak akan terdeteksi.
SRI RAHAYU - TEKNIK ELEKTRO (ITS)
25
Proses DETEKSI KESALAHAN

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


26 Contoh Pemakaian Even Parity

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


SOAL 5:
27
Deteksi Kesalahan dengan Bit PARITAS

BIT PARITAS:
Data yang dikirim : 1110001
Menggunakan bit paritas GANJIL (ODD) yang diletakkan di awal data.
→ Karena jumlah angka “1” pada data yang akan dikirim ada 4 buah,
(GENAP) maka bit paritasnya harus “1” (Data yang dikirim menjadi
11110001).
→ Jika penerima mendapati data 11110001, berarti tidak ada data SALAH.
→ Tapi jika penerima mendapati data 11100001, maka terjadi DATA SALAH.
SRI RAHAYU - TEKNIK ELEKTRO (ITS)
28
Pemakaian Bit Paritas Genap
(pada 4-bit data)

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


29
• Bedasarkan pengamatan terhadap tabel, tampak bahwa untuk berpindah dari
satu codeword ke yang lain, setidaknya 2 bit data harus diubah.
• Oleh karena itu himpunan codeword ini dikatakan memiliki jarak minimum
(jarak hamming) 2, yang berarti bahwa penerima yang mengenali kumpulan
codeword dapat mendeteksi semua kesalahan bit tunggal di setiap codeword.
• Namun, jika dua kesalahan terjadi pada codeword, maka terlihat seperti tidak
ada kesalahan yang terjadi dan penerima (receiver) juga menganggapnya sbg
data yang benar, dan tidak mengetahui kesalahan apa pun.
• Model deteksi kesalahan tidak mampu mendeteksi kesalahan lebih dari satu
bit. Bahkan dapat ditunjukkan bahwa kode paritas tunggal hanya dapat
mendeteksi jumlah kesalahan ganjil dalam sebuah blok kode.

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


30 B. Two-domention Parity Check
 Kinerja bit paritas tunggal dapat
ditingkatkan dengan menggunakan
pemeriksaan dengan paritas dua
dimensi, yang mengatur blok bit
dalam bentuk tabel.
 Bit-bit parity-check dihitung untuk
setiap baris (spt simple parity check),
dan juga untuk setiap kolom,
keduanya dikirim bersama data.
 Pada penerima akhir, akan
dibandingkan dg bit-bit paritas yg
dihitung pada penerima data .
SRI RAHAYU - TEKNIK ELEKTRO (ITS)
31 ▪ Kinerja pemeriksaan paritas Dua Dimensi dapat meningkatkan
kemungkinan mendeteksi kesalahan secara beruntun.
▪ Seperti yang ditunjukkan dalam tabel bahwa pemeriksaan Paritas 2-D
dari n bit dapat mendeteksi kesalahan beruntun sebanyak n bit.
▪ Kesalahan beruntun lebih dari n bit juga bisa terdeteksi oleh Parity check
2-D dengan probabilitas tinggi. Namun, ada satu pola kesalahan yang
tetap sulit dipahami.
▪ Jika dua bit dalam satu unit data rusak dan dua bit dalam posisi yang
persis sama di unit data lain juga rusak, pemeriksa pemeriksa 2-D tidak
akan bisa mendeteksi kesalahan.
▪ Misalnya, jika dua unit data: 11001100 dan 10101100. Jika bit pertama
dan kedua dari bit terakhir di masing-masing BERUBAH, menjadikan
unit data sebagai 01001110 dan 00101110, kesalahan tsb tidak dapat
dideteksi dengan pemeriksaan Paritas 2-D.
SRI RAHAYU - TEKNIK ELEKTRO (ITS)
32 C. Checksum
• Pengirim: Menambahkan semua
• Sebuah checksum atau hash word dari sebuah paket dan
menambahkan hasilnya
sum adalah data ukuran kecil (checksum) ke paket (frame) tsb.
dari sebuah blok data digital • Penerima: Menambahkan semua
untuk tujuan mendeteksi word dari sebuah paket dan
kesalahan, yang mungkin membandingkan hasilnya dengan
telah dikenali selama checksum.
transmisi atau • Dapat mendeteksi semua
kesalahan 1-bit
penyimpanannya. Contoh:
• Ini biasanya diterapkan pada Checkum internet
file instalasi setelah data (Menggunakan tambahan
diterima dari server unduhan. komplemen-1)
SRI RAHAYU - TEKNIK ELEKTRO (ITS)
33
Meninjau Kembali:
KOMPLEMEN -1
• Angka negatif –x adalah x dengan semua bit dibalik.
• Ketika dua angka ditambahkan, maka “carry” akan ikut
ditambahkan ke hasilnya
Contoh: -15 + 16; asumsikan representasi dengan 8-bit
15 = 00001111 → -15 = 11110000
+
16 = 00010000
-15+16 = 1
1 00000000
+
1
00000001

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


34
Proses Pengiriman Data + Checksum

Data dibagi kedalam k segmen setiap m-bit.


Bagian akhir dr segmen pengirim ditambahkan komplemen-1 dari
jumlah (sum) semua segmen data yang dikirim.
Segmen checksum dikirim bersama dengan segmen data.
Di ujung penerima, segmen data dijumlahkan secara aritmatika.
Hasilnya dijumlahkan dengan segmen checksum dan dicari
komplemen-1.
Jika hasilnya nol (komplemen-1 = NOL), maka data yang diterima
DIANGGAP BENAR; jika TIDAK maka data akan dibuang.

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


Contoh: Deteksi Kesalahan Menggunakan Checksum
35

• Kinerja Checksum
mendeteksi semua
kesalahan yang
melibatkan jumlah
bit ganjil.
• Ini juga mendeteksi
sebagian besar
kesalahan yang
melibatkan jumlah
bit genap.

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


KOREKSI KESALAHAN
36

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


37
Koreksi Kesalahan (Error Correction)
 Koreksi kesalahan dilakukan setelah mendeteksi adanya
kesalahan.
 Tidak cocok untuk aplikasi nirkabel
→ Tingkat kesalahan bit tinggi
(akan banyak transmisi ulang)
→ Delay propagasi bisa lama (satelit) dibandingkan
dengan waktu transmisi frame
(Akan mengakibatkan pengiriman ulang frame
dalam kesalahan ditambah banyak frame
berikutnya)
 Perlu memperbaiki kesalahan berdasarkan bit yang diterima.
 Namun, yang paling umum minta blok data untuk dikirim
ulang (retransmisi).

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


38 Prinsip Koreksi Kesalahan
• Menambahkan redundansi (bit-bit cadangan) di pesan yang dikirim.
• Dapat menyimpulkan (membedakan) bit-bit yang asli, dalam
menghadapi kesalahan tingkat tertentu.
• Misalnya: kode koreksi kesalahan BLOK.
→ Direncanakan menggunakan blok n bit (codeword)
→ Secara umum, tambahkan sejumlah (n - k) bit pada akhir blok,
untuk kode koreksi kesalahan.
→ Semua k bit asli dimasukkan dalam codeword.
• Beberapa tipe FEC (Forward Error Corection), memetakan k bit
masukan ke dalam n bit codeword, sehingga k bit asli tidak
TAMPAK (karena sudah digabung dg bit-bit koreksi kesalahan).
SRI RAHAYU - TEKNIK ELEKTRO (ITS)
39
Diagram Proses Koreksi Kesalahan

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


40 Proses (Kerja) ERROR CORRECTION
• Setiap segmen data (k bit) dipetakan ke dalam blok sepanjang n-bit (n> k)
→ Codeword (n bit) = data (k bit) + FEC (n-k bit)
→ FEC = blok kode koreksi kesalahan maju (Forward Error Correction)
• Codeword terkirim
• Perangkat tujuan akan menerima string-bit yang mirip dengan yang dikirimkan,
tetapi mungkin mengandung kesalahan (error).
• Kodeword yang diterima diteruskan ke dekoder FEC untuk DIPERIKSA:
→ Jika tidak ada kesalahan, output blok berupa data asli
→ Beberapa pola kesalahan dapat dideteksi dan dikoreksi
→ Beberapa pola kesalahan dapat dideteksi tetapi tidak dapat dikoreksi
→ Beberapa pola kesalahan (jarang) tidak dapat dideteksi
→ Menghasilkan output data yang salah dari FEC
SRI RAHAYU - TEKNIK ELEKTRO (ITS)
41 D. Cyclic Redundancy Checks (CRC)
• Pemeriksaan Redundansi siklik ini adalah teknik yang paling kuat dan mudah
diterapkan. Tidak seperti skema checksum, yang didasarkan pada penambahan,
CRC didasarkan pada pembagian biner.
• Dalam CRC, urutan bit redundan yang disebut bit redundansi siklik, ditambahkan
ke akhir unit data sehingga unit data yang dihasilkan menjadi benar-benar habis
dibagi oleh blok biner kedua (bit-bit pola), yang telah ditentukan sebelumnya.
• Di tempat tujuan, unit data yang masuk akan dibagi dengan angka yang sama.
• Jika pada langkah ini tidak ada yang tersisa, unit data diasumsikan BENAR dan
karenanya bisa diterima.
• Jika ada SISA menunjukkan bahwa unit data telah RUSAK dalam perjalanan, dan
karenanya harus DITOLAK.

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


42
Konsep Cyclic Redundancy Check (CRC)

• Salah satu metode pemeriksaan yang paling umum dan cukup


baik.
• Untuk pemancar (transmitter) dengan blok data sebanyak k bit
akan menghasilkan n bit FCS (Frame Check Sequence).
• Mentransmisikan codeword (k + n) bit yang persis dapat dibagi
dengan beberapa angka (pola tertentu) yang telah ditentukan.
• Penerima (receiver) akan membagi frame (paket data) dengan
angka/pola tsb.
• Jika tidak ada yang tersisa, maka dianggap tidak ada kesalahan.
SRI RAHAYU - TEKNIK ELEKTRO (ITS)
Koreksi Kesalahan
DATA PAKET
43

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


44
Maximum Transmission Unit (MTU)
 Ukuran maksimum datagram-IP adalah 65535, tetapi protokol data link
layer umumnya memaksakan batas/limit yg jauh lebih kecil
 Contoh:
Frame Ethernet memiliki payload maksimum 1500 byte
→ IP datagrams di-enkapsulasi dlm frame ethernet tidak bisa lebih
panjang dari 1500 byte
 Limit maksimum ukuran datagram-IP → disebut maximum
transmission unit (MTU)
• MTU (byte) beberapa variasi protokol data link protocol
Ethernet : 1500 FDDI : 4352
802.3 : 1492 ATM : 53
802.5 : 4464 PPP : negotiated
ATM AAL5 : 9180
SRI RAHAYU - TEKNIK ELEKTRO (ITS)
45 IP Fragmentation
• Bagaimana jika ukuran datagram-IP melebihi MTU ?
→ Datagram-IP difragmentasi (dipecah) menjadi unit yang lebih kecil
• Bagimana jika route yg akan dilewati berisi merupakan jaringan dengan
ukuran MTU yang berbeda ?

Ethernet
FDDI
Ring
Host A Router Host B
MTUs: FDDI: 4352 Ethernet: 1500

• Fragmentasi:
• Router IP men-split datagram menjadi beberapa datagram (fragmen)
• Fragmen-fragmen akan disusun kembali di sisi penerima (receiver)

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


46 Sel ATM (Asynchronous Transfer Mode)
Data (48 Byte) + Header (5 Byte) = 53 Byte

 Layer ATM

Sel ATM
 VPI : Virtual Path Identifier
 VCI : Virtual channel identifier

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


47 Memecah IP Datagram → Sel ATM
 Contoh : sebuah datagram di-enkapsulasi dalam 4 sel dan
ditransmisikan lewat jaringan ATM → terjadi
fragmentasi

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


48 Sel ATM Hasil Fragmentasi

 Hanya sel terakhir yg membawa trailer (yg ditambahkan pd IP datagram). Padding dpt
ditambahkan hanya pd sel terakhir atau dua sel terakhir.
 Semua nilai Payload Type (PT) adalah 000 untuk semua sel yg membawa IP datagram,
kecuali sel terakhir 001.
 Selanjutnya masing-masing potongan (chunk), akan ditambahkan 5 Byte (HEADER),
sehingga menjadi SEL ATM (53 Byte).

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


49
KONSEP DATA (PAKET)
 Potongan data dengan ukuran tertentu, akan dilakukan enkapsulasi di lapisan
DATA LINK.
 Setiap potongan akan ditambahi bit-bit stuffing (preambule, postambule,
control dll), termasuk mekanisme koreksi kesalahan (error correction).
 Pada setiap transmisi blok data (k-bit) akan dibubuhkan,bit-bit koreksi
kesalahan sehingga menjadi codeword dengan panjang n-bit (n> k), dengan
asumsi panjang codeword adalah n-bit.
 Bit-bit dalam segmen koreksi kesalahan dibangkitkan dari bit-bit data
dengan menggunakan algoritma tertentu.
 Bit-bit koreksi kesalahan dibangkitkan menggunakan jenis encoder koreksi
kesalahan maju (FEC=Forward Error Correction)→ Misal: FCS, CRC
 Potongan data yang sudah dienkapsulasi lengkap membentuk sebuah frame
atau paket data.
 Paket data dikirim ke penerima sebagai potongan data yang bersifat mandiri.
SRI RAHAYU - TEKNIK ELEKTRO (ITS)
50

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


51

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


Frame Check Sequence (FCS)
52
• Frame Check Sequence (FCS) mengacu pada penambahan bit-bit ekstra untuk
kode pendeteksi kesalahan yang ditambahkan ke frame dalam sebuah protokol
komunikasi.
• Frame sbg bentuk data yang dikirim ke lapisan lebih atas dan akhirnya menjadi data
aplikasi dari sumber (pengirim) ke tujuan (penerima).
• Deteksi kesalahan di penerima tidak menyiratkan pemulihan kesalahan; misalnya,
Ethernet menspesifikasikan bahwa frame yang rusak harus dibuang, tetapi pada saat
yang sama menentukan tindakan yang menyebabkan frame dikirimkan kembali.
• Protokol lain, terutama Transmission Control Protocol (TCP), dapat mencatat
kehilangan data dan menginisiasi pemulihan kesalahan.
• Struktur paket Ethernet, memasukkan FCS pada akhir frame Ethernet:

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


53 Prinsip Frame Check Sequence (FCS)
• Jika pesan k bit dikirimkan, pemancar  SISA dari proses pembagian ini
membangkitkan deretan r-bit, yang dikenal menghasilkan FCS (r-bit), yang
sebagai Frame Check Sequence (FCS), dimasukkan ke r bit nol.
sehingga (k + r) bit benar-benar sedang
dikirim.  Pada saat menerima paket,
penerima membagi frame (k + r)
• FCS (r-bit) ini dihasilkan dengan membagi bit dengan angka (pola) yang
data asli dengan angka (pola bit) yang telah telah ditentukan sebelumnya, dan
ditentukan, setelahsebelumnya ditambahkan jika tidak menghasilkan sisa,
dengan r bit nol, dapat diasumsikan bahwa tidak
• Angka (pola bit) ini punya panjang (r +1), ada kesalahan yang terjadi
juga dapat dianggap sebagai koefisien selama transmisi.
polinomial, yang disebut Generator
Polinomial.
SRI RAHAYU - TEKNIK ELEKTRO (ITS)
54 Cyclic Redundancy Check (CRC)
• Disebut CRC karena nilai untuk pemeriksaan data (verifikasi
data) adalah sebuah redundansi (memperluas pesan tanpa
menambahkan informasi) dan algoritma didasarkan pada kode
siklik.
• CRC cukup populer karena mudah diimplementasikan dalam
perangkat keras biner, mudah dianalisis secara matematis, dan
sangat baik dalam mendeteksi kesalahan umum yang disebabkan
oleh noise di saluran transmisi.
• Karena nilai cek harus memiliki panjang tetap, fungsi yang
menghasilkannya kadang-kadang dipakai sebagai FUNGSI
HASH.
SRI RAHAYU - TEKNIK ELEKTRO (ITS)
55 Prinsip Cyclic Redundancy Check (CRC)
• Pemeriksaan redundansi siklik (CRC) adalah kode pendeteksi
kesalahan yang biasa digunakan dalam jaringan digital dan perangkat
penyimpanan untuk mendeteksi perubahan tak disengaja pada data
mentah (ORIGINAL).
• Blok data dalam sistem ini mendapatkan nilai cek pendek yang
dilampirkan, berdasarkan sisa pembagian polinomial isinya.
• Pada pemeriksaan, perhitungan pengulangan dan bahkan pengecekan
nilai tidak cocok, tindakan korektif dapat diambil terhadap data yang
mengalami KESALAHAN.

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


56
Proses Koreksi Kesalahan Dengan “CRC”

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


57

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


58
SOAL 6:
Diketahui:
 Data (I) = 1010001101 (10 bit)
 FCS (F) = 5 bit
 Pola (P) = F +1 = 6 bit
Ditentukan (misal) = 110101
Maka:
k= 10 bit
n-k = 5 bit

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


59

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


60 Proses CRC:
1. Informasi (=D) dikalikan dengan 105 = 1010001101 00000
2. D. 2n-k dibagi dengan Pola (P = 110101 )
→ menghasilkan Q dengan sisa R
Q = 1101010110
R = 01110
3. R dimasukkan ke bit-bit 2n-k menjadi T = 1010001101 01110
4. T = 1010001101 01110 inilah yang ditransmisikan menuju penerima
(receiver) → Tr
5. Jika tidak ada perubahan/gangguan selama perjalanan, maka:
Tr = T = 1010001101 01110
6. Tr dibagi dengan P (bit-bit pola = 110101) “SISA” → Data BENAR

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


61

SRI RAHAYU - TEKNIK ELEKTRO (ITS)


62 Terima Kasih …

SRI RAHAYU - TEKNIK ELEKTRO (ITS)

Anda mungkin juga menyukai