net/publication/372907675
SISTEM DIGITAL
CITATIONS READS
0 353
6 authors, including:
All content following this page was uploaded by Habib Satria on 04 August 2023.
Penerbit
Insight Mediatama
Anggota IKAPI No. 338/JTI/2022
Watesnegoro No. 4 (61385) Mojokerto
Whatsapp 087762245559
www.insightmediatama.co.id
© All Rights Reserved Ketentuan Pidana Pasal 112-119 Undang- undang Nomor
28 Tahun 2014 Tentang Hak Cipta. Dilarang keras menerjemahkan, memfotokopi,
atau memperbanyak sebagian atau seluruh isi buku ini tanpa izin tertulis dari
penerbit dan penulis
Kata Pengantar
Puji syukur dipanjatkan kehadirat Tuhan Yang Maha Esa atas rahmat dan karunia-
Nya, sehingga kami dapat menyusun buku ajar manual untuk percobaan Sistem Digital.
Buku ini disusun menggunakan pendekatan pembelajaran berdasarkan kompetensi,
sebagai konsekuensi logis dari Kurikulum KKNI yang menggunakan pendekatan
kompetensi (CBT: Competency Based Training).
Sumber dan bahan ajar pokok Kurikulum KKNI adalah buku manual maupun
interaktif dengan mengacu pada FORTEI atau standarisasi dunia kerja. Buku ini
diharapkan digunakan sebagai sumber belajar pokok oleh peserta praktikum untuk
mencapai komptensi kerja standar yang diharapkan dunia kerja.
Penyusunan buku ini dilakukan melalui beberapa tahap, yakni dari penyiapan
materi modul, penyusunan naskah secara tertulis, setting dengan bantuan komputer,
serta divalidasi dan diujcobakan empirik secara terbatas. Validasi dilakukan dengan
teknik telaah ahli (expert-judgment), sementara ujicoba empirik dilakukan pada
beberapa peserta praktikum. Harapannya, modul yang telah disusun ini merupakan
bahan dan sumber belajar yang sesuai untuk membekali peserta praktikum dengan
kompetensi kerja yang diharapkan. Namun demikian, karena dinamika perubahan dunia
kerja begitu cepat terjadi, maka modul ini masih akan selalu diminta masukan untuk
bahan perbaikan atau revisi agar supayaselalu relevan dengan kondisi lapangan.
Pekerjaan berat ini dapat terselesaikan, tentu dengan banyaknya dukungan dan
bantuan dari berbagai pihak yang perlu diberikan penghargaan dan ucapan terima kasih.
Dalam kesempatan ini tidak berlebihan bilamana disampaikan rasa terima kasih dan
penghargaan yang sebesar-besarnya kepada berbagai pihak, terutama tim penyusun
buku (penulis, editor, tenaga komputer, tenaga ahli desain grafis) atas dedikasi,
pengorbanan waktu, tenaga, dan pikiran untuk menyelesaikan penyusunan buku ini.
Kami mengharapkan saran dan kritik dari para pakar di bidang psikologi, praktisi
dunia usaha dan industri, dan pakar akademik sebagai bahan untuk melakukan
peningkatan kualitas buku. Diharapkan para pemakai berpegang pada azas
keterlaksanaan, kesesuaian, dan fleksibelitas dengan mengacu pada perkembangan
IPTEKS pada dunia kerja dan potensi serta dukungan kerja dalam rangka membekali
kompetensi standar pada peserta didik.
Demikian, semoga buku ini dapat bermanfaat bagi kita semua, khususnya peserta
Praktikum Sistem Digital, atau praktisi yang sedang mengembangkan bahan ajar
percobaan.
iii
DAFTAR ISI
iv
MODUL I
GERBANG-GERBANG LOGIKA KOMPUTER
A. TUJUAN
Adapun tujuan percobaan ini adalah :
1. Melakukan pengujian rangkaian sesuai gambar 1 dan mengkonfirmasi sifat
rangkain tersebut.
2. Memeriksa rangkaian papan ACT DK-1 berdasarkan petunjuk yang ada.
3. Memberikan alasan mengapa kondisi LED menyala dengan terang pada
gambar 2.
C. TEORI
Gerbang logika adalah suatu entitas dalam elektronika dan matematika
boolean yang mengubah satu atau beberapa masukan logik menjadi sebuah sinyal
keluaran logik. Gerbang logika terutama diimplementasikan secara elektronis
menggunakan dioda atau transistor, akan tetapi dapat pula dibangun menggunakan
susunan komponen-komponen yang memanfaatkan sifat-sifat
elektromagnetik. Logika merupakan dasar dari semua penalaran. Untuk
menyatukan beberapa logika, kita membutuhkan operator logika dan untuk
membuktikan kebenaran dari logika, kita dapat menggunakan tabel kebenaran.
Tabel kebenaran menampilkan hubungan antara nilai kebenaran dari proposisi
atomik. Dengan tabel kebenaran tersebut, suatu persamaan logika ataupun
proposisi dapat dicari nilai kebenarannya. Tabel kebenaran pasti mempunyai
berbagai aplikasi yang dapat diterapkan karena mempunyai fungsi tersebut. Salah
satu dari aplikasi tersebut yaitu dengan menggunakan tabel kebenaran kita dapat
mendesain suatu rangkaian logika.
Gerbang yang diterjemahkan dari istilah asing gate, adalah elemen dasar
dari semua rangkaian yang menggunakan sistem digital. Semua fungsi digital
pada dasarnya tersusun atas gabungan beberapa gerbang logika dasar yang
disusun berdasarkan fungsi yang diinginkan.Gerbang -gerbang dasar ini bekerja
atas dasar logika tegangan yang digunakan dalam teknik digital.Logika tegangan
adalah asas dasar bagi gerbang-gerbang logika. Dalam teknik digitalapa yang
dinamakan logika tegangan adalah dua kondisi tegangan yang saling berlawanan.
Kondisi tegangan “ada tegangan” mempunyai istilah lain “berlogika satu” (1) atau
“berlogika tinggi” (high), sedangkan “tidak ada tegangan” memiliki istilah lain
“berlogika nol” (0) atau “berlogika rendah” (low). Dalam membuat rangkaian
logika kita menggunakan gerbang-gerbang logika yang sesuai dengan yang
1
dibutuhkan. Rangkaian digital adalah sistem yang mempresentasikan sinyal
sebagai nilai diskrit.
Dasar pembentukan gerbang logika adalah tabel kebenaran (truth table).
Ada tiga bentuk dasar dari tabel kebenaran yaitu AND, OR, dan NOT. Berikut
penjelasan masing-masing gerbang logika.
Truth Table
Analogi Elektrikal
2. Gerbang Logika OR
Gerbang OR mempunyai dua atau lebih dari dua sinyal input tetapi hanya
satu sinyal output. Dalam gerbang OR, untuk menghasilkan sinyal keluaran
berlogika high hanya butuh salah satu saja input berlogika high. Gerbang logika
OR pada Datashet nama lainnya IC TTL 7432.
2
Truth Table
Analogi Elektrikal
Truth Table
Analogi Elektrikal
3
4. Gerbang Logika NAND
Gerbang NAND mempunyai dua atau lebih dari dua sinyal input tetapi
hanya satu sinyal output. Dalam gerbang NAND, apabila salah satu input
berlogika low maka output akan berlogika high. Gerbang logika NAND pada
Datashhet nama lainnya IC TTL 7400.
Truth Table
Analogi Elektrikal
Truth Table
4
Analogi Elektrikal
Truth Table
Analogi Elektrikal
7. Gerbang Logika XNOR
Gerbang XNOR mempunyai dua atau lebih dari dua sinyal input tetapi
hanya satu sinyal output. Dalam gerbang XNOR, untuk menghasilkan sinyal
keluaran berlogika high maka semua sinyal masukan harus bernilai sama.Gerbang
logika XNOR pada Datashhet nama lainnya IC TTL 74266.
5
Truth Table
Analogi Elektrikal
D. PROSEDUR PERCOBAAN
6
dan juga sebuah tegangan level low menjadi sebuah logika 0, tuliskanlah
sebuah tabel kebenaran dan pertimbangkanlah karekteristik fungsi dari tabel
tersebut.
7. Hubungkanlah kabel seperti gambar 1.2. Dalam Kasus ini kondisi LED pada
rangkain B akan menyala dengan terang.
7
MODUL II
KORESPONDENSI
ALJABAR BOOLEAN
A. TUJUAN
Adapun tujuan percobaan ini adalah :
1. Membuat sebuah gerbang NOT menggunakan 3 input gerbang NAND dan
membuktikannya dengan rumus Aljabar Boolean.
2. Membuat Gerbang AND dengan kombinasi Gerbang NAND dan
membuktikannya dengan rumus Aljabar Boolean.
3. Membuat Gerbang OR dengan kombinasi Gerbang NAND dan
membuktikannya dengan rumus Aljabar Boolean.
C. TEORI
Aljabar Boolean
Aljabar boolean, adalah sistem aljabar himpunan atau proposisi yang memenuhi
aturan-aturan ekivalen logis.
▪ Misalkan B dengan operasi + (OR) dan * (AND), atau suatu komplemen, dan
dua elemen yang beda 0 dan 1 yang didefinisikan pada himpunan atau
proposisi, sehingga a,b dan c merupakan elemen B yang mempunyai sifat-sifat
identitas, komutatif, distributif dan komplemen.
▪ Misalkan F dengan operasi + (OR) dan ● (AND), atau suatu komplemen (‘),
dan dua elemen yang beda 0 dan 1 yang didefinisikan pada himpunan atau
proposisi, sehingga a,b dan c merupakan elemen B yang mempunyai sifat-sifat
identitas, komutatif, distributif dan komplemen.
8
Fungsi Aljabar Boolean :
Contoh :
9
2. Hukum Asosiatif (Associative Law)
Hukum Asosiatif menyatakan bahwa urutan operasi logika tidak akan
berpengaruh terhadap Output Rangkaian Logika.
Contoh :
Perkalian (Gerbang Logika AND)
W . (X . Y) = (W . X) . Y
Penjumlahan (Gerbang Logika OR)
W + (X + Y) = (W + X) + Y
Catatan : Pada penjumlahan dan perkalian, kita dapat mengelompokan posisi
variabel dalam hal ini adalah urutan operasi logikanya, hasilnya akan tetap sama
atau tidak akan mengubah keluarannya. Tidak peduli yang mana dihitung terlebih
dahulu, hasilnya tetap akan sama. Tanda kurung hanya sekedar untuk
mempermudah mengingat yang mana akan dihitung terlebih dahulu.
3. Hukum Distributif
Hukum Distributif menyatakan bahwa variabel-variabel atau sinyal Input dapat
disebarkan tempatnya atau diubah urutan sinyalnya, perubahan tersebut tidak akan
10
mempengaruhi Output Keluarannya.
11
Contohnya :
Jadi, jika suatu Input (masukan) diinversi (dibalik) maka hasilnya akan
berlawanan. Namun jika diinversi sekali lagi, hasilnya akan kembali ke semula.
D. PROSEDUR PERCOBAAN
1. Dengan menggunakan 3 input gerbang NAND kita ingin membuat sebuah
gerbang Not. Dalam kasus ini kondisi apakah yang seharusnya kita beri pada
terminal-terminal input? Cobalah untuk melakukan ini dengan menggunakan
papan ACT DK-1.
2. Kita mempunyai aturan rumus A = A (Double negation of Boolean Algebra)
dan dengan menggunkan aturan ini kita dapat membuat gerbang AND dengan
cara mengkobinasi gerbang-gerbang NAND. Cobalah yang satu ini.
3. Juga, kita mempunyai formula berikut seperti dibawah ini
12
` A. B. .C =A+B+ +C
Formula ini menyatakan bahwa kita dapat mengambil sebuah gerbang OR
dari kombinasi Gerbang NAND.Cobalah yang satu ini dan konfirmasi
karakteristik fungsi dari rangkaian ini.
13
MODUL III
PERNYATAAN LOGIKA
A. TUJUAN
Adapun tujuan percobaan ini adalah :
1. Membuat Rumus Logika dari gambar rangkaian Logika.
2. Memeriksa karakteristik fungsi dari rangkaian logika.
3. Membuat Tabel Kebenaran dari rangkaian Logika.
C. TEORI
Gerbang dasar logika merupakan bentuk gambaran yang
mengkombinasikan masukan–masukan sinyal digital menjadi satu keluaran digital
yang baru. Dalam elektronika digital bilangan matematika yang digunakan adalah
adalah bilangan Biner. Bilangan ini hanya terdiri dari dua sistem bilangan yaitu
“0“ dan “1“, berbeda dengan bilangan desimal yang memiliki 10 sistem bilangan
mulai “0“ sampai dengan “9“.
Pada elektronika digital angka “0“ pada bilangan biner mewakilkan tingkat
tegangan rendah (dibawah 1V) dan angka “1“ mewakilkan tingkat tegangan tinggi
(antara 3V s.d. 5V).
Gerbang kombinasional merupakan pengkombinasian atau gabungan dari
gerbang-gerbang dasar sehingga didapatkan suatu output yang kita inginkan.
Gerbang-gerbang dasar yang digunakan pada praktik ini yaitu gerbang AND, OR,
NAND dan NOT.
C. PROSEDUR PERCOBAAN
1. Tunjukanlah rumus logika dari rangkain-rangkain berikut ini pada gambar 3.1
(a)
14
(b)
15
MODUL IV
IMPLEMENTASI RANGKAIAN
KOMBINASI GERBANG NAND
A. TUJUAN
Adapun tujuan percobaan ini adalah :
1. Membangun fungsi masing-masing gerbang NAND mengikuti aturan formula
yang ada.
2. Memeriksa Fungsi tersebut menggunakan rangkain ACT DK-1.
3. Membuat rangkaian Half Adder.
C. TEORI
16
Berikut adalah tabel Kebenaranya :
Ketika salah satu atau lebih input bernilai nol maka keluaran pada gerbang
NAND pertama akan bernilai satu. Karenanya kemudian input di gerbang kedua
dan ketiga akan bernilai satu dan mendapat input lain yang salah satunya bernilai
nol sehingga PASTI gerbang NAND yang masukannya nol tadi menghasilkan
nilai satu. Sedangkan gerbang lain akan benilai nol karena mendapat input satu
dan satu maka keluaran di gerbang NAND terakhir akan bernilai satu, karena
salah satu inputnya bernilai nol.
B. PROSEDUR PERCOBAAN
17
(a)
(b)
Gambar 4.1: Blok diagram dan versi logika menggunakan XOR dari Half Adder
18
MODUL V
RANGKAIAN FLIP- FLOPS
A. TUJUAN
Adapun tujuan percobaan ini adalah :
1. Membangun Rangkaian RS Flip-Flops, Clock RS Flip-Flops dan memeriksa
sifatnya.
2. Memeriksa grafik waktu dari RS Flip-Flops.
C. TEORI
Flip Flop
Piranti flip flop juga sering disebut Multivibrator Bistabil. Istilah ini sering
digunkan untuk jenis tertentu dari flip flop. Istilah ini biasanya digunakan untuk
membahas prinsip kerja rangkaian dasar. Sedangkan istilah flip flop sering
digunakan untuk membicarakan keseluruhan rangkaian. Sesungguhnya
multivibrator dan flip flop memiliki prinsip kerja yang sama.
19
keadaan O menjadi 1, sewaktu mengubah keadaan, sedangkan penahan NAND
sebaliknya. Masukan – masukan SET dan RESET dari penahan NAND bekerja
dari keadaan 1 menjadi 0 sewaktu mengubah keadaan.
Penahan NAND
Tabel Kebenaran
Diagram Masukan
20
Flip-flop yang Berdetak (Clocked R-S Flip-Flop)
Flip-flop ini berasal dari flip-flop R-S hanya saja ditambah dengan fungsi clock
(sebagai detak).
Dari flip-flop ini yang harus diingat adalah Keluaran flip-flop R-S berdetak akan
berubah apabila ada satu pulsa detak. Flip-flop R-S ini jika sekali diset atau
direset akan tetap pada keadaan tersebut kecuali bila kita mengubah beberapa
masukan. Ini merupakan karakteristik memori.
21
Diagram bentuk gelombang flip-flop R-S berdetak
D. PROSEDUR PERCOBAAN
1. Susunlah RS Flip-flops seperti gambar 5.1 di bawah ini. Dan periksalah sifat
dari flip-flops ini. Gambarkanlah Grafik waktu, keadaan diagram transisi dan
tabel transisi dari RS Flip-Flops ini.
22
Gambar 5.2: Clocked RS F/f
23
MODUL VI
JK FLIP-FLOPS
A. TUJUAN
Adapun tujuan percobaan ini adalah :
1. Membangun rangkain JK F/F menggunakan RS F/F.
2. Membangun rangkain JK F/F menggunakan RS F/F dengan penambahan
sebuah clock.
3. Memeriksa sifat dari F/F ini.
C. TEORI
JK flip-flop merupakan flip-flopyang dibangun berdasarkan pengembangan dari
RS flip-flop. JK flip-flop sering diaplikasikan sebagai komponen dasar suatu
counter atau pencacah naik (up counter) ataupun pencacah turun (down counter).
JK flip flop dalam penyebutanya di dunia digital sering di tulis dengan simbol JK
-FF. Dalam artikel yang sedikit ini akan diuraikan cara membangun sebuah JK
flip-flop menggunakan komponen utama berupa RS flip-flop.
24
melewatkan pemicu reset segera setelah pinggiran pulsa lonceng positif
berikutnya tiba. Hal ini mendorong Q menjadi rendah . Oleh karenanya J = 0 dan
K=1 berarti bahwa pinggiran pulsa lonceng positif berikutnya akan mereset flip-
flopnya.
Pada saat J rendah dan K tinggi, gerbang atas tertutup, maka tidak terdapat
kemungkinan untuk mengeset flip-flop. Pada saat Q adalah tinggi, gerbang bawah
melewatkan pemicu reset segera setelah pinggiran pulsa lonceng positif
berikutnya tiba. Hal ini mendorong Q menjadi rendah . Oleh karenanya J = 0 dan
K=1 berarti bahwa pinggiran pulsa lonceng positif berikutnya akan mereset flip-
flopnya.
Pada saat J tinggi dan K rendah, gerbang bawah tertutup dan pada saat J dan K
keduanya tinggi, kita dapat mengeset atau mereset flip-flopnya. Untuk lebih
jelasnya daat dilihat pada tabel kebenaran JK flip-flop berikut
25
Timing Diagram JK Flip-Flop
Dari kedua penjelasan di atas (tabel kebenaran dan timing diagram) karakteristik
JK flip-flop dapat kita pahami dengan cepat dan baik. Aplikasi JK flip-flop sering
digunakan sebagai komponen utama suatu pencacah digital.
D. PROSEDUR PERCOBAAN
1. Pada kondisi-kondisi input RS F/F adalah dinyatakan dengan 2 formula
logika berikut :
S= J.Q
R = K.Q
Dan rangkaian dibuat seperti gambar 6.1. bangunlah rangkaian ini dan
periksalah sifat JK F/F ini.
Dapatkah rangkaian ini bekerja dengan benar? Jika tidak, pertimbangkan
alasannya.
2. Cobalah untuk memeriksa dengan kondisi yang sama untuk JK F/F dengan
menggunakan sebuah clock, seperti yang di tunjukkan dengan gambar 6.2.
26
Gambar 6.2: JK F/F dengan sebuah clock dan tabel operasi
27
MODUL VII
MASTER SLAVE JK- F/F (MS JK-F/F)
A. TUJUAN
Adapun tujuan percobaan ini adalah :
1. Membangun rangkain JK F/F menggunakan RS F/F.
2. Membangun rangkain JK F/F menggunakan RS F/F dengan penambahan
sebuah clock.
3. Memeriksa sifat dari F/F ini.
C. TEORI
Sebuah mаѕtеr jk flір-flор tеrbuаt dari dua buаh SR Flір-Flор dіlеngkарі dengan
dua buаh gerbang AND. SR Flip-Flop terdiri dari 2 bagian yaitu master dan slave.
Master berfungsi untuk menerima data dari input, sementara slave berfungsi untuk
mengeluarkan data di output. Bеrdаѕаrkаn fungѕіnуа, mаѕtеr dаn ѕlаvе bekerja
ѕесаrа bergantian, dimana gіlіrаn dаrі mаѕtеr dаn ѕlаvе tersebut diatur оlеh fungѕі
pengontrol waktu. Fungsi ini diletakkan oleh input CLK yang diumpankan ke
masing-masing gerbang AND pada sr flip-flop depan dan belakang. Apabila CLK
diberikan input”1”, maka gerbang AND pada master akan enable, sehingga master
akan menerima data input, dan slave akan tidak aktif. Sedangkan apabila CLK
diberikan input “0”, maka master akan tidak aktif, sedangkan gerbang AND pada
slave menjadi enable, dan slave akan memberikan respon pada output.
28
Block Diagram Master Slave JK Flip-Flop
29
Tabel 1: Data percobaan
CLK J K Qm Qs Qm Qs
0 0 0 0 0 0
0 0 0 1 - -
0 0 1 0 - -
0 0 1 1 1 1
0 1 0 0 0 0
0 1 0 1 - -
0 1 1 0 - -
0 1 1 1 0 0
1 0 0 0 1 1
1 0 0 1 - -
1 0 1 0 - -
1 0 1 1 1 1
1 1 0 0 0 0
1 1 0 1 - -
Berdasarkan data tabel tersebut, dapat diketahui bahwa master slave flip-flop ini
dibuat menggunakan 2 buah RS flip-flop. Rangkaian tersebut didapatkan hasil
output yang sama antara master dan juga slavenya. Output tersebut akan berubah
ketika data input pada masukan J dan K diberi pulsa clock.
Prinsip Kerja
Prinsip kerja dari rangkaian tersebut yaitu ketika misal input J=0 dan K=0, maka
output flip-flop master(Qm) akan di set saat clock diberi logika 1, kemudian
ketika clock diberi logika 0, maka flip-flop slave(Qs) akan di set menyamai flip-
flop master. Dengan begitu setiap proses yang dilakukan oleh flip-flop master
akan diproses dan diikuti oleh flip-flop slave.
Sebagai contoh pada data hasil percobaan tersebut ketika system di ON kan misal
present output yang dihasilkan yaitu Qm=0 dan Qs=0, maka kita cari pada tabel
kebenaran letak Qm dan Qs tersebut yang berlogika 0 kemudian diberikan input
J=1 dan K=0 sesuai tabel kebenaran maka akan menghasilkan next output yaitu
Qm=1 dan Qs=1, maka kemudian cari nilai logika Qm dan Qs tersebut pada
present output pada tebel kebenaran dan masukan nilai input J dan K nya sesuai
table kebenaran maka akan dihasilkan next outputnya begitu seterusnya sampai
didapatkan hasil seperti pada data hasil percobaan tersebut.
D. PROSEDUR PERCOBAAN
1. Rangkain MS JK-F/F seperti yang di tunjukan pada gambar 7.1 menggunakan
gerbang-gerbang NAND pada ACT DK 2 dan periksalah sifat dari MS JK F/F
ini. Lebih jauh lagi gambarkanlah kondisinya dan tabel transisi keadaannya.
30
Gambar 7.1: Block Diagram Master Slave JK Flip-Flop
2. Amatilah hubungan antara output dari Master F/F dan Output dari Slave F/F,
juga perhatikan hubungan antara Pulsa pewaktuan dan perubahan dari output
Slave F/F.
3. Bagaimana anda harus meningkatkan rangkaian anda agar dapat diatur atau di
hapus output Q dari F/F tanpa menggunakan input J, K dalam kondisi apapun
dari MS JK F/F ?
Bandingkanlah dan rancanglah rangkaian logika ini sebagai tahap pertama,
kemudian implementasikan rangkain tersebut serta periksalah.
4. Bagaimana semsestinya kamu lakukan untuk membuat MS JK F/F mu bekerja
sebagai T F/F?
Cobalah untuk membuat rangkaian ini dan periksalah.
31
MODUL VIII
COUNTER UP/DOWN
A. TUJUAN
Adapun tujuan percobaan ini adalah :
1. Membangun rangkain counter Up dan Down pada papan ACT DK 2.
2. Memeriksa sifat dari rangkaian Up dan Down.
3. Membuktikan tabel kebenaran dari counter up dan down.
C. TEORI
Counter juga disebut pencacah atau penghitung yaitu rangkaian logika
sekuensial yang digunakan untuk menghitung jumlah pulsa yang diberikan pada
bagian masukan. Counter digunakan untuk berbagai operasi aritmatika,
pembagi frekuensi, penghitung jarak (odometer), penghitung kecepatan
(spedometer), yang pengembangannya digunakan luas dalam aplikasi
perhitungan pada instrumen ilmiah, kontrol industri, komputer, perlengkapan
komunikasi, dan sebagainya .
Counter tersusun atas sederetan flip-flop yang dimanipulasi sedemikian rupa
dengan menggunakan peta Karnough sehingga pulsa yang masuk dapat dihitung
sesuai rancangan. Dalam perancangannya counter dapat tersusun atas semua
jenis flip-flop, tergantung karakteristik masing-masing flip-flop tersebut.
Dilihat dari arah cacahan, rangkaian pencacah dibedakan atas pencacah naik
(Up Counter) dan pencacah turun (Down Counter). Pencacah naik melakukan
cacahan dari kecil ke arah besar, kemudian kembali ke cacahan awal secara
otomatis. Pada pencacah menurun, pencacahan dari besar ke arah kecil hingga
cacahan terakhir kemudian kembali ke cacahan awal.
Tiga faktor yang harus diperhatikan untuk membangun pencacah naik atau
turun yaitu (1) pada transisi mana Flip-flop tersebut aktif. Transisi pulsa dari
positif ke negatif atau sebaliknya, (2) output Flip-flop yang diumpankan ke Flip-
flop berikutnya diambilkan dari mana. Dari output Q atau Q, (3) indikator hasil
cacahan dinyatakan sebagai output yang mana. Output Q atau Q. ketiga faktor
tersebut di atas dapat dinyatakan dalam persamaan EX-OR.
Secara global counter terbagi atas 2 jenis, yaitu: Syncronus Counter dan
Asyncronous counter. Perbedaan kedua jenis counter ini adalah pada
pemicuannya. Pada Syncronous counter pemicuan flip-flop dilakukan serentak
32
(dipicu oleh satu sumber clock) susunan flip-flopnya paralel. Sedangkan
pada Asyncronous counter, minimal ada salah satu flip-flop yang clock-nya
dipicu oleh keluaran flip-flop lain atau dari sumber clock lain, dan susunan flip-
flopnya seri. Dengan memanipulasi koneksi flip-flop berdasarkan peta
karnough atau timing diagram dapat dihasilkan counter acak, shift
counter (counter sebagai fungsi register) atau juga up-down counter.
D. PROSEDUR PERCOBAAN
1. Bangunlah rangkaian counter up 3 bit seperti gambar 8.1
2. Ujilah rangkain ini pada papan ACT DK-2 dan periksalah apakah sesuai
dengan tabel kebenaran di atas.
3. Mintalah petunjuk dari dosen pelaksana untuk proses selanjutnya.
4. Selanjutnya bangunlah rangkaian counter Down 3 bit seperti gambar 8.2.
33
Gambar 8.2: Rangkain counter down 3 bit
5. Ujilah rangkain ini pada papan ACT DK-2 dan periksalah apakah sesuai
dengan tabel kebenaran di atas.
6. Mintalah petunjuk dari dosen pelaksana untuk proses selanjutnya.
34
DAFTAR PUSTAKA
Harper C.A., and Jones H.C., 1996, “Active Electronic Component Handbook”,
2nd Ed Mc Graw Hill, Singapore.
Tocci, R.J., 1988, “Digital Systems : Principle and applications”, Fourth ed,
Prentice Hall, Inc, New Jersey.
Tokheim, R.L., M.Sc., 1984, “Digital Principle”, 2nd ed, Mc Graw Hill, Inc,
Singapore. Diterjemahkan oleh: Sutisna Ir., 1994, Penerbit Erlangga
Jakarta.
Widjanarka W.N., Ir., 1996, “Catatan Teori dan Hasil Percobaan Teknik
Digital”, PAT Ajendam IV Semarang.
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50