LAPORAN PRAKTIKUM ELEKTRONIKA DIGITAL DASAR

HALF ADDER DAN FULL ADDER

DISUSUN OLEH

(2313440072) Muhamad Irman Qudratullah

Partner : Muhammad Rifqi Adrian

Kelompok : 4

Tanggal Praktik : Jumat, 19 April 2024

PROGRAM STUDI D4 TEKNIK TELEKOMUNIKASI

JURUSAN TEKNIK ELEKTRO

POLITEKNIK NEGERI BANDUNG

2024
 DAFTAR ISI

DISUSUN OLEH 1
DAFTAR ISI 2
I. MAKSUD DAN TUJUAN PERCOBAAN .................................... 3
II. DASAR TEORI.............................................................................. 3
III. ALAT-ALAT YANG DIPERGUNAKAN .................................... 4
IV. LANGKAH KERJA DAN RANGKAIAN PERCOBAAN ........... 4
V. HASIL PECROBAAN ................................................................... 5
VI. ANALISIS...................................................................................... 10
VII. KESIMPULAN .............................................................................. 11
DAFTAR PUSTAKA............................................................................. 12

POLITEKNIK NEGERI BANDUNG

2
I. MAKSUD DAN TUJUAN PERCOBAAN
Praktikum ini bertujuan untuk mahasiswa bagaimana merancang dan membangun
rangkaian Half Adder dan Full Adder menggunakan gerbang logika dasar dan menguji
fungsinya melalui eksperimen. Mahasiswa juga akan mempelajari tabel kebenaran yang
berkaitan dengan rangkaian tersebut dan bagaimana output dipengaruhi oleh berbagai
kombinasi input.

II. DASAR TEORI

1. Half Adder
Half Adder adalah rangkaian digital yang dapat menjumlahkan dua bit biner dan
menghasilkan dua output: Sum (S) dan Carry (C). Rangkaian ini hanya dapat menangani
penjumlahan dua bit tanpa mempertimbangkan bit carry dari penjumlahan sebelumnya. Dalam
praktikum, biasanya digunakan gerbang logika EXOR untuk menghasilkan output Sum dan
gerbang logika AND untuk menghasilkan output Carry.

2. Full Adder
Full Adder, di sisi lain, adalah rangkaian yang lebih kompleks yang dapat menjumlahkan
tiga bit biner, yaitu dua bit input dan satu bit carry dari penjumlahan sebelumnya. Ini
menghasilkan dua output: Sum dan Carry. Rangkaian Full Adder memungkinkan penjumlahan
berantai, sehingga dapat digunakan dalam sistem komputasi yang lebih besar untuk
menjumlahkan bilangan biner yang lebih panjang.

POLITEKNIK NEGERI BANDUNG

3
III. ALAT-ALAT YANG DIPERGUNAKAN
1. Project Board
2. Power Supply
3. IC 7408, 7486, 7432.
4. Jumper
5. Resistor 330Ω
6. LED
7. Multimeter Digital

IV. LANGKAH KERJA DAN RANGKAIAN PERCOBAAN

1. Mengatur Power Supply = ±5 Voc diukur dengan Voltmeter

2. Merangkai Setiap Gerbang Logika Beserta Indikator Outputnya

3. Membuktikan Truth Table setiap Gerbang Logika

4. Mengukur Vout dengan Voltmeter

5. Menuliskan Setiap Hasilnya pada Jurnal dengan gambar lengkap.

6. Foto Setiap Hasilnya Beserta Pengukuran Vout untuk Laporan

POLITEKNIK NEGERI BANDUNG

4
V. HASIL PECROBAAN
1. Half Adder
Cy : A.B
Sum : A̅B + AB̅ : A ⊕ B
Su
A B Cy Hasil Percobaan Cy Hasil Percobaan Sum
m

0 0 0 0

0 1 0 1

1 0 0 1

POLITEKNIK NEGERI BANDUNG

5
1 1 1 0

Gambar Rangkaian

POLITEKNIK NEGERI BANDUNG

6
 2. Full Adder
Cot : A.B + Cin (A⊕B)

CO
A B CIN Sum Hasil Percobaan Cout Hasil Percobaan Sum
UT

0 0 0 0 0

0 0 1 0 1

0 1 0 0 1

0 1 1 1 0

POLITEKNIK NEGERI BANDUNG

7
1 0 0 0 1

1 0 1 1 0

1 1 0 1 0

1 1 1 1 1

POLITEKNIK NEGERI BANDUNG

8
 Gambar Rangkaian

POLITEKNIK NEGERI BANDUNG

9
VI. ANALISIS
Melalui praktikum yang telah dilakukan dapat dihasilkan bahwa Half Adder dan Full
Adder beroperasi sesuai dengan prinsip-prinsip teoritis penjumlahan biner. Pada Half Adder,
carry out (Cy) dihasilkan ketika kedua bit input bernilai 1, sementara hasil penjumlahan (Sum)
sesuai dengan operasi XOR antara kedua bit input.
Sementara itu, Full Adder ketika kondisi input diberikan, Cout dan Sum dihasilkan sesuai
dengan operasi penjumlahan bit A, B, dan carry in (CIN). Misalnya, ketika A=0, B=0, dan
CIN=1, meskipun tidak ada carry in dari bit sebelumnya, Cout tetap menjadi 0, namun Sum
menjadi 1 karena adanya carry in. Demikian pula, ketika A=1, B=1, dan CIN=1, Cout menjadi
1 karena penjumlahan A, B, dan CIN menghasilkan carry out, sementara Sum menjadi 1 karena
hasil penjumlahannya adalah 1.
Kesesuaian antara hasil percobaan dengan teori menunjukkan bahwa kedua rangkaian
tersebut dapat digunakan dalam melakukan operasi penjumlahan biner dengan akurat dan
efisien.

POLITEKNIK NEGERI BANDUNG

10
VII. KESIMPULAN
Setelah melakukan praktikum ini penulis dapat mempelajari tentang bagaimana
merancang dan membangun rangkaian Half Adder dan Full Adder menggunakan gerbang
logika dasar. Penulis juga mempelajari bagaimana menghubungkan gerbang logika
seperti EXOR dan AND untuk menghasilkan output SUM dan CARRY. Selain itu, penulis
juga memahami tabel kebenaran yang terkait dengan rangkaian tersebut dan bagaimana output
dipengaruhi oleh berbagai kombinasi input.
Hasil dari praktikum ini penulis berhasil merancang dan membangun rangkaian Half
Adder dan Full Adder. Penulis menguji rangkaian yang di susun dan memastikan bahwa output
sesuai dengan tabel kebenaran yang telah dipelajari. Praktikum ini memberikan pemahaman
yang baik tentang dasar-dasar rangkaian digital dan memberikan dasar untuk memahami
konsep-konsep lebih lanjut dalam elektronika dan komputer.

POLITEKNIK NEGERI BANDUNG

11
 DAFTAR PUSTAKA

[1] Pengertian Half Adder, Full Adder dan Ripple Carry Adder. [Online]. Tersedia:
Pengertian Half Adder, Full Adder dan Ripple Carry Adder (anotherorion.com).
[Diakses: 23-Apr-2024].

POLITEKNIK NEGERI BANDUNG

12