PRAKTIKUM TEKNIK DIGITAL

UNIT 3
ARITMATIKA
LABORATORIUM DASAR ELEKTRO

LAPORAN PRAKTIKUM

IRFAN FADLIANSYAH
3332220045
TD-15

JURUSAN TEKNIK ELEKTRO

FAKULTAS TEKNIK
UNIVERSITAS SULTAN AGENG TIRTAYASA
2022
 DAFTAR ISI

PRAKTIKUM TEKNIK DIGITAL .......................................................................1

DAFTAR ISI ............................................................................................................ ii
DAFTAR GAMBAR .............................................................................................. iii
DAFTAR TABEL................................................................................................... iv
BAB I PENDAHULUAN .........................................................................................1
1.1 Latar Belakang ...............................................................................................1
1.2 Rumusan Masalah ..........................................................................................1
1.3 Tujuan Percobaan ...........................................................................................1
1.4 Tempat dan Waktu Praktikum .......................................................................1
1.5 Sistematika Penulisan.....................................................................................2
BAB II TINJAUAN PUSTAKA ..............................................................................3
2.1 Full Adder....................................................................................................3
2.2 Half Adder ...................................................................................................3
2.3 Full Subtractor. ............................................................................................3
2.4 Half Subtractor ............................................................................................3
BAB III METODOLOGI PERCOBAAN ..............................................................4
3.1 Metodologi Percobaan .................................................................................4
3.2 Prosedur Percobaan .....................................................................................5
3.2.1 Half Adder ...................................................................................................5
3.2.2 Full Adder ....................................................................................................5
3.2.3 Full Subtractor .............................................................................................6
3.2.4 Half Subtractor ............................................................................................7
3.2.5 4 Bit Full Adder ...........................................................................................7
3.2.6 4 Bit Full Subtractor ....................................................................................7
BAB IV HASIL DAN ANALISA ............................................................................9
4.1 Analisa Percobaan ............................................................................................9
4.1.1 Half Adder .....................................................................................................9
4.1.2 Full Adder ..................................................................................................10
4.1.3 Half Subtractor ............................................................................................11
4.1.4 Full Subtractor .............................................................................................12
4.1.5 4 Bit Full Adder ..........................................................................................13
4.1.6 4 Bit Full Subtractor ...................................................................................16
BAB V KESIMPULAN DAN SARAN .................................................................20
5.1 Kesimpulan .....................................................................................................20
5.2 Saran ...............................................................................................................20
DAFTAR PUSTAKA .............................................................................................21
LAMPIRAN A BLANKO PERCOBAAN ........................................................ A-1
LAMPIRAN B TUGAS MODUL ...................................................................... A-2
LAMPIRAN C TUGAS PENDAHULUAN ...................................................... A-3
 DAFTAR GAMBAR

Gambar 4.1.1 Half Adder ............................................................................................................... 13

Gambar 4.1.2 Full Adder ................................................................................................................ 14
Gambar 4.1.3 Half Subtractor........................................................................................................ 15
Gambar 4.1.4 Full Subtractor ........................................................................................................ 16
Gambar 4.1.5 4 Bit Full Adder ....................................................................................................... 17
Gambar 4.1.6 4 Bit Full Subtractor ................................................................................................ 20

iii
 DAFTAR TABEL
Table 4.1.1 Half Adder ................................................................................................................... 13
Table 4.1.2 Full Adder .................................................................................................................... 14
Table 4.1.3 Half Subtractor ............................................................................................................ 15
Table 4.1.4 Full Subtractor............................................................................................................. 16
Table 4.1.5 4 Bit Full Adder Dengan Biner 0 .................................................................................. 17
Table 4.1.6 4 Bit Full Adder Dengan Biner 9 .................................................................................. 18
Table 4.1.7 4 Bit Full Adder Dengan Biner 15 ................................................................................ 19
Table 4.1.8 4 Bit Full Subtractor Dengan Biner 0 ........................................................................... 20
Table 4.1.9 4 Bit Full Subtractor Dengan Biner 9........................................................................... 21
Table 4.1.10 4 Bit Full Subtractor Dengan Biner 9......................................................................... 22

iv
 BAB I
PENDAHULUAN

1. 1 Latar Belakang
Rangkaian aritmatika merupakan rangkaian yang dapat menghasilkan fungsi
aritmatika. Rangkaian ini terdiri dari gabungan beberapa gerbang digital. Arithmetic
logic unit (ALU) berfungsi untuk melakukan operasi perhitungan aritmatika dan
logika. Contoh operasi aritmatika penjumlahan dan pengurangan, sedangkan
contoh dari operasi logika nya adalah AND dan OR. Rangkaian pada ALU untuk
menjumlahkan bilangan dinamakan dengan adder. Adder berfungsi untuk
memproses operasi aritmatika, dan dalam adder ini terdapat jenis-jenisnya yaitu:
half adder, full adder, parallel adder.

1. 2 Rumusan Masalah
Beberapa rumusan masalah dari percobaan flip-flop adalah sebagai berikut.
1. Bagaimana cara kerja half adder dan full adder
2. Bagaimana cara menghitung bilangan aritmatika dengan menggunakan
rangkaian full adder.

1. 3 Tujuan Percobaan
Tujuan yang akan dilakukan dari percobaan praktikum ini adalah sebagai
berikut.

1. Memahami cara kerja rangkaian half adder dan full adder

2. Dapat menggunakan rangkaian full adder untuk operasi perhitungan
tambah, kali, kurang, bagi.

1. 4 Tempat dan Waktu Praktikum

Praktikum dilaksanakan ditempat Laboratorium Jurusan Teknik Elektro
Universitas Sultan Ageng Tirtayasa. Waktu praktikum akan dilaksanakan pada
30 November 2022 pada pukul 10:00 – 12:00.

1
 2

1. 5 Sistematika Penulisan
Dalam penulisan laporan praktikum ini terdiri dari 5 bab. Isi setiap bab dapat
diuraikan sebagai berikut.
BAB I PENDAHULUAN
Bab ini menjelaskan mengenai latar belakang, rumusan masalah, tujuan
percobaan, tempat dan waktu praktikum, dan sistematika penulisan.
BAB II TINJAUAN PUSTAKA
Bab ini berisikan tentang penelitian terdahulu dan dasar teori yang
berkaitan dengan.
BAB III METODOLOGI PERCOBAAN
Bab ini berisikan metodologi percobaan pada modul.
BAB IV HASIL DAN ANALISA
Bab ini berisi tentang hasil dari percobaan yang telah dilaksanakan
BAB V KESIMPULAN DAN SARAN
Berisi kesimpulan dari penelitian yang dilakukan dan saran
 BAB II
TINJAUAN PUSTAKA

2.1 Full Adder

Full adder merupakan rangkaian yang dapat melakukan perhitungan
penjumlahan. Di dalam rangkaian ini terdapat 3 input dan 2 output, salah satu input
nya adalah nilai dari pindahan penjumlahan. Rangkaian ini dapat digunakan untuk
menjumlahkan bilangan biner lebih dari 1 bit [1]

2.2 Half Adder

Half adder merupakan rangkaian yang paling sederhana untuk melakukan
penjumlahan sistem bilangan biner. Berbeda dengan full adder, rangkaian ini hanya
bisa digunakan untuk melakukan operasi penjumlahan bilangan biner sampai 1 bit
saja. Rangkaian ini mempunyai 2 input untuk 2 variabel dan 2 ouput yaitu
summaryout (SUM) dan carry out (CARRY) [1]

2.3 Full Subtractor.

Full subtractor merupakan rangkaian yang dapat melakukan perhitungan
pengurangan. Pada rangkaian ini terdapat 3 buah input-an, input-an ini aka
dipresentasikan sama 3 switch yaitu : switch A, B, bin, switch ini dapat
menggambarkan suatu input aktif atau tidak aktif. Dan juga rangkaian ini memiliki
2 buah output yaitu S dan C. [2]

2.4 Half Subtractor

Half adder merupakan rangkaian yang paling sederhana untuk melakukan
pengurangan sistem bilangan biner karena hanya bisa di operasikan pengurangan
data bilangan biner hanya sampai 1 bit saja. Rangkaian ini memiliki 2 terminal
input (a dan b), dan 2 terminal output (difference dan borrow). Rangkaian half
subractor terdiri dari gerbang NOT, AND, dan XOR. Fungsi dari ketiga gerbang itu
adalah : Gerbang NOT berfungsi untuk membalikan nilai output yang masuk.
Operasi gerbang XOR menghasilkan output difference dan Gerbang AND
berfungsi menghitung operasi borrow.[2]

3
 BAB III
METODOLOGI PERCOBAAN

3.1 Metodologi Percobaan

Pada percobaan kali ini memiliki metodologi percobaan sebagai berikut.

Gambar 3.1 Diagram alir percobaan

4
 5

3.2 Prosedur Percobaan

Berikut ini merupakan prosedur yang akan dilakukan pada saat praktikum.

3.2.1 Half Adder

1. Buat rangkaian half adder menggunakan panel XOR dan AND.

2. Uji rangkaian tersebut dengan masukan menggunakan tabel

kebenaran dibawah ini:

Gambar 3.3. Rangkaian Half Adder

3.2.2 Full Adder

1. Dibuat rangkaian full adder menggunakan panel XOR, AND dan OR.
2. Diuji rangkaian tersebut dengan masukan menggunakan tabel kebenaran

Gambar 3.4. Rangkaian Full

Adder
 6

3.2.3 Full Subtractor

1. Dibuat rangkaian full subtractor menggunakan panel XOR, AND dan NOT.
2. Diuji rangkaian tersebut dengan masukan menggunakan tabel
kebenaran.

Gambar 3.6. Rangkaian Full Subtractor

 7

3.2.4 Half Subtractor

1. Dibuat rangkaian half subtractor menggunakan panel XOR, AND dan

NOT.
2. Diuji rangkaian tersebut dengan masukan menggunakan Tabel
Kebenaran.

Gambar 3.5. Rangkaian Half

Subtractor

3.2.5 4 Bit Full Adder

1. Dibuat rangkaian seperti gambar dibawah ini:

Gambar 3.7. Rangkaian 4 Bit Full Adder

2. Lengkapi tabel berikut dengan tabel kebenaran yang ada di diktat.

3.2.6 4 Bit Full Subtractor

1. Buat rangkaian seperti gambar dibawah ini:

 8

Gambar 3.8. Rangkaian 4 Bit Full Subtractor

2. Di lengkapi tabel kebenarannya yang ada diktat.

 BAB IV
HASIL DAN ANALISA

4.1 Analisa Percobaan

Pada percobaan ini dilakukan dengan menggunakan alat yang sudah tersedia
di laboratorium dasar elektro. Berikut merupakan hasil Analisa pada saat
praktikum.

4.1.1 Half Adder

Gambar 4.1.1 Half Adder

Table 4.1.1 Half Adder

A B Ʃ Co
0 0
0 0
1 0
0 1
1 0
1 0
0 1
1 1
Berdasarkan table diatas dapat disimpulkan bahwa rangkaian ini hanya memiliki 2
input-an dan hanya melibatkan carry out. Rangkaian ini menggunakan gerbang
logika XOR dan AND. Nilai SUM di dapatkan dari gerbang logika XOR yang
apabila terdapat 2 input yang bernilai sama maka hasilnya bernilai 0, sebaliknya
apabila salah satu dari kedua input nilai nya berbeda maka akan hasilnya bernilai
1. Sedangkan nilai CARRY didapatkan dari gerbang AND yang dimana
merupakan sisa jumlah dari penjumlahan gerbang logika AND seperti contoh :
1 + 1=0 carry 1, yang merupakan bentuk dari biner 2 yaitu 10.

9
 10

4.1.2 Full Adder

Gambar 4.1.2 Full Adder

Table 4.1.2 Full Adder

A B Ci Ʃ Co
1 0 0 1 0
0 1 0 1 0
0 0 0 0 0
1 1 0 0 1
1 0 1 0 1
0 1 1 0 1
0 0 1 1 0
1 1 1 1 1
Berdasarkan table diatas dapat disimpulkan bahwa rangkaian ini memiliki 3 input
dan 2 output yang dimana salah satu input-an nya adalah carry in yang asalnya
itu dari carry out. Rangkaian ini menggunakan gerbang logika XOR, AND, dan
OR. Nilai sum dan carry diambil dari kebalikan bentuk biner, seperti contoh pada
baris ke 7 yaitu : 0+0+1=1 bentuk biner dari 1 adalah 01 angka biner paling
belakang dapat dimasukan ke sum dan angka di depannya dimasukan kedalam
carry
 11

4.1.3 Half Subtractor

Gambar 4.1.3 Half Subtractor

Table 4.1.3 Half Subtractor

A B Selisih (Di) Pinjam (B0)

0 0
0 0
1 1
0 1
1 0
1 0
0 0
1 1
Berdasarkan table diatas dapat disimpulkan bahwa rangkaian ini adalah bentuk dari
pengurangan. Rangkaian ini hanya memiliki 2 input dengan menggunakan gerbang
logika XOR dan AND. Nilai pinjaman dan selisih di dapatkan dari proses
pengurangan seperti contoh pada baris kedua : 0 – 1 = -1, selisih dari pengurangan
tersebut adalah 1, karena hasilnya (min) jadi harus meminjam 1 untuk ditambah
ke input A sehingga borrow nya menjadi 1, lalu bentuk pengurangannya menjadi :
1 – 1 =0 karena gerbang AND pada input A di not kan maka bentuk
pengurangannya menjadi (0+2)-1=1.
 12

4.1.4 Full Subtractor

Gambar 4.1.4 Full Subtractor

Table 4.1.4 Full Subtractor

A B Boi Selisih (Di) Pinjam (Boi)

0 0
0 0 0

1 1
0 1 0
1 0
1 0 0

0 0
1 1 0
1 1
1 1 1
0 0
1 0 1
0 1
0 1 1
1 1
0 0 1
Berdasarkan table diatas dapat disimpulkan bahwa rangkaian ini memiliki 3 input-an dan
2 output. Yang diaman salah satu input-nya adalah borrow in. Rangkaian ini
menggunakan gerbang logika XOR, AND, dan OR. Nilai selisih dan pinjam di
dapat dari pengurangan ke 3 input. Contoh pada baris terakhir : A-borrow in = 0 -
1 = -1, lalu dikurangin input B, karna yang dikurang lebih kecil nilai nya maka
harus pinjam 1 sehingga menjadi (-1+1)-0=0 karna gerbang A di not kan jadi hasil
selisihnya yang semula 0 menjadi 1.
 13

4.1.5 4 Bit Full Adder

Gambar 4.1.5 4 Bit Full Adder

Table 4.1.5 4 Bit Full Adder Dengan Biner 0

P Biner Q Biner Z (Biner) Co

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 1 0 0 0 1 0 0 0 1 0
0 0 0 0 0 2 0 0 1 0 0 0 1 0 0
0 0 0 0 0 3 0 0 1 1 0 0 1 1 0
0 0 0 0 0 4 0 1 0 0 0 1 0 0 0
0 0 0 0 0 5 0 1 0 1 0 1 0 1 0
0 0 0 0 0 6 0 1 1 0 0 1 1 0 0
0 0 0 0 0 7 0 1 1 1 0 1 1 1 0
0 0 0 0 0 8 1 0 0 0 1 0 0 0 0
0 0 0 0 0 9 1 0 0 1 1 0 0 1 0
0 0 0 0 0 10 1 0 1 0 1 0 1 0 0
0 0 0 0 0 11 1 0 1 1 1 0 1 1 0
0 0 0 0 0 12 1 1 0 0 1 1 0 0 0
0 0 0 0 0 13 1 1 0 1 1 1 0 1 0
0 0 0 0 0 14 1 1 1 0 1 1 1 0 0
0 0 0 0 0 15 1 1 1 1 1 1 1 1 0
Cara mencari full adder dari table diatas dengan input biner(p) adalah 0, dapat
mengambil salah satu contoh yaitu dengan input Q(12) sebagai berikut :

0000
1100 +
1100
Jadi kesimpulannya adalah Ketika bilangan bilangan biner 0 ditambah dengan
bilangan biner apapun maka hasilnya adalah sama dengan biner yang ditambah
dan tidak memiliki carry outnya.
 14

Table 4.1.6 4 Bit Full Adder Dengan Biner 9

P Biner Q Biner Z (Biner) Co

9 1 0 0 1 0 0 0 0 0 1 0 0 1 0
9 1 0 0 1 1 0 0 0 1 1 0 1 0 0
9 1 0 0 1 2 0 0 1 0 1 0 1 1 0
9 1 0 0 1 3 0 0 1 1 1 1 0 0 0
9 1 0 0 1 4 0 1 0 0 1 1 0 1 0
9 1 0 0 1 5 0 1 0 1 1 1 1 0 0
9 1 0 0 1 6 0 1 1 0 1 1 1 1 0
9 1 0 0 1 7 0 1 1 1 0 0 0 0 1
9 1 0 0 1 8 1 0 0 0 0 0 0 1 1
9 1 0 0 1 9 1 0 0 1 0 0 1 0 1
9 1 0 0 1 10 1 0 1 0 0 0 1 1 1
9 1 0 0 1 11 1 0 1 1 0 1 0 0 1
9 1 0 0 1 12 1 1 0 0 0 1 0 1 1
9 1 0 0 1 13 1 1 0 1 0 1 1 0 1
9 1 0 0 1 14 1 1 1 0 0 1 1 1 1
9 1 0 0 1 15 1 1 1 1 1 0 0 0 1
Cara mencari full adder dari table diatas dengan input biner(p) adalah 9, dapat
mengambil salah satu contoh yaitu dengan input Q(12) sebagai berikut :

1001
(𝑐𝑎𝑟𝑟𝑦 𝑜𝑢𝑡 1) 1100 +
0101
Jadi kesmpulannya adalah ketika biner 9 ditambah dengan biner 12 akan
menghasilkan biner 0101 dengan carry out 1 karena bilangan terdepannya
merupakan 1+1 yang menghasilkan sisa jumlah nya berupa 1, dan biner 0101
adalah biner yang sama dengan biner 5, karena Ketika penjumlahannya melebihi
biner 15 maka dia akan mengulang Kembali dari biner 0.
 15

Table 4.1.7 4 Bit Full Adder Dengan Biner 15

P Biner Q Biner Z (Biner) Co

15 1 1 1 1 0 0 0 0 0 1 1 1 1 0
15 1 1 1 1 1 0 0 0 1 0 0 0 0 1
15 1 1 1 1 2 0 0 1 0 0 0 0 1 1
15 1 1 1 1 3 0 0 1 1 0 0 1 0 1
15 1 1 1 1 4 0 1 0 0 0 0 1 1 1
15 1 1 1 1 5 0 1 0 1 0 1 0 0 1
15 1 1 1 1 6 0 1 1 0 0 1 0 1 1
15 1 1 1 1 7 0 1 1 1 0 1 1 0 1
15 1 1 1 1 8 1 0 0 0 0 1 1 1 1
15 1 1 1 1 9 1 0 0 1 1 0 0 0 1
15 1 1 1 1 10 1 0 1 0 1 0 0 1 1
15 1 1 1 1 11 1 0 1 1 1 0 1 0 1
15 1 1 1 1 12 1 1 0 0 1 0 1 1 1
15 1 1 1 1 13 1 1 0 1 1 1 0 0 1
15 1 1 1 1 14 1 1 1 0 1 1 0 1 1
15 1 1 1 1 15 1 1 1 1 1 1 1 0 1
Cara mencari full adder dari table diatas dengan input biner(p) adalah 15, dapat
mengambil salah satu contoh yaitu dengan input Q(12) sebagai berikut :

1111
(𝑐𝑎𝑟𝑟𝑦 𝑜𝑢𝑡 1) 1100 +
1011
Jadi kesimpulannya adalah ketika biner 15 ditambah dengan biner 12 akan
menghasilkan biner 1011 dengan carry out 1, karena bilangan terdepannya masih
menyimpan hasil carry bilangan sebelumnya sehingga menjadi 1+1+1 yang
menghasilkan nilai 1 dengan sisa jumlahnya 1, dan bentuk biner dari
penjumlahannya adalah 1011 karena, Ketika penjumlahannya melebihi biner 15
maka dia akan mengulang Kembali dari biner 0. Bisa juga dengan menambahkan
bilangan biner nya menjadi 5 bit dari hasil carry out nya lalu dimasukan ke paling
depan.
 16

4.1.6 4 Bit Full Subtractor

Gambar 4.1.6 4 Bit Full Subtractor

Table 4.1.8 4 Bit Full Subtractor Dengan Biner 0

P Biner Q Biner Z (Biner) Bo

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 1 0 0 0 1 1 1 1 1 1
0 0 0 0 0 2 0 0 1 0 1 1 1 0 1
0 0 0 0 0 3 0 0 1 1 1 1 0 1 1
0 0 0 0 0 4 0 1 0 0 1 1 0 0 1
0 0 0 0 0 5 0 1 0 1 1 0 1 1 1
0 0 0 0 0 6 0 1 1 0 1 0 1 0 1
0 0 0 0 0 7 0 1 1 1 1 0 0 1 1
0 0 0 0 0 8 1 0 0 0 1 0 0 0 1
0 0 0 0 0 9 1 0 0 1 0 1 1 1 1
0 0 0 0 0 10 1 0 1 0 0 1 1 0 1
0 0 0 0 0 11 1 0 1 1 0 1 0 1 1
0 0 0 0 0 12 1 1 0 0 0 1 0 0 1
0 0 0 0 0 13 1 1 0 1 0 0 1 1 1
0 0 0 0 0 14 1 1 1 0 0 0 1 0 1
0 0 0 0 0 15 1 1 1 1 0 0 0 1 1
Cara mencari full subtractor dari table diatas dengan input biner(p) adalah 0, dapat
menggunakan cara 1’s complemen dan 2’s complemen. Salah satu contoh yaitu
dengan input Q(12) sebagai berikut :
 17

0000
0011
(𝐵𝑂𝑅𝑅𝑂𝑊 1) 1+
0100
Jadi kesimpulannya adalah Ketika hasil pengurangannya bernilai minus maka bisa
digunakan cara 1’s complemen dan 2’s complemen yaitu dengan membalik angka
biner yang dikurang seperti yang awalnya bernilai 0 menjadi 1. Pengurangan
diatas memiliki borrow 1 karna hasilnya adalah minus dan memiliki biner
berbentuk 0100, yang bentuk biner nya sama dengan biner 4 karena, Ketika
pengurangannya melebihi biner 0(minus) maka dia akan mengulang Kembali dari
biner 15.

Table 4.1.9 4 Bit Full Subtractor Dengan Biner 9

P Biner Q Biner Z (Biner) Bo

9 1 0 0 1 0 0 0 0 0 1 0 0 1 0
9 1 0 0 1 1 0 0 0 1 1 0 0 0 0
9 1 0 0 1 2 0 0 1 0 0 1 1 1 0
9 1 0 0 1 3 0 0 1 1 0 1 1 0 0
9 1 0 0 1 4 0 1 0 0 0 1 0 1 0
9 1 0 0 1 5 0 1 0 1 0 1 0 0 0
9 1 0 0 1 6 0 1 1 0 0 0 1 1 0
9 1 0 0 1 7 0 1 1 1 0 0 1 0 0
9 1 0 0 1 8 1 0 0 0 0 0 0 1 0
9 1 0 0 1 9 1 0 0 1 0 0 0 0 0
9 1 0 0 1 10 1 0 1 0 1 1 1 1 1
9 1 0 0 1 11 1 0 1 1 1 1 1 0 1
9 1 0 0 1 12 1 1 0 0 1 1 0 1 1
9 1 0 0 1 13 1 1 0 1 1 1 0 0 1
9 1 0 0 1 14 1 1 1 0 1 0 1 1 1
9 1 0 0 1 15 1 1 1 1 1 0 1 0 1
Cara mencari full subtractor dari table diatas dengan input biner(p) adalah 9, dapat
menggunakan cara 1’s complemen dan 2’s complemen. Salah satu contoh yaitu
dengan input Q(12) sebagai berikut :
 18

1001
0011
(𝑏𝑜𝑟𝑟𝑜𝑤 1) 1+
1101

Jadi kesimpulannya adalah seperti cara sebelumnya Ketika hasil pengurangannya

bernilai minus maka bisa digunakan cara 1’s complemen dan 2’s complemen
yaitu dengan membalik angka biner yang dikurang seperti yang awalnya bernilai
0 menjadi 1. Pengurangan diatas memiliki borrow 1 karna hasilnya adalah minus
dan memiliki biner berbentuk 1101, yang bentuk biner nya sama dengan biner 13
karena, Ketika pengurangannya melebihi biner 0(minus) maka dia akan
mengulang Kembali dari biner 15.

Table 4.1.10 4 Bit Full Subtractor Dengan Biner 9

P Biner Q Biner Z (Biner) Bo

15 1 1 1 1 0 0 0 0 0 1 1 1 1 0
15 1 1 1 1 1 0 0 0 1 1 1 1 0 0
15 1 1 1 1 2 0 0 1 0 1 1 0 1 0
15 1 1 1 1 3 0 0 1 1 1 1 0 0 0
15 1 1 1 1 4 0 1 0 0 1 0 1 1 0
15 1 1 1 1 5 0 1 0 1 1 0 1 0 0
15 1 1 1 1 6 0 1 1 0 1 0 0 1 0
15 1 1 1 1 7 0 1 1 1 1 0 0 0 0
15 1 1 1 1 8 1 0 0 0 0 1 1 1 0
15 1 1 1 1 9 1 0 0 1 0 1 1 0 0
15 1 1 1 1 10 1 0 1 0 0 1 0 1 0
15 1 1 1 1 11 1 0 1 1 0 1 0 0 0
15 1 1 1 1 12 1 1 0 0 0 0 1 1 0
15 1 1 1 1 13 1 1 0 1 0 0 1 0 0
15 1 1 1 1 14 1 1 1 0 0 0 0 1 0
15 1 1 1 1 15 1 1 1 1 0 0 0 0 0
Cara mencari full subtractor dari table diatas dengan input biner(p) adalah 15,
Salah satu contoh yaitu dengan input Q(12) sebagai berikut :
 19

1111
1100 −
0011
Jadi kesimpulannya adalah tidak terdapat selisih dan borrow karena hasil
pengurangannya adalah positif seperti cara diatas Ketika biner 15 dikurang
dengan biner 12 maka akan menghasilkan biner 3 yaitu 0011.
 BAB V
KESIMPULAN DAN SARAN

5.1 Kesimpulan
Kesimpulan yang di dapat dari praktikum ini adalah sebagai berikut:
1. Rangkaian half adder merupakan rangkaian yang paling sederhana yang
digunakan untuk operasi penjumlahan pada aritmatika. Bilangan biner
pada rangkaian ini hanya sampai 1 bit saja. Rangkaian ini hanya memiliki
2 input dan 2 output. Sedangkan rangkaian full adder merupakan
rangkaian penjumlahan yang lengkap karena, mempunyai 3 buah input
dan 2 buah output dan bisa melakukan penjumlahan bilangan biner lebih
dari 1 bit.
2. Rangkaian full adder mengolah penjumlahan untuk bilangan biner lebih
dari 1 bit maka dari itu diseubut juga dengan rangkaian penjumlah
lengkap. Komputer tidak mengenal bilangan negatif, computer
menggunakan tanda modulus, pada bilangan negative harus dikomplemen
pada operasi penjumlahannya.

5.2 Saran
Sebaiknya aslab ketika sedang menjelaskan materi lebih pelan lagi tempo nya
jangan terlalu terburu buru supaya materi yang dikasih bisa diserap dengan baik.

20
 DAFTAR PUSTAKA

[1] M. AGUS TRI HARYANTO, SISTEM KOMPUTER, JAKARTA:

Politeknik Negeri MediaKreatif Jakarta, 2014.

[2] Fahrezzi Tommy Fadel, "Pembuatan Alat Simulasi Trainer Adder dan Subtractor," 2019.
[Online]. Available: https://123dok.com/document/y8p4kr2z-pembuatan-alat-
simulasi-trainer-adder-dan-subtractor.html

21
 LAMPIRAN A BLANKO PERCOBAAN

Half Adder

A B Ʃ Co
0 0 0 0

0 1 1 0

1 0 1 0

1 1 0 1

Full Adder

A B Ci Ʃ Co
1 0 0 1 0
0 1 0 1 0
0 0 0 0 0
1 1 0 0 1
1 0 1 0 1
0 1 1 0 1
0 0 1 1 0
1 1 1 1 1

Half Substractor

A B Selisih (Di) Pinjam (B0)

0 0
0 0
1 1
0 1
1 0
1 0
0 0
1 1

A-1
 Full Subtractor

A B Boi Selisih (Di) Pinjam (Boi)

0 0
0 0 0
1 1
0 1 0
1 0
1 0 0
0 0
1 1 0
1 1
1 1 1
0 0
1 0 1
0 1
0 1 1
1 1
0 0 1

4 Bit Full Adder

P Biner Q Biner Z (Biner) Co

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 1 0 0 0 1 0 0 0 1 0
0 0 0 0 0 2 0 0 1 0 0 0 1 0 0
0 0 0 0 0 3 0 0 1 1 0 0 1 1 0
0 0 0 0 0 4 0 1 0 0 0 1 0 0 0
0 0 0 0 0 5 0 1 0 1 0 1 0 1 0
0 0 0 0 0 6 0 1 1 0 0 1 1 0 0
0 0 0 0 0 7 0 1 1 1 0 1 1 1 0
0 0 0 0 0 8 1 0 0 0 1 0 0 0 0
0 0 0 0 0 9 1 0 0 1 1 0 0 1 0
0 0 0 0 0 10 1 0 1 0 1 0 1 0 0
0 0 0 0 0 11 1 0 1 1 1 0 1 1 0
0 0 0 0 0 12 1 1 0 0 1 1 0 0 0
0 0 0 0 0 13 1 1 0 1 1 1 0 1 0
0 0 0 0 0 14 1 1 1 0 1 1 1 0 0
0 0 0 0 0 15 1 1 1 1 1 1 1 1 0

A-2
P Biner Q Biner Z (Biner) Co
9 1 0 0 1 0 0 0 0 0 1 0 0 1 0
9 1 0 0 1 1 0 0 0 1 1 0 1 0 0
9 1 0 0 1 2 0 0 1 0 1 0 1 1 0
9 1 0 0 1 3 0 0 1 1 1 1 0 0 0
9 1 0 0 1 4 0 1 0 0 1 1 0 1 0
9 1 0 0 1 5 0 1 0 1 1 1 1 0 0
9 1 0 0 1 6 0 1 1 0 1 1 1 1 0
9 1 0 0 1 7 0 1 1 1 0 0 0 0 1
9 1 0 0 1 8 1 0 0 0 0 0 0 1 1
9 1 0 0 1 9 1 0 0 1 0 0 1 0 1
9 1 0 0 1 10 1 0 1 0 0 0 1 1 1
9 1 0 0 1 11 1 0 1 1 0 1 0 0 1
9 1 0 0 1 12 1 1 0 0 0 1 0 1 1
9 1 0 0 1 13 1 1 0 1 0 1 1 0 1
9 1 0 0 1 14 1 1 1 0 0 1 1 1 1
9 1 0 0 1 15 1 1 1 1 1 0 0 0 1

P Biner Q Biner Z (Biner) Co

15 1 1 1 1 0 0 0 0 0 1 1 1 1 0
15 1 1 1 1 1 0 0 0 1 0 0 0 0 1
15 1 1 1 1 2 0 0 1 0 0 0 0 1 1
15 1 1 1 1 3 0 0 1 1 0 0 1 0 1
15 1 1 1 1 4 0 1 0 0 0 0 1 1 1
15 1 1 1 1 5 0 1 0 1 0 1 0 0 1
15 1 1 1 1 6 0 1 1 0 0 1 0 1 1
15 1 1 1 1 7 0 1 1 1 0 1 1 0 1
15 1 1 1 1 8 1 0 0 0 0 1 1 1 1
15 1 1 1 1 9 1 0 0 1 1 0 0 0 1
15 1 1 1 1 10 1 0 1 0 1 0 0 1 1
15 1 1 1 1 11 1 0 1 1 1 0 1 0 1
15 1 1 1 1 12 1 1 0 0 1 0 1 1 1
15 1 1 1 1 13 1 1 0 1 1 1 0 0 1
15 1 1 1 1 14 1 1 1 0 1 1 0 1 1
15 1 1 1 1 15 1 1 1 1 1 1 1 0 1

A-3
 4 Bit Full Subtractor

P Biner Q Biner Z (Biner) Co

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 1 0 0 0 1 1 1 1 1 1
0 0 0 0 0 2 0 0 1 0 1 1 1 0 1
0 0 0 0 0 3 0 0 1 1 1 1 0 1 1
0 0 0 0 0 4 0 1 0 0 1 1 0 0 1
0 0 0 0 0 5 0 1 0 1 1 0 1 1 1
0 0 0 0 0 6 0 1 1 0 1 0 1 0 1
0 0 0 0 0 7 0 1 1 1 1 0 0 1 1
0 0 0 0 0 8 1 0 0 0 1 0 0 0 1
0 0 0 0 0 9 1 0 0 1 0 1 1 1 1
0 0 0 0 0 10 1 0 1 0 0 1 1 0 1
0 0 0 0 0 11 1 0 1 1 0 1 0 1 1
0 0 0 0 0 12 1 1 0 0 0 1 0 0 1
0 0 0 0 0 13 1 1 0 1 0 0 1 1 1
0 0 0 0 0 14 1 1 1 0 0 0 1 0 1
0 0 0 0 0 15 1 1 1 1 0 0 0 1 1

P Biner Q Biner Z (Biner) Bo

9 1 0 0 1 0 0 0 0 0 1 0 0 1 0
9 1 0 0 1 1 0 0 0 1 1 0 0 0 0
9 1 0 0 1 2 0 0 1 0 0 1 1 1 0
9 1 0 0 1 3 0 0 1 1 0 1 1 0 0
9 1 0 0 1 4 0 1 0 0 0 1 0 1 0
9 1 0 0 1 5 0 1 0 1 0 1 0 0 0
9 1 0 0 1 6 0 1 1 0 0 0 1 1 0
9 1 0 0 1 7 0 1 1 1 0 0 1 0 0
9 1 0 0 1 8 1 0 0 0 0 0 0 1 0
9 1 0 0 1 9 1 0 0 1 0 0 0 0 0
9 1 0 0 1 10 1 0 1 0 1 1 1 1 1
9 1 0 0 1 11 1 0 1 1 1 1 1 0 1
9 1 0 0 1 12 1 1 0 0 1 1 0 1 1
9 1 0 0 1 13 1 1 0 1 1 1 0 0 1
9 1 0 0 1 14 1 1 1 0 1 0 1 1 1
9 1 0 0 1 15 1 1 1 1 1 0 1 0 1

A-4
P Biner Q Biner Z (Biner) Bo
15 1 1 1 1 0 0 0 0 0 1 1 1 1 0
15 1 1 1 1 1 0 0 0 1 1 1 1 0 0
15 1 1 1 1 2 0 0 1 0 1 1 0 1 0
15 1 1 1 1 3 0 0 1 1 1 1 0 0 0
15 1 1 1 1 4 0 1 0 0 1 0 1 1 0
15 1 1 1 1 5 0 1 0 1 1 0 1 0 0
15 1 1 1 1 6 0 1 1 0 1 0 0 1 0
15 1 1 1 1 7 0 1 1 1 1 0 0 0 0
15 1 1 1 1 8 1 0 0 0 0 1 1 1 0
15 1 1 1 1 9 1 0 0 1 0 1 1 0 0
15 1 1 1 1 10 1 0 1 0 0 1 0 1 0
15 1 1 1 1 11 1 0 1 1 0 1 0 0 0
15 1 1 1 1 12 1 1 0 0 0 0 1 1 0
15 1 1 1 1 13 1 1 0 1 0 0 1 0 0
15 1 1 1 1 14 1 1 1 0 0 0 0 1 0
15 1 1 1 1 15 1 1 1 1 0 0 0 0 0

A-5
 LAMPIRAN B TUGAS MODUL

1. Apa yang dimaksud dengan LSB dan MSB?

2. Rancanglah rangkaian 4 Bit full adder dengan menggunakan gerbang logika
dasar?
3. Jelaskan apa yang dimaksud dengan controlled inverter serta gambarkan
rangkaiannya?
4. Jelaskan apa yang dimaksud dengan one’s complement dan two’s
complement serta pemanfaatannya?

JAWABAN
1. LSB adalah algoritma yang melakukan perhitungan dengan proses pemilihan
angka dengan nilai yang paling kecil. Sedangkan MSB adalah algoritma yang
melakukan perhitungan dengan proses pemilihan angka dengan nilai yang
paling besar.

2.

B-1
3. Controlled inverter adalah rangkaian yang dapat mengontrol alat elektronik
yang dapat mengubah arus listrik bolak balik sesuai perancangan frekuensi
yang dibutuhkan

4. One’s complement adalah bilangan biner negatif yang didapat dengan cara
membalik semua bit dari bilangan positifnya
Two’s complement adalah bilangan biner negative yang didapat dengan cara
menambahkan satu pada belakan bilangan biner.

B-2
 LAMPIRAN C TUGAS PENDAHULUAN

KARNA JADWAL PRAKTIKUM DI UBAH SEHINGGA TES PENDAHULUAN

DITIADAKAN

C-1
C-1