Perc8 Aritmetika Dasar
Perc8 Aritmetika Dasar
UUUU
UUUU
1. Logic Circuit Trainer IT !"# $ %L!"# #. &scilloscope TEORI: 'angkaian aritmetika digital dasar terdiri dari dua macam : (dder) atau rangkaian pen*umlah) ber+ungsi men*umlahkan dua buah bilangan yang telah dikon,ersikan men*adi bilangan!bilangan biner) dan Subtraktor) atau rangkaian pengurang) yang ber+ungsi mengurangkan dua buah bilangan. 1. HALF ADDER Sebuah rangkaian Adder terdiri dari Half Adder dan Full Adder. -al+ (dder men*umlahkan dua buah bit input) dan menghasilkan nilai *umlahan . sum/ dan nilai lebihnya .carry-out/. Half Adder diletakkan sebagai pen*umlah dari bit!bit terendah .Least Significant it/. 0lok %iagram dari sebuah rangkaian Half Adder ditun*ukkan pada gambar 1!1.
UUUU
UUUU
Halaman 36
INPUT
Half Adder
CO
B
2ambar 1!1. 0lok %iagram Half Adder 3rinsip ker*a Half Adder ditun*ukkan pada gambar 1!#.
Cin + 2
2ambar 1!#. 3rinsip Ker*a Half Adder Sebuah Half Adder mempunyai Tabel Kebenaran seperti pada Tabel 1!1. !abel "-1. !abel #ebenaran Half Adder
A0 0 0 1 1 B0 0 1 0 1 0 0 1 1 0 Cout 0 0 0 1
OUTPUT
Halaman 37
0erdasarkan output!output yang didapatkan dari Tabel Kebenaran) dibuat rangkaian seperti gambar 1!4.
(" 0"
BBB BBB
BBB
BBB
BBB
BBB
BBB
BBB
BBB
BBB
BBB
BBB
BBB
BBB
BBB
BBB
BBB
BBB
BBB
BBB
BBB
BBB
BBB
BBB
BBB
BBB
$. F%LL ADDER Sebuah Full Adder men*umlahkan dua bilangan yang telah dikon,ersikan
men*adi bilangan!bilangan biner. Masing!masing bit pada posisi yang sama saling di*umlahkan. Full Adder sebagai pen*umlah pada bit!bit selain yang terendah. Full Adder men*umlahkan dua bit input ditambah dengan nilai &arry-'ut dari pen*umlahan bit sebelumnya. &utput dari ull (dder adalah hasil pen*umlahan . Sum/ dan bit kelebihannya .carry-out/. 0lok diagram dari sebuah full adder diberikan pada gambar 1!5.
A B C IN
BBB
BB B
INPUT
Full Adder
CO
BBB
BBB
2ambar 1!5. 0lok %iagram ull (dder Tabel Kebenaran untuk sebuah Full Adder diberikan pada Tabel 1!.#.
OUTPUT
Halaman 38
A1 0 0 0 0 1 1 1 1
B1 0 0 1 1 0 0 1 1
CIN 0 1 0 1 0 1 0 1
1 0 1 1 0 1 0 0 1
Cout 0 0 0 1 0 1 1 1
0erdasarkan output!output yang didapatkan dari Tabel Kebenaran) dibuat rangkaian seperti gambar 1!9.
(1 01 CI: C&8T 1
Halaman 39
UUUU
1. HALF S% !RA&!'R Sebuah rangkaian Subtractor terdiri dari Half Subtractor dan Full Subtractor.
Half Subtractor mengurangkan dua buah bit input) dan menghasilkan nilai hasil pengurangan .Remain/ dan nilai yang dipin*am . orro(-out/. Half Subtractor diletakkan sebagai pengurang dari bit!bit terendah .Least Significant it/. 0lok %iagram dari sebuah rangkaian Half Subtractor ditun*ukkan pada gambar 1!;.
OUTPUT
INPUT
A Half Subtractor B
BO
2ambar 1!;. 0lok %iagram Half Subtractor 3rinsip ker*a Half Subtractor ditun*ukkan pada gambar 1!<.
Bin -
2ambar 1!<. 3rinsip Ker*a Half Subtractor Sebuah Half Subtractor mempunyai Tabel Kebenaran seperti pada Tabel 1!4.
Halaman !
A0 0 0 1 1
B0 0 1 0 1
R0 0 1 1 0
Bout 0 1 0 0
0erdasarkan output!output yang didapatkan dari Tabel Kebenaran) dibuat rangkaian seperti gambar 1!1.
(" 0"
R" 6("0"7("0"
0&8T 6("0"
*. F%LL S% !RA&!'R Sebuah Full Subtractor mengurangkan dua bilangan yang telah dikon,ersikan
men*adi bilangan!bilangan biner. Masing!masing bit pada posisi yang sama saling dikurangkan. Full Subtractor mengurangkan dua bit input dan nilai orro(-'ut dari pengurangan bit sebelumnya &utput dari Full Subtractor adalah hasil pengurangan .Remain/ dan bit pin*amannya .borro(-out/. 0lok diagram dari sebuah full subtractor diberikan pada gambar 1!=.
Halaman 1
INPUT
A B B IN
BBB
BBB
Full Subtractor
BO
BBB
BBB
2ambar 1!.=. 0lok %iagram Full Subtractor Tabel Kebenaran untuk sebuah Full Subtractor diberikan pada Tabel 1!5. !abel "-*. !abel #ebenaran Full Subtractor
A1 0 0 0 0 1 1 1 1 B1 0 0 1 1 0 0 1 1 BIN 0 1 0 1 0 1 0 1 R1 0 1 1 0 1 0 0 1 Bout 0 1 1 1 0 0 0 1
0erdasarkan output!output yang didapatkan dari Tabel Kebenaran) dibuat rangkaian seperti gambar 1!1".
(1 0
1
BBB
R1
BBB
BBB
BBB
0 I:
BBB
BB
0 &8T
BBB
BBB
OUTPUT
UUUU
1. Menggunakan Trainer IT !"# atau %L!"#) implementasikan rangkaian Half #. Seperti pada prosedur 1) implementasikan rangkaian Full Adder) seperti gambar 1!9. 0uat Tabel Kebenarannya. 4. Seperti prosedur 1) implementasikan rangkaian Half Subtractor) seperti gambar 1!1. 0uat Tabel Kebenarannya. 5. Seperti prosedur 1) implementasikan rangkaian Full Subtractor) seperti gambar 1!1". 0uat Tabel Kebenarannya.
UUUU
TUGAS : buat K!map untuk masing!masing 'angkaian (ritmetika . Half Adder+ Full adder+ Half Subtractor dan Full Subtractor/. %ari K!map) dapatkan persamaan sederhananya. Kemudian gambarkan rangkaiannya) sesuai dengan persamaan yang didapat. 0andingkan hasilnya dengan rangkaian awal .yang anda rangkai pada Trainer/.
#. 8bahlah rangkaian Half dan Full Adder hanya dengan gerbang :(:% sa*a. 4. 8bahlah rangkaian Half dan Full Subtractor hanya dengan gerbang :&' sa*a.
Halaman 3