TUGAS MAKALAH MATA KULIAH VLSI

CMOS 2 INPUT XOR

Oleh: Ahmad Arifandi (1306412975)

DEPARTEMEN TEKNIK ELEKTRO

FAKULTAS TEKNIK
UNIVERSITAS INDONESIA
DEPOK
2016
I. PENDAHULUAN
Complementary metaloxidesemiconductor (CMOS) atau semikonduktor
oksidalogam komplementer, adalah sebuah jenis utama dari rangkaian
terintegrasi. Teknologi CMOS digunakan di mikroprosesor, pengontrol mikro,
RAM statis, dan sirkuit logika digital lainnya. Teknologi CMOS juga digunakan
dalam banyak sirkuit analog, seperti sensor gambar, pengubah data, dan trimancar
terintegrasi untuk berbagai jenis komunikasi. Frank wanlass berhasil mematenkan
CMOS pada tahun 1967 (US Patent 3,356,858).
CMOS juga sering disebut complementary-symmetry metaloxide
semiconductor or COSMOS (semikonduktorlogamoksida komplementer-
simetris). Kata komplementer-simetris merujuk pada kenyataan bahwa biasanya
desain digital berbasis CMOS menggunakan pasangan komplementer dan simetris
dari MOSFET semikonduktor tipe-p dan semikonduktor tipe-n untuk fungsi
logika.
Dua karakter penting dari CMOS adalah kekebalan desahnya yang tinggi dan
penggunaan daya statis yang rendah. Daya hanya diambil saat transistor dalam
CMOS berpindah diantara kondisi hidup dan mati. Akibatnya, peranti CMOS
tidak menimbulkan bahang sebanyak sirkuit logika lainnya, seperti logika
transistor-transistor (TTL) atau logika NMOS, yang hanya menggunakan peranti
tipe-n tanpa tipe-p. CMOS juga memungkinkan chip logika dengan kepadatan
tinggi dibuat.
Kerugiannya adalah meningkatkan kemungkinan rusaknya komponen akibat
elektrostatis dan harganya lebih mahal. Karena itu IC CMOS dikemas dengan
bahan konduktif. Hindarkan sentuhan langsung dengan jari ke pin-pinnya.
Sebagai catatan, semua masukan CMOS harus dibumikan (ground) atau
dihubungkan ke sumber tegangan. Tidak seperti IC TTL yang dapat beroperasi
walaupun ada beberapa masukannya yang diambangkan IC CMOS akan
beroperasi secara salah jika ada masukannya yang tidak diambangkan.
"CMOS" merujuk pada desain sirkuit digital tertentu, dan proses-proses yang
digunakan untuk mengimplementasikan sirkuit tersebut dalam rangkaian
terintegrasi. Sirkuit CMOS memboroskan lebih sedikit daya saat statis, dan
memungkinkan penempatan sirkuit yang lebih padat daripada teknologi lain yang
mempunyai fungsi sama. Saat keuntungan ini menjadi lebih diinginkan, proses
CMOS dan variannya mendominasi sirkuit digital terintegrasi modern.
Sirkuit CMOS menggunakan kombinasi MOSFET tipe-n dan tipe-p untuk
mengkonstruksi gerbang logika dan sirkuit digital yang ditemui di komputer,
peralatan komunikasi, dan peralatan pemroses sinyal. Walaupun logika CMOS
dapat dibangun dari komponen terpisah (seperti pada proyek pemula), biasanya
produk CMOS adalah rangkaian terintegrasi yang terdiri dari jutaan transistor
pada sepotong silikon seluas antara 0,1 hingga 4 sentimeter persegi. Peranti
tersebut biasanya disebut dengan chip, sedangkan untuk perindustrian juga
disebut dengan die (tunggal) atau dice (jamak).
 II. DASAR TEORI
Pengertian MOS adalah bahan semi konduktor yang digunakan sebagai bahan
dasar untuk pembuatan chip integrated circuit (IC) yang mempunyai intensitas
tinggi dalamteknologi microprocessor. Pada dasarnya terdapat dua tipe kapasitor
yang digunakan dalam IC, yaitu jenis MOS (metal-oxide-semiconductor) dan
sambungan p-n. Kapasitor MOS dapat dipabrikasi dengan membuat daerah
berdoping tinggi pada semikonduktor sebagai suatu pelat, di atasnya ditambahkan
lapisan oksida sebagai dielektrik dan kemudian lapisan logam dibuat
di atasnya sebagai pelat kedua.

Kapasitor metal-oxide-semiconductor (MOS) nonpolar mempunyai penampang tegak

seperti yang terlihat pada gambar berikut ini. Struktur ini merupakan kapasitor keping
sejajar dengan silikon dioksida sebagai dielektrik. Keping atasnya adalah sebuah
lapisan thin film logam (aluminnium). Keping bawah terdiri dari heavily doped n+
region yang terbentuk ketika difusi emitter dilakukan.Harga kapasitansinya biasanya
0,4 pF/mil2 untuk ketebalan silikon dioksida 500 , kapasitansi itu berubah
mengikuti ketebalannya.
Proses pembuatan kapasitor MOS, lapisan oksida cukup tebal ditumbuhkan
secara termal pada substrat silikon. Kemudian dengan litografi di buat jendela
sehingga oksida tergerus (etched). Pada daerah jendela kemudian dibuat tipe - p+
dengan proses difusi atau inplantasi, sementara oksida tebal di sekelilingnya
berfungsi sebagai masker. Lapisan oksida tipis kemudian ditumbuhkan secara termal
pada daerah jendela kemudian diikuti dengan pembuatan lapisan logam di atasnya.
Besarnya kapasitansi per satuan luas diberikan oleh persamaan

dimana adalah ox permitivitas dielektrik silikon dioksida dan d adalah

ketebalan oksida. Sambungan p-n kadang-kadang juga digunakan untuk membuat
kapaasitor pada rangkaian terintegrasi. Pandangan atas dan irisan melintang
kapasitor sambungan n+ - p diperlihatkan pada gambar 2.2.1-b. Sebagai kapasitor,
biasanya sambungan dalam keadaan berpanjar mundur. Besarnya kapasitansi tidak
konstan, yaitu mengikuti tegangan panjar yang diberikan sebagai fungsi dari (Vb-
VR)-1/2. Resistansi seri berharga lebih besar dibandingkan kapasitor MOS karena
resistivitas pada daerah-p berharga lebih besar dibandingkan pada daerah - p+.
 Kapasitor MOS dalam IC merupakan kapasitor keping sejajar. Keping
bawah dibuat dengan proses difusi n+ yang heavily doping, dikerjakan bersamaan
dengan proses difusi emitter untuk transistor n-p-n dalam IC. Lapisan
dielektriknya merupakan lapisan silikon dioksida tipis. Sebagai keping atasnya
adalah lapisan metalisasi tipis yang dikerjakan bersamaan dengan pembuatan
lapisan metalisasi untuk interkoneksi. Bila semua isolasi sudah selesai dikerjakan
dengan proses difusi isolasi, dan seluruh permukaan sudah dilapisi silikon
dioksida, maka fabrikasi kapasitor MOS masih memerlukan masker-masker untuk
proses-proses:
a) difusi n+
b) pembuatan lapisan silikon dioksida
c) pembuatan lubang kontak (window)
d) pembuuatan lapisan metalisasi untuk keping atas metal dan konduktor
interkoneksi.

Dalam pembuatan masker, dimensi keping kapasitor ditentukan dengan asumsi

bahwa yang dinamakan fringing effect boleh diabaikan, sehingga kapasitansi
kapasitor MOS dapat dihitung rumus kapasitor keping sejajar ini.
C = (Ko o A )/d
dimana :
Ko = kostante dielektrik relatip silikon dioksida = 3,9
o = permitiviti ruang bebas = 88,6 x 10-12
d = ketebalan dielektrik silikon dioksida
A = luas keping atas yang efektip
III. PEMBAHASAN & SOLUSI

Pada percobaan ini, diususlkan menggunakan divais berdaya rendah dengan

2 input model gerbang XOR yang menggunakan 6 buah transistor dan termasuk
didalamnya sebuah inverter. Model XOR yang diusulkan berdasarkan kepada
disain logika pass transistor dan inverter untuk input complementary. Disain pass
transistor memungkinkan jumlah transistor yang sedikit dan juga beban input yang
lebih kecil (dengan sinyal input kepada source/drain dibandingkan dengan gate)
memberikan operasi yang berdaya rendah dengan performa yang relative tinggi.
Karena divais nMOS melewatkan strong 0 dan weak 1 dan sedang pMOS
melewatkan strong 1 dan weak 0, transistor pass complementary di susun agar
melewatkan output strong untuk semula tingkat logika dengan kombinasii 1 atau
0.
IV. PERHITUNGAN & ANALISA
Simulasi sirkuit lengkap, optimasi, tata letak dan ekstraksi parasit dilakukan dengan
menggunakan alat irama. Tata letak gerbang XOR diilustrasikan pada Gambar
disesuaikan (dengan penempatan manual dan routing) di 65nm IBM CMOS. panjang
saluran minimum digunakan untuk semua perangkat dan lebar saluran optimal hati-hati
dipilih untuk setiap perangkat untuk mencapai fungsi diverifikasi dengan disipasi daya
rendah dan terkecil yang mungkin delay propagasi. Silikon-daerah gerbang XOR adalah
sekitar 48 m2 menggunakan proses CMOS 65nm. studi banding dan simulasi ekstensif
di gerbang XOR yang diusulkan dan lima ada gerbang XOR ditemukan dalam literatur
telah direalisasikan menggunakan 65nm teknologi IBM CMOS untuk menganalisis
perbandingan kinerja dengan gerbang XOR yang diusulkan. Ara. 3 menampilkan operasi
penuh ayunan fungsional chip untuk beberapa siklus perhitungan diverifikasi oleh
cadence hantu. Simulasi dilakukan dengan menggunakan kondisi pengujian yang sama
pada platform irama momok untuk mengukur delay propagasi dan disipasi daya dalam
setiap kasus.
 Semua simulasi dilakukan dengan menggunakan 65nm yang sama teknologi IBM
CMOS dengan 0.6V untuk berbagai pasokan 1.2V tegangan, kapasitansi beban dari 50fF,
dan, tingkat throughput yang (clocking) 500MHz. Delay propagasi dievaluasi dari 50%
dari tingkat tegangan input ke 50% dari tingkat tegangan output. produk listrik delay
(PDP) dihitung dari produksi kasus terburuk keterlambatan dan konsumsi daya rata-rata.
Dalam rangka untuk memiliki analisis lebih dekat, beberapa pola input telah diterapkan
untuk menutup semua kasus masukan dan hasil simulasi diverifikasi fungsi yang benar
untuk setiap kombinasi input dengan tegangan suplai dari 0.8V.
Tabel 1 merangkum kinerja diukur dari gerbang XOR yang diusulkan dan
menyediakan perbandingan sirkuit dengan desain baru ini melaporkan. Dari hasil

simulasi, jelas bahwa gerbang XOR baru yang diusulkan memiliki delay propagasi
termurah serta konsumsi daya terendah. Perbaikan dicapai oleh rangkaian diusulkan jelas
terbukti jika dibandingkan dengan ini gerbang sirkuit lainnya XOR. Rangkaian terburuk
dalam hal kecepatan enam transistor XOR gate di [4]. Ini memiliki delay propagasi
tertinggi terhadap skala tegangan. konsumsi daya meningkat sebagai tegangan suplai
meningkat. XOR desain sirkuit yang diusulkan bekerja dengan sukses dalam pasokan
tegangan rendah 0.8V dengan 3,256 pW yang disipasi daya terendah

V. UJI COBA & SIMULASI

VI. KESIMP
ULAN
2- input
gerbang
XOR topologi
baru dengan
tegangan
output penuh ayunan dalam proses CMOS 65nm untuk aplikasi lowpower untuk
mengurangi disipasi daya dan menunda untuk rangkaian keseluruhan. Pertunjukan
gerbang XOR yang diusulkan dibandingkan dengan desain rekan lainnya dalam
berbagai kondisi dan hasilnya menunjukkan bahwa ada perbaikan dalam hal
konsumsi daya, delay propagasi dan PDP dibandingkan dengan desain orang lain.
Memiliki kemampuan mengemudi yang baik dengan sinyal output yang baik di
semua kombinasi input dan kinerja yang lebih baik terutama dalam pasokan
tegangan rendah gerbang XOR yang diusulkan memiliki delay lebih sedikit dan
karenanya jauh lebih sedikit PDP dari desain rekan-nya. Ini memberikan kinerja
yang lebih baik yang dapat beroperasi pada tegangan rendah yang merupakan
pilihan terbaik untuk daya rendah dan aplikasi-tegangan rendah dengan
membutuhkan area kecil dan konsumsi daya rendah seperti tag RFID.
VII. DAFTAR ACUAN
H. E. Weste., Neil., Eshraghian, Kamran., Principles of CMOS VLSI Design
A Systems Perspective. Addison-Wesley Publishing Company.
Jaspir Singh, Semiconductor Devices an Introduction, McGraw Hill inc,
University of Michigan, 1994.
B. Hung Tien, A. K. Al-Sheraidah, and W. Yuke, "New 4-transistor XOR and
XNOR designs," in ASICs, 2000. AP-ASIC 2000. Proceedings of the Second
IEEE Asia Pacific Conference.
B. Hung Tien, A. K. Al-Sheraidah, and W. Yuke, "New 4-transistor XOR and
XNOR designs," in ASICs, 2000. AP-ASIC 2000. Proceedings of the Second
IEEE Asia Pacific Conference.
Ahmad, Nabihah., H. Rezaul. Topology of 2 input subnanowatt XOR gate in
65nm CMOS technology . School of Engineering and Advanced Technology,
Massey University. Auckland New Zealand.