Nanoteknologi

Di Bidang Elektronik
Suci Winarsih
140310100082


Jurusan Fisika
Fakultas Matematika dan Ilmu Pengetahuan Alam
Universitas Padjadjaran
Outline
Perkembangan Nanoelektronik
Transistor dan jenis-jenisnya
Teknologi CMOS (Complementary Metal Oxide
Semiconductor)
MOSFET Scaling (Metal Oxide Semiconductor Field Effect
Transistors)
Divais NanoMOS (MOS Berukuran Nanometer)

Perkembangan Nanoelektronik
Latar Belakang
Hukum Moore : Pertumbuhan komponen berskala kecil meningkat
dua kali lipat tiap 24 bulan (naik secara eksponensial)
Berdasarkan data Fairchild Semiconductor :
1959 transistor planar ;1960 IC (Integrated Circuit)
1964 : IC dengan 32 transistor ;1965 : IC dengan 64 transistor
1975 Prediksi Moore : ada 65.000 transistor pada sebuah chip silikon
ukuran 6 mm
2

Saat komponen menjadi berskala kecil, kecepatan transfer data
meningkat dan konsumsi daya turun
Hukum Moore dijadikan target dalam pengembangan industri
semikonduktor
Transistor
Transistor : komponen aktif berbahan semikonduktor untuk
menguatkan sinyal
Tipe transistor : bipolar dan FET (Field Effect Transistor)
Transistor bipolar : transistor dwikutub berbahan semikonduktor
ekstrinsik (tipe n dan tipe p)
Transistor pnp
Transistor npn
Sumber : Sutrisno. 1986. ELEKTRONIKA 1 Teori dan Penerapannya. Bandung: ITB
Transistor (lanjutan)
Cara kerja transistor bipolar :






Karakeristik :
Dapat dibuat jenuh (sebagai switch)
Basis driver-nya adalah arus, sedangkan besarnya arus adalah
sebanding dengan ukuran komponen dan temperatur kerja
Sumber : Sutrisno. 1986. ELEKTRONIKA 1 Teori dan Penerapannya. Bandung: ITB
Transistor MOSFET
Pengertian : transistor efek medan dengan gate-nya diberi lapisan
oksida silikon tipis (isolator) ; bahan gate tidak hanya silikon oksida
tapi bahan jenis metal oksida dengan tetap memperhatikan saat
MOSFET scaling
Lapisan oksida membuat hambatan masukan jauh lebih besar dari
hambatan masukan FET sehingga noise pada frekuensi radio rendah
Tipe MOSFET : nMOS dan pMOS
nMOS Transistor
Terdiri dari 4 terminal :
gate, source, drain, body
gate dan body : konduktor ;
SiO
2
: isolator

Sumber : Amit Degada. http://amitdegada.weebly.com/uploads/4/8/8/0/488033/chap2_vlsid.ppt
Cara Kerja nMOS Transistor
Sumber : http://javenne.files.wordpress.com/2010/01/mosfet.ppt
Pemasangan tegangan v
DS
yang
kecil



Karakteristik ID VDS :
Transistor nMOS dengan v
GS
> V
t

Cara Kerja nMOS Transistor
Tegangan v
DS
dinaikkan

Karakteristik ID VDS :
Cara kerja transistor nMOS jenis enhancement (meningkatnya v
DS
)
Sumber : http://javenne.files.wordpress.com/2010/01/mosfet.ppt
Fabrikasi nMOS Transistor
Sumber : http://www.youtube.com/watch?v=725rVHro6uM
Fabrikasi nMOS Transistor
Sumber : http://www.youtube.com/watch?v=725rVHro6uM
pMOS Transistor
Terdiri dari 4 terminal yang sama dengan nMOS transistor

Cara kerjanya sama dengan nMOS hanya saja ada perubahan tanda
bias

Fabrikasi : hampir sama dengan fabrikasi nMOS tetapi substrat
berupa silikon dengan doping impuritas boron dan saat difusi, gas
yang dilewatkan adalah gas boron
CMOS (Complementary Metal Oxide
Semiconductor)
Frank Wanlass berhasil mematenkan CMOS pada tahun 1967
pMOS dan nMOS terhubung antara VDD dan ground dan
dikontrol oleh tegangan gate (Vin) yang sama seperti gambar
berikut :

Prinsip Kerja :
Saat VinVDD, nMOS ON, pMOS
OFF. Transistor nMOS resistansi
rendah (memungkinkan keluaran
membuang arus ke ground). Sehingga
Vout0

Saat Vin0 Volt, nMOS OFF ; pMOS
ON. Kapasitor CL terjadi pengisian
melalui pMOS sehingga VoutVDD

Sumber : C. Dupas P. Houdy M. Lahmani. 2006. Nanoscience Nanotechnologies and Nanophysics. Paris : Springer
Karakteristik CMOS
Karakteristik ID terhadap VDS :
Sumber : C. Dupas P. Houdy M. Lahmani. 2006. Nanoscience Nanotechnologies and Nanophysics. Paris : Springer
Fabrikasi CMOS

Sumber : C. Dupas P. Houdy M. Lahmani. 2006. Nanoscience Nanotechnologies and Nanophysics. Paris : Springer
a. Basic material : Si tipe p
b. Dibuat sekat dengan teknik ion
etching
c. Vapour Phase Chemical Deposition
oxide pada sekat, lalu dilakukan
mechanochemical polishing
d. Implantasi ion P
-


e. Post implantation anneal : mengurangi
cacat akibat tembakan ion pada struktur
kristal
f. Oksidasi termal untuk persiapan
tahapan pembuatan gate
Fabrikasi CMOS (lanjutan)

Sumber : C. Dupas P. Houdy M. Lahmani. 2006. Nanoscience Nanotechnologies and Nanophysics. Paris : Springer
g. Deposisi polisilikon untuk gate
dan connection
h. Impantasi ion As
-
untuk membuat n-
doped tinggi

i. Impantasi ion akseptor B
+
untuk
membuat p-doped tinggi

j. Post Impantation anneal : heat
traetment pada gate
k. Etching oxide layer
l. Passivation dan fabrikasi
Keunggulan CMOS
Kekebalan terhadap noise tinggi
Penggunaan daya rendah
Memungkinkan penempatan sirkuit yang lebih padat
Aplikasi CMOS
Sebagai sensor
Untuk kamera-kamera portable dengan kondisi pencahayaan
yang bisa mencapai intensitas minimal


Aplikasi CMOS (lanjutan)
Sebagai mikroprosesor (data perkembangan mikroprosesor
berdasarkan tahun)
Sumber : Scaling of MOSFETs. Siva Theja M. Department of Electrical Engineering. IIT Madras. Indo
German Winter Academy 2006. 11thDecember 2006, Digha
MOSFET Scaling
Untuk meningkatkan kecepatan CMOS, ION yang diberikan pada
MOSFET juga harus meningkat. Caranya adalah mereduksi LG
(lebar gate)
Reduksi ukuran akan meningkatkan densitas packing pada IC
Resistansi kedua channel akan menurun karena LG menurun
sehingga arus drain meningkat.
Jika LG dikurangi untuk meningkatkan ION, harus diperhatikan IOFF
dan konduktansi drain (gD) pada keadaan saturasi
Ada beberapa parameter saat mereduksi ukuran LG : geometri,
doping substrat, dan kontrol kapasitas gate dari channel konduksi
antara gate dan source

Efek Short Channel
Ketika LG dikurangi, akan muncul efek short channel yang akan
mengurangi VGS dan konduktivitas antara source dan drain
Saat drain mendekati source maka drain-substrat dan daerah
muatan source-substrat atau source-substrate space charge regions
(SCR) juga mendekat, padahal SCR untuk pergerakan arus
Arus drain (ID) berubah
Kapasitansi (CL) menurun
Waktu charging menurun
VT menurun dengan mengecilnya geometri
Terjadi sharing muatan antara source/drain dan gate
Perubahan junction depth


Aturan Scaling
Level doping Si/SiO2 akan menentukan nilai VT dan mobilitas
muatan pada channel
Saat Junction depth (Xj) diperkecil, LG akan membesar dan terjadi
arus bocor
Xj menurun, resistansi daerah source dan drain naik
LG diperkecil akan mempengaruhi drain sehingga berpengaruh
pula pada konduktivitas channel maka kapasitansi dinaikkan
untuk menekan efek short channel
Sehingga solusi terbaiknya menaikkan kapasitansi oxide (Cox) =
0rox/eox
Mereduksi ketebalan eox pada SiO2
Aturan Scaling
Ratio LG/eox yang ada saat ini sekitar 40-50 pada rangkaian
CMOS
Mereduksi eox berarti VDD akan turun juga, dan akan meningkatkan
resiko breakdown pada oxide (electric field pada oxide sebesar
VDD/eox)
Reduksi VDD dikontrol oleh daya disipasi yang akan meningkat
apabila frekuensi operasi rangkaian akibat dari reduksi LG

Roadmap ITRS
ITRS : International Technology Roadmap for Semiconductors
ITRS merekomendasikan ketebalan SiO2 (eox) dalam orde nano
(kurang dari 1 nm) dan LG30 nm
I nterconnect
Saat transistor mengecil dan satu chip terdiri dari banyak transistor,
interconnect capacitance (kapasitansi dari metal-layer connections
dalam chip) menjadi besar persentasenya
Sinyal yang lewat pada interconnect akan mengalami delay dan
performanya menurun
Divais NanoMOS
Divais NanoMOS yang berhasil dibuat :
Hasil TEM
(a) NanoMOS produksi LETI (CEA, Grenoble, France), LG = 20nm
(b) NanoMOS produksi STMicroelectronics, LG = 16nm
(a)
(b)
Sumber : C. Dupas P. Houdy M. Lahmani. 2006. Nanoscience Nanotechnologies and Nanophysics. Paris : Springer
Divais NanoMOS (lanjutan)
Ketebalan SiO2 memungkinkan muatan bergerak diantara channel
dan gate karena efek tunnel

Peningkatan leakage current pada gate tidak hanya menyebabkan
penurunan ketebalan SiO2 tapi juga menyebabkan terjadinya
fluktuasi, dimana tunnel leakage semakin membesar saat reduksi
daerah aktif semakin tinggi

Fluktuasi pada transistor merupakan masalah besar bagi IC
Divais MOSFET Konvensional
Konsep : mengubah band gap dapat meningkatkan kecepatan
komponen
Divaisnya adalah :
a. Si/III-V double gate MOSFETs
Prinsip :
Si/III-V sebagai channel material
Ukuran body (< 10nm)
Single channel conduction jika
cukup kecil ukuran body-nya
Double gates dapat dibiaskan
terpisah
Source/drain berbahan logam
Sumber : NanoMOS 4.0: A Tool to Explore Ultimate Si Transistors and Beyond. Xufeng Wang. School of Electrical and
Computer Engineering
Purdue University

Divais MOSFET Konvensional (lanjutan)
b. SOI MOSFETs
Prinsip :
Si/III-V sebagai channel material
Hampir sama dengan tipe a tetapi oxide layer yang di bagian bawah
tebal
Back gate dapat dibiaskan oleh push channel electron ke front gate
Sumber : NanoMOS 4.0: A Tool to Explore Ultimate Si Transistors and Beyond. Xufeng Wang. School of Electrical and Computer
Engineering. Purdue University

Divais MOSFET Konvensional (lanjutan)
c. HEMT (High Electron Mobility Transistor)
Prinsip :
Material Intrinsic III-V sebagai channel = mobilititas elektronnya
tinggi
Delta-doped layer untuk mengontrol VT

Y. Liu, M. Lundstrom, Simulation-Based Study of III-V HEMTs Device Physics for High-Speed Low-Power
Logic Applications, ECS meeting, 2009
Perspektif Di Masa Depan
Rekayasa Geometri Kanal Transistor nanoMOS

Rekayasa Material Kanal Transistor nanoMOS Menambah
densitas chip atau membuat transistor nanoMOS semakin kecil
tapi terlepas dari masalah miniaturisasi

Terciptanya superkomputer

Semua piranti elektronik menjadi berukuran nanometer sehingga
konsumsi daya listrik rendah

Kesimpulan
Reduksi MOSFET meningkatkan performa CMOS (dalam satu
chip terdiri dari banyak transistor)

Saat MOSFET scaling, banyak hal yang harus diperhatikan karena
adanya permasalahan saat miniaturisasi komponen

Reduksi ketebalan SiO2 menjadi 1 nm akan menyebabkan fluktuasi
arus pada transistor sehingga cara mengatasinya adalah dengan
mengubah band gap dapat meningkatkan kecepatan komponen

Penggunaan CMOS akan makin meluas seiring dengan
berkembangnya mikroelektronik
Daftar Pustaka
Sutrisno. 1986. ELEKTRONIKA 1 Teori dan Penerapannya. Bandung:
ITB
Amit Degada.
http://amitdegada.weebly.com/uploads/4/8/8/0/488033/chap2_vlsid.ppt
C. Dupas P. Houdy M. Lahmani. 2006. Nanoscience Nanotechnologies
and Nanophysics. Paris : Springer
Xufeng Wang . NanoMOS 4.0: A Tool to Explore Ultimate Si
Transistors and Beyond.School of Electrical and Computer Engineering
Y. Liu, M. Lundstrom, Simulation-Based Study of III-V HEMTs Device
Physics for High-Speed Low-Power Logic Applications, ECS meeting,
2009
Khairurrijal.2011. Pengembangan Material dan Devais MOS Silikon
serta Penggunaannya di Indonesia: Sejumlah Inovasi. Makalah
Pemilihan Dosen Berprestasi Nasional 2011. Jakarta
http://javenne.files.wordpress.com/2010/01/mosfet.ppt
http://www.youtube.com/watch?v=725rVHro6uM







TERIMA KASIH