Teknik Digital Pendekatan Praktis PDF

I
T.{KAAI{
IP.-\N
II
\ T I}IUR
,.382
@"nAHAILMU
Teknik
trIigital DasiaF
Pendekata n P r a k t is
Edisae
Saludin Muis
TEKIIIK DIGITAL DASAR: PENDEI(ATAI\I PRAI(TIS
Oleh : Saludin Muis ,i
i
J,
Edisi Kedua
Cetakan Pertama,2012
762'c.9zlgp,ttf/frr2" Kotu Penganlsr
Hak Cipta @ 2012 pada penulis,
Hak cipta dilindungi undang-undang. Dilarang memperbanyak atau memindahkan
sebagian atau seluruh isi buku ini dalam bentuk apapuo, secara elektronis maupun
mekanis, termasuk memfotokopi, merekam, atau dengan teknik perekaman lainnya,
tanpa izin tertulis dari penerbit.
uksud dan tujuan penulisan buku ini adalah sebagai peng-
.- ,//
\J/l/O antar untuk memahami teknik digrtaT, yang ditujukan
kepada kalangan pelajarbalkyang sedang menuntut ilmu pada jenjang
GRAHA ILMU pendidikan strata satu atau sekolah menengah atas maupun kepada
Ruko Jambusari No. 7A kalangan penggemar elektronik.
Yogyakarta 55283
Telp. :0274-889836;0274-889398 Penyusunan buku ini ditekankan pada segi praktis, dimana pembahasan
Fax. :0274-889051
teoritis diarahkan untuk membantu pemahaman teknik perancangan
E-mail : info@grahatlmu.co.id
pada contoh contoh yang diberikan. Penulis berusaha menyajian
keseluruhan materi sesederhana mungkin tetapi tersistematis, sehingga
mudah untuk dipahami / dipelajari secara utuh dan dapat menjadi dasar
untuk pemahaman lebih lanjut tentang sistem digital yang berkaitan
dengan aplikasi mikroprosesor yang akan disajikan pada edisi
berikutnya.
Muis, Saludin
TEKNIK DIGITAL DASAR: PENDEKATAN PRAKTIS/Satudin Muis Tidak adakata yang dapat menempatkan karya apapun pada tempat
- Edisi Kedua- Yogyakarta; Grahallmu, 2012 yang memuaskan, karena itu saran dan kritik sangat diharapkan untuk
xii + 180 hlm, I Jii. :23 cm. penyempurnaan edisi berikutnya, yang direncanakan mencakup sistem
ISBN: 978-979-7 56-800-9 aplikasi prosesor.
Akhirnya tidak lupa penulis mengucapkan terima kasih kepada rekan
1. Teknik I. Judul rckan dari PT. Shirasuna Asia Permai Electronics (produser TV dan
Monitor, Tangcrang) yang membantu mengedit dan menyelesaikan
lrcnulisan buku ini dan.f uga kepada Ibu Salmah, Ibu Dwi Kristiani dan
Ray & Rex, Rajanirjandra yang senantiasa memberi semangat agar
menyelesaikan penulisan buku ini dan dapat memberikan manfaat
kepada pembaca yang budiman, terutamakepadakalangan adik adik
pelajar.
Daftur Isi
Ir. Saludin, M.Komp
Jakarta, Desember 2006
KATA PENGANTAR v
DAFTAR ISI vll
PENDAHULUAN xi
BAGIAN 1 SISTEM BILANGAN 1
1.1 Bilangan Desimal 1
1.2 Bilangan Biner 2

1.3 Bilangan Okta 6
1.4 Bilangan Heksa 7
1.5 Konversi Bilangan Desimal Menjadi Biner 7
1.6 Konversi Bilangan Biner Menjadi Okta 8
1.7 Konversi Bilangan Okta Menjadi Biner 8
1.8 Konversi Bilangan Biner Menjadi Heksa 9
1.9 Konversi Bilangan Heksa Menjadi Biner 9
BAGIAN 2 PEMAHAMAN O DAN 1 BINER 1l

2.1 Bilangan 0 Biner 11
2.2 Bilangan 1 Biner 13
BAGIAN 3 GERBANG LOGIKA DASAR 15

3.1 Gerbang AND 15
3.2 Gerbang OR t6
3.3 Gerbang XOR 18
3.4 Gerbang NOT t9
3.5 Gcrbang NAND 20
3.6 (icrtrang NOR 2t
7 I'll r t i l' I ) ili t r t l. l', r t, 1,, l', t t, tt t l' t, t I' t i.t

BAGIAN 4 ALJABAR BOOLEAN 5.16 Penyederhanaan dengan menggunakan
25
4.1 Hukum Aljabar Boolean 25 aturan 4,9 dan12 47
4.2 Aturan Reduksi Boolean 5.17 Penyederhanaan dengan menggunakan
28
BAGIAN 5 CONTOH KOMBINASI GERBANG aturan 5,7 dan12 47
35
5.1 Penyederhanaan dengan menggun akan aturan 4 5.18 Penyederhanaan dengan menggunakan
35
5.2 Penyederhanaan dengan menggunakan aturan l1 aturan 7, 12 dan 13 48
36
5.3 Penyederhanaan dengan menggunakan BAGIAN 6 TABEL KARNAUGH 49
aturan 9,12 dan 13
37 6.r Sum of Product 49
5.4 Penyederhanaan dengan menggunakan 6.2 Product of Sum 53
afuran 7,12dan13 6.3 Karnaugh 60
37
5.5 Penyederhanaan dengan menggunakan BAGIAN 7 METODE QTJINE . MC CLUSKEY 103
aturan 5,8,9 dan 13 38 7.1 Tabel Suku Esensi t04
5.6 Penyederhanaan dengan menggunakan 109
7.2 Pemetaan Suku Esensi
aturan 2, 4, 7 dan 11 39 BAGIAN 8 FLIP FLOP 113
5.7 Penyederhanaan dengan menggunakan
8.1 Piranti SR- FF 113
aturan t, 2, 4, 5 dan 7 39 8.2 Piranti D- FF 118
5.8 Penyederha naan dengan menggunakan
8.3 Piranti JK- FF r22
aturan 4,5,12 dan 13 40 8.4 Piranti T- FF r28
5.9 Penyederha naan dengan menggunakan
8.5 Contoh Rangkaian FF t29
aturan 6,9,12 dan 13 4t
5.10 Penye derha naan dengan menggunakan BAGIAN 9 CONTOH RANGKAIAN LANruTAN 143
aturan 6,9,11, 12 dan13 9.1 Sinkronisasi Pengiriman Data t43
4t
5.1 1 Penyederhanaan dengan menggunakan 9.2 Penggeser Data Serial r44
afuran 4,5,9, 12 dan13 9.3 Pembagi Frekuensi t45
42
5.12 Penyederhanaan dengan menggunakan 9.4 Penjumlah- Pengurang 4 bit Biner r46
atllran 8, 9, Il dan 12 43
9.5 Pencacah Frekuensi 148
s.13 Penyederhanaan dengan menggunakan 9.6 Data Masukan Serial/Paralel - Data Keluaran
attxan 5 dan 13 44
Paralel 149
5.14 Penyederhanaan dengan menggunakan 9.7 Data Masukan Serial - Data Keluaran Paralel 152
atlxarl 5, 6 dan 8 9.8 Penampil Angka 154
45
5.15 Penyederha naan dengan menggunakan 9.9 Multiplexer 155
aturan 9 dan 12 9 l0 Dcmultiplexer (Dekoder) 159
46
ylil '
I i'h r i l'' I ) ili t t l ; l \t t I t k
t t t t t t l,rr t l, I i.t I\tlhtt l:t
BAGIAN 10 PIRANTI ADC, DAC DAN PULSA 163
1O.I DAC t64
IO.2 ADC 168
10.3 ADC 0809 170
lA.4 Contoh Termometer Digital 173
10.5 Pembangkit Pulsa 175
Pendahuluon
DAFTAR PUSTAKA 177
-oo0oo-
uku ini terdiri dari l0 bagian, disajikan secara garis besar sebagai
pengantar pemahaman teknik digital dan cukup memadai
sebagai pengetahuan dasar yang komprehensif tentang teknik digital.
Pembahasan meliputi sistem bilangan dan operasi aritmatika, gerbang
logika dasar yang masih sederhana sampai pada piranti flip flop yang
merupakan gabungan dari beberapa gerbang logika dengan fungsi
tertentu, juga disertai contoh-contoh perancangan yang bersifat praktis,
agar lebih dapat memahami penyajian teoritis padabagian awal.
Penyajian materi dimulai dengan pembahasan berbagai sistem bilangan

yang secara umum dipergunakan dalam teknik digital (bagian 1),
dilanjutkan bagian 2 dan 3 yang membahas gerbang logika dasar
Sedangkan penyederhanaan fungsi rangkaian gerbang logika dengan
menggunakan aljabar Boolean disajikan padabagran4. contoh-contoh
penerapan aljabar Boolean dirangkum padabagian 5.
Metode penyederhaan fungsi yang lebih rumit, misalnya Karnaugh

dan Quine -Mc Cluskey disajikan padabagian 6 dan 7. Piranti flip
flop yang merupakan rangkaian gerbang logika dengan fungsi khusus
dan memiliki sifat sebagai media penyimpan data, dibahaspadabagian
8, sedangkan contoh contoh perancangan dengan menggunakan flip
flop dituangkan padabagian yang sama. Bagian 9 merupakan contoh
'l't'kni k Digitol ; Pendekutan l,rukt

is
perancangan yang menggabungkan gerbang lclgika dasar dan flip tlop.
Bagian terakhir (bagian 10) ruembahas ADC clan DAC, disajikan
sebagai sebagai pengantar untuk menghubungkan edisi buku perdana
ini dengan edisi berikutnya yang akan mencakup aplikasi sistem digi-
tal prosesor.
Ba ian
Sistem Bilangun
I
-oo0oo-
"ketika kelatahan dan keangkuhan menjadi bagian dari kenikmatan hidup,

dan kekuasaan menjadi alat yang dapat dipergunakan untuk mewujud-
kannya, maka keadilan yang diidamkan semua orang itu akan berakhir
pada tong sampah".
dasar yang dipergunakan dalam sistem digitalberbeda

OAilangan
JU dengan bilangan dasar yang dikenal dalam kehidupan praktis
sehari-hari. Sistem digit alpadaumumnya menggunakan bilangan dasar
biner dengan basis 2 ataupembobotan2", sedangkan pemakaian praktis
sehar-hari dikenal bilangan desimal dengan basis 10 atau pembobotan
10'. Pada bab ini akan dibahas berbagaibilangan dasar dan konversinya
sebagai langkah awal untuk memahami teknik digital yang disajikan
dalam buku ini secara keseluruhan maupun pada edisi berikut yang
diperluas cakupan materinya.
1.1 Bilangan Desirnal

Bilangan dasar desimal0,1,2......9, dan faktor pembobotan adalah
l0n, n=1,2,...N.
xil Ttknik Di*ikrl: Pcnd*oton I'n*tis

Contoh:
Contoh:
54321 desimal
atau i09 desimal
54321 = 1. 100 +2.101+3 102+4 103+5 104 01101101
01101011 +
= 10 + 20 + 300 + 4000 + 50000 atau107 desimal
= 54321
I r01 1000 atau216 desimal
Bilangan desimal merupakan sistem bilangan yang dikenal secara
umum dan dipakai sebagai satuan transaksi sehari-hari, masyarakat Pengurangan :
pada umumnya sudah terbiasa dan mengenal baik operasi dengan bi- Sama hainya bilangan desimal, pengurangan bilangan biner dilakukan
langan desimal, karena itu operasi penjumlahan, pengurangan, perkali- mulai dari digit paling tidak berarti (paXing kanan, dengan pembobotan
an dan pembagian dengan bilangan desimal tidak akan dibahas lebih 2' terkecil), bila besaran digit pengurangan lebih besar dari yang
lanjut. dikurang (misalnya 1 terhadap 0), peminjaman dilakukan terhadap
digit dengan pembobotan 2" lebih besar di atasnya.
1.2 Bilangan Biner
Contoh:
Bilangan dasar biner 0 atau 1, dan faktor pembobotan adalah 2",
01 101 101 atau 109 desimal
n=1,2,3 ....N.
011010i 1 atau 107 desimal
Contoh: 00000010 atau 2 desimal

10110 biner
Perkalian :
10110 = 0.20 +1.21 +1.22 +0.23 +1.24
= 0+2+4+16 Sama halnya bilangan desimal, perkalian bilangan biner clilakukan
= 22desimal tlengan mengaiikanbilangan yang dikali dengan biiangen fiengali yang
Bilangan biner merupakan sistem bilangan yang dikenal sistem digi- dimuiai dari digit paling tidak berarti (paiing kanan, clengan pern-
tal, maka pembahasan bilangan biner meliputi penjumlahan, pe- bobotan 2" terkecil), setiap kenaikan satu digit bilangan pengall, hasii
ngurangan, perkalian dan pembagian sebagai berikut : perkalian untuk ctigit tersebut bergeser satu digit ke kiri (kearah
pcmbobotan 2'trebih tinggi), setelah semua digit pada bilangan pengali
Penjumlahan: selesai dikalikan, rnaka bila hasil penjumlahan tiap digit (mulai dari
Sama halnya bilangan desimal, penjumlahan bilangan biner dilakukan paling kanan) lebih besar dari 1 (1+ I biner) akan memberikan
mulai dari digit paling tidakberarti (paling kanan, dengan pembobotan tambahan 1 kepada digit di atasnya"
2'terkecil), bila hasil penjumlahan lebih besar dari 1 (1+ 1 biner) akan
memberikan tambahan I kepada digit di atasnya. Contoh :
MSB LSB
0l l0l l0l ataulA9 desimal
0l 10r011 x atau 107 desimal
0ll0lt0t x I (LSB)
Teknik Digitol: Pendekann I'ruktis

,\ivtnu llihtryUtt
lr
01 101 l0l x1 01 101 101

00000000 x0 011010 x
01 101 101 xl
00000000 x0 101000111 *
01 101 t0l xl 00000000 + x0
01 101 101 x1
01101101 + x0 (MSB) 0 1010001 1 1
** (hanya geser)
10110110001111 atau lt.663 desimal 01 101 101

01i01 x xl
dari perkalian di atas tampak jelas bahwa bila digit pengali adalah,,l,, ,
01010001 11
hasil perkalian merupakan salinan dari angka yang dikari kemudian
01 101101 +
bilang pengali menggeser satu kali kekanan untuk digit berikutnya,
sebaliknya bila pengali adalah"O" tidakada hasil yang diperoleh kecuari 10010101111 ***
bilangan pengali menggeser satu digit ke kanan untuk digit berikutnya.
01 101 101
Hasil perkalian selalu menggeser kakiri satu digit untuk tiap digit
0110 x xO(hanyageser)
pengali dan dapat langsung dijumlahkan secara biner.
10010101 I 11
***
Teknik ini dapat dipakai untuk membangun sistem perkalian bilangan
00000000 +
biner dengan menggunakan FF (flip-flop) pada contoh di edisi
berikutnya. 010010101111 ****
Contoh: 01 101 101
Ambil bilangan biner di atas sebagai contoh :

011 x xl
MSB 010010101 I
****
LSB 11
01101101 atau lOgdesimal 0ll0ll01 +

01101011 x atau l0Tdesimal
1001001001 I 1 I *****
0110r 101 xl(LSB)
01 101 101
01101101 01xx1
0110101 x
1001001001 I 1 I *****
0110110r xl (LSB) 01101101 +
01101101 + xl
l0l l0l 10001 I I I ******
1010001 I I
Tekn i k D igi ta I : Pcndeka ton Pru kt i s Siston Ilihrylon

hasil 1
0l l0l 101
0101 (sisapembilang)
0 x0(MSB)
101
****** hasil1(LSB)
101 101 10001 11 I
00000000 0
hasil bagi adalah 111 atau 7 desimal.

0101 101 10001 I I 1 atau 11.663 desimal
1.3 Bilangan Okta 1 .4 Bilangan Heksa

Bilangan dasar heksa 1,2,3........ D, E, F dan faktor pembobotan
Bilangan dasar okta 0, l, 2.......7 dan faktor pembobotan adalah 8n,
adalah 16n, n = 1,2,3 .....N.
n = 1,2,3.....N.
Contoh:
Contoh:
2B7 heksa
435 okta
287 = 7.160 +11. 16t+2.162
43s = 5.80 +5.81 +5.82
= 7+176+572
= 5+24+256 = 691desimal
= 285 desimal
Proses pembagian dapat dilakukan dengan cara mengikuti bilangan
Pembagian : Okta di atas.
syarat pemb agian adalah bilangan pernbagi (penyebut) harus lebih kecil
dari bllangan yang dibagi (pembilang). Berbeda clengan perkaxian, 1.5 Konversi Bilangan Desimal Menjadi Biner
pembagian dilakukan dengan mengurangi MSB bilangan yang dibagi Dilakukan dengan membagi angka desimal dengan faktor 2, sisa
dengan bilangan pembagi, trila bilangan yang dibagi rebih besar dari pembagian 0 atau 1 merupakan bilangan biner yang dimaksud. Digit
bilangan pembagi maka hasilnya 1, bila tidak maka hasilnya {J, terakhir hasil pembagian merupakan posisi digit paling berbobot (MSB).
selanjutnya pengurangan dilaksanakan. pernbagian terus dilakukan
dengan menggeser satu digit ke kananpadabilangan yang dibagi sampai Contoh:
digit LSB. 123 desimal
123 = t23 2 =61 sisa 1 (LSB)
Contoh: 6l 2 =30 sisa 1
I10111 (pembilang) atau45 desimal

30 2 =15 sisa 0
101 (penyebut) atau 5 desimal

15 )=7 s$a
7 2-3 sisa
110111
3 2-l s$a
10r
I 2-0 sisa I (MSB)
hasil l (MSB) 123 desimal = 11110 ll biner, dapat diperiksa ulang dengan konversi
001111 (sisapembilang)
kcbalikan.
101
Siston Ililungun
Teknik Digitttl: Pt'nlrhtttn I,ntl,t is
1111011 = I.20 +I.21 +0.22 +I.23 +1.24 +L.2s +1.26 1.8 Konversi Bilangan Biner Menjadi Heksa.
= | +2 +0 +8 +16 +32+64
= 123 desimal Dilakukan dengan mengelompokan bilangan biner tiap kelompok
terdiri dari 4 digit, hasil konversi tiap kelompok 4 digit bilangan biner
1.6 Konversi Bilangan Biner Menjadi Okta merupakan bilangan heksa yang dimaksud.
Dilakukan dengan mengelompokan bilangan biner tiap kelompok
Contoh:
terdiri dari 3 digit, hasil konversi tiap kelompok 3 digit bilangan biner
11010111 biner
merupakan bilangan okta yang dimaksud.
11010111 = kelompok I "1101" dankelompok2 "0l1l"
Contoh: = l 1.23 dan I .20 + l.2t + 1.22 + 0.23
-20 + 0.21 + 1.22 +
101111 biner
l+0+4+8 danl+2+4+0
= l3 danT
101 111 = kelompok 1 "101" dan kelompokz "lll"
= l.20+0.21+1.22 dan l.2o+1.2t+1.22 11010111 biner = D7 helsa. Dapat diperiksa ulang dengan konversi
= 1+0+4 danl+ 2 + 4 balik pada bagian 1.9.
= 5 danT
101111 biner = 57 okta. Dapat diperiksa ulang dengan konversi balik

1.9 Konversi Bilangan Heksa Menjadi Biner.
padabagian 1.7. Dilakukan dengan mengkonversi tiap digit bilangan heksa menjadi 4
digit bilangan biner.
1.7 Konversi Bilangan Okta Menjadi Biner
Contoh:
Dilakukan dengan mengkonversi tiap digit bilangan okta menjadi 3
D7 olca
digit bilangan biner. D
D7 - dan7
= l3:2 =6 sisal = 7:2 -3 sisal
Contoh: 6:2 = 3:2 -l
= =3 sisaO sisal
57 okta = 3:2 =l sisal = l:2 -0 sisal
57 = J danT = l:2 =0 sisal = 0:2 -0 sisaO
= 5:2 =2 sisal - 7:2 -3 sisal = 1101 biner = 0111 biner
= 2:2 -1 sisaO = 3:2 =l sisal 57 helsa = ll0l011l biner. Hasil ini sesuai dengan hasil konversi
= 1:2 =0 sisal - I:2 -0 sisal
kebalikan dari contoh 1.8.
= 101 biner = 111 biner
57 okta = 101111 biner. Hasil ini sesuai dengan hasil konversi kebalikan
-oo0oo-
dari contoh 1.6.
Ttknik Didtol: h,nd*atan Praktis Sistmt Bilangan

Ba ian 2
Pemuhumon0donlBiner
"Kebenaran mutlak yang ditampilkan secara membabi-buta, tidak lebih baik

dari pada ketiadaan kebenaran yang dimaksud. Apa mungkin alam pikiran
manusia yang bagaikan produk tidak sempurna dapat mendeskripsikan ke-
mutlakan yang menuntut kesempumaan jauh di atas batas kemampuannya?"
alam teknik digital, pada dasarnya proses, baik yang me-

nyangkut operasi aritmatik maupun pergeseran data ataupun
konversi arfiara satuan, dilakukan terhadap deretan bilangan biner,
sehingga masukan maupun keluarannya secara prinsip juga berupa
angkat biner.
2.1 Bilangan 0 Biner

Sistem digital hanya mengenal bilangan biner yang dipahami sebagai
angka 0 (off) dan I (on) oleh rangkaian logika atau unit pemroses
mikroprosesor. Bilangan 0 diartikan sebagai masukan atau keluaran
yangberarus tegangan tertentu. Idealnya logika 0 akan dikenali sebagai
0V (nol Volt), namun dalam pemakaian praktis terdapatbatas toleransi
scbagai berikut (masih mengacu kepada standar lama aras tegangan
kcrja prosesor yang menggunakan 5V) :
Bilangan 0 0v - 0,4v 2.2 Bilangan 1 Biner
Arus masukan untuk 0 -l,6pA
Sebagaimana dibahas padabagian 2.1 bahwa sistem digital hanya
Arus keluaran untuk 0 16pA
mengenal bilang biner yang dipahami rangkaian logika dan mikro-
Dianalogikan dengan rangkaian saklar sebagai berikut : prosesor. Bilangan 1 diartikan sebagai masukan atau keluaran yang
beraras tegangan tertentu, idealnya 5V (5 Volt).
Bilangan 1 = 2,4Y - 5V
Arus masukan untuk I = 40pA
Arus keluaran untuk 1 = 400 pA
Blla gambar 2.1Tegangan Vi = 0V - 0,4Y yang mewakili angka 0
biner maka transistor pada gambar 2.lberada pada kondisi tidak aktif
karena prategangan Vi tidak cukup untuk mendorong arus basis
melewati emitor sehingga keluaran antara kolektor dan basis merupakan
tegangan kolektor tidak aktif yang idealnya 5V.
Gambar 2.1 Rangkaian Saklar

+5V
Bila rangkatan logika sederhana di atas diberi aras tegangan masukan V1 ss [V
sebesar Yi = 2,4Y - 5V, yang mewakili angka 1 biner maka transistor
pada gambar 2.1 akanberada pada kondisi jenuh sehingga keluaran
antara kolektor dan basis merupakan tegangan jenuh kolektor yang Vc rs 5V
idealnya 0V (0V - 0,4V).
Untuk:
+5\r
Vtru 5V
1ro nr
T
Gambar 2.3 Saklar Logik 1
l)cngan demikian rangkaian saklar pada gambar 2.1 sebenarnya

bcrlungsi sebagai gerbang NOT. Pembahasan gerbang logika dasar akan
tlibahas padabagian 3.
Ilt's;rran arus masukan dan keluaran gerbang baik pada kondisi "1"
Garnbar 2.2 Saklar Logik 0 rl;rn "0" tli :rtus mcncnlukan banyaknya gcrbang yang mampu didorong
t2 'I i'fu i l' I ) i.ri t t l : I \t n It k tttt tt l'r, t l'! i t I't',r,ttlt,t,tttl,t () rltttt I llittt't l.l
oleh satu gerbang didepan terhadap gerbang-gerbang dibelakangnya.
Misalnya data di atas menunjukan :
Arus masukan untuk 1
Arus keluaran untuk 1
40 pA
-400 pA
Ba ian 3
sama dengan4}}1tA/40 pA = 10, artinya gerbangdidepannya mampu Gerbong Logiku Dasar
mendorong 10 gerbang dibelakangnya.
40 pA
"kita sering lupa hidup dalam kenisbihan nilai, sehingga sering flrencerca
orang lain sebagai pihak yang kurang benar dalam kehidupan bermasyarakat.
Apa yang kita yakini benar saat ini bisa menjadi salah dikemudian hari dan
sebaliknya"
40 FA angkaian digital yang lebih rumit, misalnya flip-fl op atau piranti

lainnya, pada dasarnya dibangun dari rangkaian logika
Gambar 2.4 Arus Antar Gerbang Logika sederhana seperti gerbang NOT, AND, OR, XOR dan inverternya.
Memahami cara kerja dan sifat-sifat logika digital dasar merupakan
Pada gerbang tertentu kolektor sengaja di buat terbuka dari pabriknya awalyangbaik untuk memahami sistem digital secara komprehensif.
sehingga pemakai dapat memasang resistor sendiri sesuai jumlah arus
yang dibutuhkan. Masalah kesesuaian atau kecukupan arus afitara 3.1 Gerbang AND
gerbang (antaru yang mendorong dan yang didorong) sangat penting
Gerbang AND dikenal sebagai gerbangfungsi perkalian logika, simbol
agar gerbang dapat bekerja sebagaimana mestinya.
dan tabel kebenaran sebagai berikut :
-oo0oo- t{ B Y
n- 0 0 0
*r --l \
tr I
u ----1-t J-Y tl I tl
1 0 0
I I
Gambar 3.1 Gcrhun.g AND
t4 'li'kn i k I ) iti to l : I\uirktt ot I'nt l'! i s

Persamaan matematis untuk keluaran gerbang AND adalah : Persamaan matematis untuk keluaran gerbang OR adalah :
Y=A.B Y=A+B
Bila jumlah masukan lebih dari dua, maka persamaan keluaran ditulis: Bila jumlah masukan lebih dari dua, maka persamaan keluaran ditulis:
Y = A.B.C........N Y=A+B+C+........N
Sesuai dengan fungsi perkalian pada tabel kebenaran gambar 3.1. Y Sesuai dengan fungsi penjumlahanpada tabel kebenaran gambar 3.3.
hanya bernilai t hanya bila semua masukan A,B,C......N bernilai 1. Y akan bernilai 1 bila salah satu masukan A,B,C......N bernilai 1.
Dengan kata lain bila salah satu masukan A,B,C....N bernilai 0 maka Dengan kata lain keluarun gerbangOR hanya akan bernilai 0 bila semua
keluaran gerbangAND akanbernilai 0. Gerbang AND dapatdibentuk masukan A,B,C....N bernilai 0.
dari rangkaian Diode-Resistor secara mudah dan sederhana sebagai
berikut
f" I 'r\
Y=A+ B
+Vs
Gambar 3.2 Rangkaian Gerbang AND
3.2 Gerbang OR
Gerbang OR dikenal sebagaigerbatgfungsi penjumlahan logika, simbol
dan tabel kebenaran sebagai berikut :
_t,l. B Y
0 0 I
A --q-r rJ
Ett./r [ \-- 0 1 I
" ----I-J I 0 I
I I
Gambar 3.3 Gerbang OR Gambar 3.4 Rangkaiun Gcrbang OR
t6 'l i'k n i k I ) iili t tt l : I \t rt It L't t I t t t r I' n t l'! i t ( ;rt l\t t t.t: I t\:i l" t I ), t v t t t;
3.3 Gerbang XOR Sifat gerbang XOR dapat diringkas sebagai berikut :
Gerbang XOR dikenalsebagaigerbang fungsi eklusif OR logika, simbol A@0=A

dan tabel kebenaran sebagai berikut : AOI =[
A@A=0
E ar
I
!!
A@A=l
0 0 0
H \I \
DI}
l) J
)-Y I I 1 3.4 Gerbang NOT
tt-_--r
-I I 0 I Gerbang NOT dikenal sebagai gerbang fungsi logika kebalikan/ inverse,
I I 0 simbol dan tabel kebenaran sebaeai berikut :
Gambar 3.5 Gerbang XOR

Fersamaan matematis untuk keluaran gerbang XOR adalah
Y=A@B
:
a
-p.--v
=,q.g + a-.9 Gambar 3.7 Gerbang NOT
Sesuai dengan fungsi eklusif gerbang OR padatabelkebenaran garrbar 1r
vC
3.5. Keluaran gerbang XOR hanya bernilai bila salah satu masukan
bernilai I dan lainnya bernilai 0. Dengan kata lain keluaran gerbang
XOR akan bernilai 0 bila kedua masukan sama sama bernilai 0 atau 1.
Gambar 3.6 Rangkaian Gerbang XOR Gambar 3.8 Rangkaion Gcrhang NOT
t8 '
I i'lt t i I' I ) i t i t,t l ; l \t tr l,'ht t,t t t l'r,t I't i t ( ;.'rl \ t, t.t: l,o.r,,i h t I \ t* t r lo
Persamaan matematis untuk keluaran gerbangNOT adalah : Persamaan keluaran gerbang NAND ditulis :
Y=A Y=A'B
Bila masukan lebih dari dua, maka persamaan keluaran menjadi
3.5 Gerbang NAND
Gerbang NAND dikenal sebagai gerbang fungsi logika keballkan/in- Y=A.8.C...N
verse dari gerbangAND. Keluaran gerbangNAND merupakan NOT
dali gerbang AND sehingga berdasarkan gantbar 3.1 di atas, keluaran
gerbang NAND hanya akan bernilai 0 bila semua masukan bernilai
"1". Simbol dan tabel kebenaran gerbang NAND sebagai berikut :
A B TT
I
A 0 I I
_ -t-.,
I b_Y
B 1-J 0
I
I
0
I
I
J!
I I 0 B
Gambar 3.9a Gerbang NAND

Gerbang NAND dapat digambarkan terdiri dari gerbang AND dan
gerbang NOT.
B Y1 Y
0 0 0 I Gambar 3.\0 Rangkaian Gerbang NAND
0 I 0 I
I 0 I I 3.6 Gerbang NOR
I I 1 0 ( icrbang NOR dikenal sebagai gerbang fungsi logika kebalikan/inverse
rlari gerbang OR. Keluaran gerbang NOR merupakan NOT dari
1it'rbang OR sehingga berdasarkan gambar 3.3 di atas, keluaran gerbang
Gambar 3.9b Gerbang AND + NOT
N()l{ hanya akan bernilai I bila semua masukan bernilai "0". Simbol
rl:rn tatrcl kcbcnaran gcrbang NOR sebagai berikut :
20 '
I i'h t i l' I ) i.gi t rt l ;l 1' t t t I t l't t ! r t t t l' r t I' t i ; ( )nltttt.ty l.ot:iltt l\tvtt 2t
A B Y
A-sr 0 0 1
B j-FY 0
i 0
I 0
I 1 0
Y=A+ B
Gambar 3.11a Gerbang NOR
Gerbang NOR dapat digambarkan terdiri dari gerbang OR dan gerbang +Ve
NOT.
A B YT Y
trF' 0
0
I
I
CI
I
0
I
0
I
I
I
I
0
0
0
Gambar S"llRangkaian Gerbang NOR

Gambar 3.llb Gerbang OR + NOT
Persamaan keluaran gerbang NOR ditulis :
-oo0oo-
Y=A.B
BiIa masukan lebih dari dua, persamaan keluaran menjadi :
Y=A.8.C...N
22 Tekn i k Digi ta l : Pc,ndtku tun I' nt lt is I )1'2 11111.1' I t\:iltt I ),tvtt .l.l
Ba ian 4
Aljabur Booleon
"Apa yang tampak, sering bukan hal yang sebenarnya, namufl apa yarxg
tumpak, sering dijadikan dasar penalaran untuk menyimptikan sesuatu
bcrdasarkan persepsi kita masing-masing dan atas dasar itulah kita
mengekspresikan sikap kita yang rnungkin justru salah bahkan melukai
Irrasoan orang lain"
Q) /angdimaksud aljabar Boolean adalah persamaan (aljabar) logi

U ka dasar untuk menyederhanakan rangkaiarr logika digital agar
rliperoleh bentuk persamaan yang lebih sederhana. Memahami aljabar
Iloolean merupakan syarat mutlak agar mampu mernbangun sistern
tligital yang lebih komplels dari gerbanggerbang sederhana.
4.1 Hukum Aljabar Boolean

I gar hukum aljabar Boolean untuk fungsi penjumlahan I ogika (gerbang
t rll) dan fungsi perkalian logika (gerbang AND) adalah:
I l{ukurn komutatif : yaitu baik fungsi penjumlahan logika maupu
fungsi perkaiian logika berlaku hukum komutatif.
A+B = B+A
A.B = B.A
2. Hukum asosiatif : yaitu baik fungsi penjumlahan logika (gerbang ,,
Hukum asosiatif :
OR) maupun fungsi perkalian iogika (gerbang AND) berlaku Sama halnya pembuktian sifat kumutatif di atas, sifat asosiatif
hukum asosiatif. juga berlaku untuk fungsi gerbarg logika. Sebagai contoh dapat
A+(B+C) =(A+B)+C mengacu pada gerbang OR dan gerbang AND. Tabel kebenaran
A.(B.C) =(A.B). C pada gambar 3.1. dan gambar 3.3.
3. Hukum distributif : yaitu baik fu ngsi penjumlahan logika (gerbang
OR) maupun fungsi perkalian logika (gerbang AND) berlaku A+(B+C) A
; -{-\(E+A)+C
E
hukum distributive. c --fr
--- r /- ----? /-
1
A L-t L L-t
A(B+C) =A.B +A.C
(A+B).(C+D) = A.C + A.D + B.C + B.D A+G+q - (A+$+C
Penjelasan : Gambar 4.3 Sifot Asosiatif Gerbang OR
1. Hukum kumutatif :
Mengacu kepada tabel kebenaran pada gambar 3.1 dan 3.3. A
tampak jelas bahwa posisi masukan A atau B dibalik tidak akan B
C
rnempengaruhi keluaran gerbang.
A(BC) = (AB).C
A + A+B B--f-r B+A
B--U o4j 3.
Gambar 4.4 Sifot Asosiatif Gerbang AND
Hukum distributif :
A+B=B+A Sifat distributif operasional gerbang logika dapat dibukti dengan
mengacu pada gambar 4.5 dengan menggunakan tabel kebenaran
Gambar 4.1 Sifat Kumutatif Gerbang OR pada gambar 3.1 dan 3.3 di atas. Sebenamyabaik sifat kumutatif,
asosiatif dan distributif secara otomatis akan terpenuh bila hanya
menyangkut operasi skala, fungsi gerbanglogika bukanlah bersifat
B vector sehingga selalu memenuhi ketiga sifat tersebut.
A
A
A.B = B.A E
A
Gambar 4.2 Siftt Kumutatif Gerbang AND C
A(B+C) = AB+AC
26 '
I i'h i l' I ) i {i t i l. I \r r l,'It t t
t r t t t I' r, t l.! i.s ,'llittlutt lhrtlnttt :17
A B C A(B+C) fI B C AB+AC 7. A.A 0
0 0 0 0 D 0 0 0
8. 4*A I
0 0 I 0 0 0 0
9. A A
0 I 0 0 0 0 U
I I 0 I I 0
10. a+E.B A+B
0 0
D 0 0 1 0 0 0
11. E+A.B A+B
I 0 I I I I I I
12. A+B A.B
I I 0 I I 0 I 13. A.B A+g
I I I 1 I
Contoh:
Gambar 4.5 Sifat Distributif Gerbang Logika Aturan 1 :
4.2 Aturan Reduksi Boolean Mengacu pada tabel kebenaran gambar 3. 1 untuk gerbangAND. Salah
satu masukan gerbang logika bernilai 0 maka keluaran akan 0.
Penyederhanaan fungsi logika untuk keluaran rangkaian yang terdiri
A T
dari kombinasi berbagai macam gerbang, dapat dilakukan dengan
ff=rrgn
-[-\
)L-
hukum reduksi Boolean.
Berdasarkan 4.1.
1. A+B = B+A
A.B = B.A Gambar 4.6 Aturan I
2. A+(B+C) = (A+B) + C Atvran2:
A.(B.c) = (A.B).C Mengacu padatabelkebenaran gambar 3.1. untuk getbangAND. Sifat
3. A.(B+C) = A.B + A.C gerbang logika AND adalah perkalian sehingga masukan gerbang logika
(A+B).(C+D) = A.C +A.D + B.C + B.D yangbernilai 1 tidak akanberpengaruh terhadap keluaran (dengan kata
Aturan reduksi Boolean :
lain keluaran logika ditentukan oleh masukan yang bukan bernilai 1)
kecuali semua masukan bernilai 1 maka keluaran akan bernilai 1 pula.
l. A.0 =Q
2. A.1 =[ A-.-ft 1r
I
3. A+0
4. A+l
-A E=,,1,, -+)
=l
5. A.A -A
6. A+A -A Gambar 4,7 Aturan 2
28 T'kni k Di gi tu I : Pcndtkuttn I'ru ['t i s Aljtlnt ll,,,,lnttt )()

Aturan 3 :
Mengacu padatabel kebenaran gambar 3.3 untuk gerbang OR. Sifat

gerbanglogika OR adalah penjumlahan sehingga masukan yang bernilai
0 tidak akan berpengaruh terhadap keluaran logika kecuali semua
"-rF-,
masukan bernilai 0 maka keluaran logika adalah 0.
Gambar 4.L0 Aturan 5
a
ltt)_- --5--r lI Aturan 6 :
Ff=tt1-1tt J Mengacu padatabel kebenaran gambar 3.3 untuk gerbang OR. Sifat
-, gerbanglogika OR adalah penjumlahan sehingga bila kedua masukan
selalu bernilai sama (0 atau 1), keluaran logika akan selalu bernilai
Gambar 4.8 Aturan 3 sama dengan masukan. Kondisi khusus ini menyebabkan operasi
gerbang OR sama dengan gerbang AND, sehingga atvrarl 6 sama
Aturan 4 : dengan aturan 5 (untuk kondisi khusus dimana kedua gerbang selalu
Mengacu padatabel kebenaran gambar 3.3 untuk gerbang OR. Sifat bernilai sama).
gerbang logika OR adalah penjumlahan sehingga bila salah satu
masukan bernilai 1 keluaran logika akan selalu bernilai 1, dengan kata
lain keluaran logika tidak tergantung pada kondisi masukan lainnya. A
-5f1-Y
-LJ
a$r y
E=,,1,,4_f- Gambar 4.ll Aturan 6
Aturan 7 :
Mengacu padatabelkebenaran gambar 3.1 untuk gerbangAND. Bila

Gambar 4.9 Aturan 4
salah satu masukan gerbang logika bernilai 0 maka keluaran akan 0
Aturan 5 : karena sifat keluaran gerbang AND merupakan hasil perkalian dari
Mengacu padatabel kebenaran ganbar 3.1 untuk gerbang AND. Bila rnasukan. Dengan demikian bila kondisi kedua masukan gerbang selalu
jumlah masukan logika gerbang terdiri dari2 masukan dan selalu bernilai lrcrlawanan sehingga selalu terdapatkondisi 0 pada salah satu masukan,
sama (0 atau 1) maka hasil perkalian selalu sama dengan kondisi itu rnaka keluaran akan selalu bernilai 0.
sendiri.
10 I i'l' t t i l' l ri t i t, t I l \'t t,l,' I'r t I r t t t l't r t I.! i s

Ali,tlrtt lhnl*ttt U
Ai-L-, Aturan l0 :
Aturan 10 dapat dibuktikan dengan memeriksa hasil dari persamaan
J
-_t
AIJ ruas sebelah kiri dan ruas sebelah kanan.
Gambar 4.12 Aturan 7 y = A_i-\_y

Aturan 8 :
B--u
Mengacu padatabel kebenaran gambar 3.3 untuk gerbang OR. Sifat
gerbang logika OR adalah penjumlahan sehingga bila kondisi kedua
masukan selalu berlawanan (satu masukan bernilai 0 dan masukan
lain bernilai l), keluaran logika akan selalu bernilai 1 karena selalu A B R+Ag A+B
0 0 0 0
terdapat kondisi l pada salah satu masukan logika.
0 I
I 0 I
;-LI)-' 1 I I
Gambar 4.LS Aturan 10

1
Aturan 1l :
Gambar 4.\3 Aturan I Aturan ll
dapat dibuktikan dengan memeriksa hasil dari persamaan
Aturan 9 : ruas sebelah kiri dan ruas sebelah kanan.
Mengacu pada tabel kebenaran gambar 3.7 untuk gerbangNOT. Sifat A --l\------,
l/'
gerbang NOT adalah keluaran gerbang merupakan kebalikan dari = Lf-r
I L
1r
I
masukan gerbang, sehingga masukan yang di NOT dua kali akan - -------------I__-..
kembali ke kondisi awal.
Ew
A B A+AB A+B
0 0 I I
0 I I I
I 0 0 0
I 1 I I
Gambar 4.14 Aturan 9 Gambar 4.16 Aturan ll
JZ 'I i'fu i I' I ) i! itttl; l \r t t I rl'u ! t tt t I'r, t l,' ti : ,l I j,t lr, t t I lortlt'r t rt 1.1
Aturan 12 :
Aturan 12 dapat dibuktikan dengan memeriksa hasil dari persamaan
ruas sebeiah kiri dan ruas sebelah kanan.
Ba ian 5
Contoh Kombinnsi Gerbang
A B A+B A.B
0 0 I 1
0 I 0 0
I 0 0 0
I I 0 0
Gambar 4.17 Aturan 12 "Ketika cerita tentang keindahan surga mulai sirna dan kebaikan adalah
pemeltang terakhir mulai tidak bergema, maka sikap pragmatis manusia
Aturan 13 : menjadi hakim bagi segala sepak terjang dan impian keberuaran seiati hanyalah
Afuran 13 dapat dibuktikan dengan memeriksa hasil dari persamaan sebagai pengantar renungan tidur ffialem".
ruas sebelah kiri dan ruas sebelah kanan.
ontoh pada bagian 5 ini menggunakan cara penyederhanaan
aturan Boolean yang dibahas pada bagian sebelumnya. Cara
pcnyederhanaan dengan menggunakan aturan Boolean merupakan cara
yang paling umum dan yang paling sederhana dan sangat praktis untuk
rrntai atau rangkaian gerbang digital yang masih sederhana.
A B AB A+B
0 0 1 I 5.1 Penyederhanaan dengan menggunakan afuran 4
0 I I I
I 0 I I Y =A.B.C+E
0 0
= A (g'c + 1) aturan
1 1
4
:E
Gambar A.LB Aturan 13
-oo0oo-
34 7 i'b t i l' I ) ili t,t l : I \'t t, l,'l', t Lt t t l' t,t l;t i :

.fI 5.3 Penyederhanaan dengan menggunakan aturan
E drr 9,'12 dan 1 3
C Y tt
V
}lo_Y
aturan 13
Y=(A+C).(B+D)
Gambar 5.1 Contoh Aturan 4 =(A+C)+(B+D)
- -
= (A.C + B.D)
5.2 Penyederhanaan dengan menggunakan aluranl2
-
= A.C + B.P aturan9
aturan 11
v = (A.B + C) (B.D + e.e; + 1aS + C;
s-|\;,s---{\ e+c
= S.T + S aturan 11
br I -I----l
V I
Y-
=S+T
= (A.B + C) + (B.D + C.E)
B+,
fI
B
f. AC
Gambar 5.3 Contoh Aturan 9,12 dan 13
A
5.4 Penyederhanaan dengan menggunakan aturan
B 7,12dan 1 3
- Y=A+B'A attvanl|
= A.(B.C)
: :
= + A)
A'(B aturanl3
=4.(g+a) atnranT
= A'll
Gambar 5.2 Contoh Aturan 11.
16 I i'h i I' I
r ) i.t:i ttt l: I \trr h' k t l,t r t l' t,t l't i t (\tttItit L' rtrttItirtrtsr' ( )t,t IttttX t7
aturan 2, 4, 7 dan 11
Y=(A+B)B+B+B.C
Gambar 5.4 Contah Aturan 7,12 dan 13
= A.B + B.B + B+ B.C
5.5 Penyederhanaan dengan menggunakan = A'B+B+ B.C Aturan 7
aturan 5, 8, 9 dan 13 = (A + 1)B+ B.C Atrran 4

=1.8+B.C Atvran 2
Y=A.B.C+e B1e.C)
= B+ B.C Aturan 11
aturan13
=A.B.C+A BrA*el =B+C
att'nan9
=A.B.C+A.B(a+C)
=A.B.C+A.B.e+e.B.C aturanS (A+B) B
=A.C(B+B)+A'B
=A.C+A'B aturang
=A(C+B)
_ft
B Gambar 5.6 Contoh Aturan 2,4,7 dan 11

C

aturan 1, 2, 4, 5 dan 7
a Bta sl Y=((A+B;1S+C))B
=(A.B+A.C+g.g+B.C;n
=(A.B+A.C+n.C;e Aturan I danT
A = A.B.B+A.C.B+ g.C.g
B
: A.B + A.B.C Aturan 5 danT
fl = A.B (1+ C)
= A'B Aturan 4 dan 2
Gambar 5.5 Contoh Aturan 5,8,9 dan 13
38 Tt'I'n i l' I )i!:i t d l : I\n|*ttt tt l'nt lll i.' ('otttttlt h'tt,,ll,tutt\t ( it't luttt.t:
A f-.\
ii ---L_J-, Y= A.B.(C + D).A.B
= A.B.(C+D)+A.B aturan 12 danl3
= A.B+C+D+A.B aturan 13
= A+B+C+D+[+B aturan 9 danl3
Garnbar 5.7 Contoh Aturan 1,2,4,5,7
= A+A+g+B+C+D
5.8 Penyederhanaan dengan menggunakan = E+B+C+D aturan6
Y= A.BB+C atrranl2 dan 13

= fA +Bl.s.e
A.B.e +B.E.e
= A.B.C + B.C aturan 5
Gambar 5.9 Contoh Aturan 6, 9, 12 dan 13
= (A+l)B.e
= B.e aturan4
aturan 6, 9, 11,12 dan 13
...--
Y= A.B+A.(A+C)
= (A+B)+A+A+C atvranl2 danL3
A+B+A+A.C attranl2
= A+B+A+A.e afiiran9
A+a*+A.e+B
= A+A.e+B aturan6
= [+e+e aturan 11
A----F--
Gambar 5.8 Aturon 4, 5, 12 dan 13 I
-
.--+o--__-J
--t
Oarnbar 5.10 ('ontoh Atuntu 6, q, ll, 12 dan I.l
40 7i'b i l' I )i.gi t tt l: I \'nttkt! r r rt l'nt I't i s ( \tttlttlt L'tt,,tlti,ttl\t ( it,tl,rut.t: .ll
5.11 Penyederhanaan dengan menggunakan 5.12 Penyederhanaan dengan menggunakan
aturan 4, 5, 9, 12 dan 13 aturan 8, 9, '11 dan 12
Y= A.B.(A +C) + A.B.(A + B + C)

A.B + (A + C) + A.B.(A.B.C) aturan 12 danl3
Y= A.B.e + E.B.c + [.s.e + a.B.e
atvran9,I2danl3 = (A + A) B.e + A.B.c + A.s.e

= (A+B)+A.C+A.A.B.B.C
= E+s+E.e+A.e.c aturan 5 dan 9
B.e + A.B.c + A.g.e
aturan 8
= e(B+A.n;+A.B.c
= n1t+e)+B+A.g.C
C(B+A)+A.B.C aturan 11
= A + s +A.s.c atutan4
= e.B+e.e+A.B.c
= A + s (1+A.C)
: [+B atutan4 = e.B+e1c+c.B)
= B.e+A(e+B) aturan 11
= B.e +A.e +E.B
Y= B.C+A.C+A.B
A.B.A.C.B.C
--- atran12
= (A+B)(A+C)(B+C) afillan12
= (A+B)(A+C)(B+C) afrnan9
(Lsxa+B+e)
Gambar 5.11 Contoh Aturon 4, 5, 9, 12 dan 13
('ttulttlt Krrr.tlritt,tti ( in lnttt.ty .1. I

42
'
I i'b t i l' I ) ili t, t l ; l \'t tt I rl'tt l, t,, l't,t ['! i t
C
B
A
D
Gambar 5.13 Contoh Aturan 13

aturan 5, 6 dan 8
f 1l
Y= -
[A+B.C+(D+E.F)j[A+B.C+(D+E.F)]
Gambar 5.12 Contoh Aturan 8,9,11,12 = (p+ yXp+ v)

= p.p+p.y+p.y+p.y -l
: p.p+p.y+p.y aturan 5
aturan 13
= p+p.y+p.y aturan 5
Y= A.s.c + B.c.D + R.B.P + a.c.P = p+p(y+y)
= B.C (A +B; + a.O (n +e)
= p+p aturan8
B.C (A-D)+ A.D fBCl aturan 13 =p aturan 6
: B.C @ A.D = a+n.C
i ( \tntolt Komhi,ratsi ( itrlnng

44 7 i'bt i I' I )i i t tt l: I \u, l,'k t t, t t t I'n t l,'t i s 45
t, , I
A 5.16 Penyederhanaan dengan menggunakan
B A+BC+D+EF
aturan 4, I dan 12
fl
D Y = A+C.AB
E
= A+C+A.B atluran12
F = A+B+A.B aturan9
= A+B(1+A)
= A+B attran4
fI
A
B B
C
Gambar 5.14 Contoh Aturan 5, 6 dan 8

aturan 9 dan 12 _\-\_
B-u
" ,
Y = (A+B)A.B
= A+B+A.B aturan12 Gambar 15.16 Contoh Aturan 4, 9 dan 12
= -A3+A.B aturan 12 dan9
aturan 5,7 dan 12
Y = 1a.n + A.B) (A + B)
= 1a.n + e.Bl E.E aturanT2
= A.g.A.g + a.B.a.g
^ \f-\ =
;4L-F-, E.g aturan 5 danT
Gambar 5.15 Contoh Aturan 9 dan 12
TrA'ni k Digitrrl : l\utliltt ! tt tr l'nt kt i s ('ott l olt k otnh i tt,t ti ( )o l\ t tt.ri .17
46
Ba ian 6
Tubel Kurnaugh
t4"
Gambar 15.17 Contoh Aturan 5, 7 dan 12
"kebahagiaan itu seperti sebuah mimpi, semakin diharapkan semakin tidak
akan pernah bermimpi, mimpi itu sebenarnya ada dalam pikiran diri kita,
mencari sama halnya tidak akan menemukan, karena bagaimana mungkin
aturan 7, '12 dan 13 mencari sesuatu yang kita miliki, namun jauh di luar disana ?"
t- e"n(s+C)@A.BfP+cl
= 14 +B;.6+ c; o n.o.B.e aturatl?dan 13 abel Karnaugh dipergunakan untuk menyederhanakan
,^q
= a.g+A.c+B.g+g.c \:, persamaan keluaran yang merupakan fungsi dari gerbang
= [.s+A.c+B.c atvranT gerbang penyusunnya. Penyederhanaan dapat dilakukan dengan cara
penjumlahan dari hasil perkalian (sum of product) atau perkalian dari
l{ hasil penjumlahan Qtroduct of sum).
B
6.1 Sum of Ptoduct
Aturan penyederhanaan dengan menggunakan cara sutlt of product
rnengikuti langkah-langkah sebagai berikut :
I . Keluaran yang bernilai I dari tabel kebenaran ditulis dalam bentuk
suku fungsi gerbang AND (disebut Minterm).
2. Suku fungsi gerbangAND terdiri dari variabel-variabel masukan,
bila variabel masukan (misalnya A) berupa 0 maka ditulis sebagai
inverse ([) pada suku fungsi gerbang AND, sebaliknya bila
variabel masukan berupa I maka ditulis tanpa inverse (A).
l. Fungsi keluaran merupakan penjumlahan dari suku suku fungsi
Gambar 15.18 Contoh Aturan 7, 12 dan 13 gcrbang AND.
-oo0oo-
48
'
I i'b t i k I ) ryi ht I. I \r t, l,' l', t t t t t tI\o I't i :
Secara matematis ditulis :
F(A, B,C) = Irrl * flrz * "'

F(A, B, C) = Em (1, 2, ' ' ')
o,, ffi, . . . . . . menrpakan posisi suku perkalian yang dimaksud' misalnya
perkalian
-. f.iarti suku perkalian pada posisi 011, mu berafir suku
pada posisi 101 dan seterusnYa.
Contoh 1 : B fl Y SDP
Gambar 6.1 Contoh Sum of Product I
0 0 0 0 Contoh 2 :
0 0 I 0
0 I 0 0
0 1 I I A.B.C
A B C Y SOP
0 0 0 0
1 0 0 0
I 0 I I A.B.C 0 0 I 0
I I 0 I A.B.C 0 I 0 u
I I I I A.B.C 0 I I I A.B.C
I 0 0 I A.B.C
Y = E.e.c+e.B.C+A.B.c+A.B.c I 0 I 1 A B.C
= E.g.c + A.B.C + R.g.c + A.B.c + A'B'e + A'B'c aturan 6
I 0 I A.B.C
= B.C (E+A)+ A.C (B +B) +A.B(C +C)
1
aturan8 I I I I A B.C
= B.C+A.C+A.B
Y= A.s.c + a.B.e + e.B.c + A.B.e + A.B.C
A.s.c + a.B (e + C) + A.B (e + C)
= E.g.c + A.B+ A.B aturan8
A.s.c+A(B+B)
A.s.c + a aturan8
A+BC aturan10
'litbcl Kurnuuglr .il

50
'I i'lu i l' I ) i t' i t rt l; l\t u I r l'r t t r t t t l' n t l' I i s
A A B drgrt Zl=Y, SOP
E
fl 0 I tl
0 I 0
I 0 0
I I I A.B
Ye
Y1
,tr
B
Gambar 6.3 Contoh Sum of Product 3
C
6.2 Ptoductof 9um
Gambar 6.2 Contoh Sum of Product 2 Aturan penyederhanaan dengan menggunakan cara product of sum
mengikuti langkah-langkah sebagai berikut :
Contoh 3 :
L Dari tabel kebenaran, lakukan inverse terhadap fungsi keluaran y
Untuk penjumlahan biner dua digit, tabel kebenaran adalah sebagai 2. Kemudian keluaran yang bernilai 1 (setelah inverse) dari tabel
berikut : kebenaran ditulis dalam bentuk suku fungsi gerbang AND (disebut
Maxterm).
3. Suku fungsi gerbang AND terdiri dalvarrabel variabel masukan,
A B A+B=Yr SOP
bila variabel masukan (misalnya A) berupa 0 maka ditulis sebagai
0 0 u inverse ([) pada suku fungsi gerbang AND, sebaliknya bila
u 1 1 Ee variabel masukan berupa 1 maka ditulis tarrpa inverse (A).
I 0 1 A.B I F'ungsi keluaran (inversi) merupakan penjumlahan dari suku-suku
I I B
f'ungsi gerbangAND.
Kcluaran Y scbenarnya yang dicari merupakan hasil inverse dari
kclu;rran pada langkah kc 4.
52 7 i'fu i I' I ) ili t, t l ; l \',, I

t
'/i't t t t t, t l' n t l'! i s I it lu'l l,., t t t trt r tyl t
Secara matematis ditulis :
F(A,B,C)=M1,M2,...
F(A, B,C) = fIM(1,2,...)
M, M2 merupakan posisi suku penjumlahan yang dimaksud, misalnya
M4berarti suku penjumlahan pada posisi 100, M7 berarti suku
penjumlahan pada posisi 111 dan seterusnya.
Contoh 4 :
A B C Y Y POS
0 0 0 I 0
0 0 I 0 1 A.B.C
0 1 0 0 1 Eec
0 I I 0 I A.B.C
I 0 B 0 I A.B.C
1 0 I 0 I A.B,C
1 I 0 0 I A.B.C
1 I I 1 0
Gambar 6.4 Contoh product of Sum l.

A.B.c + a.s.e + A.B.c + A.B.e + A.B.c + A.B.e
Contoh 5 :
= E.B.c + e.s.c + e.B.e + A.B.e + A.B.e + A.B.c
llila tabel kebenaran di atas (gambar 6.4) ditulis dalam bentuk fungsi
A.c 1n + B) + B.e (A + A) + A.B (e+ c)
vm of product, rnaka persamaan fungsi keluaran y adalah
= [.C+B.e +A.B aturan8
Y=A.B.e+A.B.C
lirsil persamaan keluaran Y dengan cara sum ofprodua haruslah sama
Y= e.C+B.C+A.B I
rl..fior hasil persamaan keluaran Y dengan cara product of sum.
A.C.B.C.A.B aturan 13
-.:-
= (A+C)(B+C)(A+B)
= 1a +e1n + cXA + B) aruran 9
lith'l Kunruuglr
54 Ttknik Dilital : Pcndckutun Prukt is .t.5
A B fl Yl Y2 v= A.B.C+A.B.C+A.B.E
0 0 0 I I = E.B (e + c; + A.n.e
0 CI I 0 0
= A.B+A.s.e aturan 8
0 1 0 0 0
= E(B+B.c)
0 I I 0 0 A@+cy aturan 1 I
I 0 0 0 0
A.B+A.e
I 0 I 0 0
1 I 0 0 0
Y= A.B + A.C
I I I I I
(4.BXB.C)
_
A.B.C + A.B.C = (A+B)(B+C)
__J (A+B)(B+C) afixan9
V
1f
rl A.B+A.C+B.B+B.C
A.B+A.C+B+B.C aturan 5
A.B+A.C+B(1+C)
A.B+A.C+B atvran4
(A+1)B+A.C
B+A.C
A
Gambar 6.5 Contoh Product of Sum 2.
B
Contoh 6 :
A B C Y T POS
0 0 0 0 I A B.C
0 0 1 0 1 A.B.C
0 I 0 0 I A.B.C
I I I I 0
I 0 0 I 0
I 0 I I 0
I I 0 I 0
I I I I 0
Gambar 6.6 Contoh Protluct of Sum 3.
56 ' Ii'kni L, I )i.gi tul. l\udthilt n l'ru l't i s 'llth'l Ktrttrtuilt

57
Contoh 7 : Yz= A.B+A.B+A.B
Bila contoh pada gambar 6.3 ditabelkan dalam bentuk POS (product Y2= A.B+A.B+A.B
of sum) maka hasiltya adalah: = (4.8) (A-B) (A.B) aturanl2
= (A+B)14+r1([+B) aturan 13
A
(A+B)(A+B;(A+B) aturan9
B A+B=Yr POS
= (A.A + B.B + A.B + n.B; (A + B)
0 0 I A.B
= (A + A.B + A.B) (A + B) aturan 7 dan9
0 I 0
= A.A+ A.B + A.B.A+A.B.e + A.B.E + A.B.B
I 0 0
A.B+A.B aturanT
I I 1 A.B
= A.B aturan6
A B A+B =% POS
0 0 I AB
0 I I Ar
1 0 I AB
I I 0
E= A.B + A.B
Yr= --
A.B + A.A
(A.B) (A.B)
= afiiran12
-
(A+B)(A+B) aturan 13
= (A+B)(E+B) aturan 9
= A.A+a.g+E.g+B.B
= e.B +E.s aitranT
Gambar 6.7 Contoh Product of Sum 4.
58 7i'knil' l rilit,tl l'onh'ktltrt l'ntI't i.t I)tlrl Ltt,,t(tullt

6.3 Karnaugh BC
Penyederhanaan persamaan keluaran untuk kombinasi gerban g-gerbang 00
logika dengan menggunakan tabel kebenaran dan berdasarkan atttan/ CIt
hukum yafigtercantum pada b agian? di atas, kadang belumpadatahap l1

yang paling sederhana. Cara penyederhanaan dengan menggunakan l0
rnetode Karnaugh (K-map) sangat membantu mencapai kondisi pa-
ling sederhana untuk persamaan keluaran. Disamping kemudahan C D\ 800 0l 11 t0
mengisi kondisi keluaran (persamaan POS atau SOP) yang diharapkan 00 0 4 IZ 6
kedalam tabel Karnaugh yang tiap kotak/sel sudah ditandai dengan 0l I )
f
t2 9
angka desimal. l1 3 7 l5 il
Langkah langkah pengisian K-map dan cara reduksi ke bentuk l0 2, 6 l4 l0
persamaan keluaran minimum adalah sebagai berikut :
1. Isi tabel kebenaran dengan fungsi keluaran SOP. DE
ABC 000 001 0ll l0l il0 lll l0l 100
2. Fungsi keluaran SOP diisi ke sel yang sesuarpada K-map 00 4 t2
3. Lingkari sel sel yang berdekatan dalam $oup 2-4-8 sel, semakin 0 8 24 28 2i 16
0l I 5 13 9 25 29 2t t7
besar group yang dapat dilingkaran semakin sederhana fungsi
keluaran yang dihasilkan.
ll 3 7 15 ll 27 3l 23 l9
t0 2 6 t4 l0 26 l8
4. Tulis suku persamaan SOP dari tiap lingkaran dimana variabel- 30 22
varibel tidak berubah.

Gambar 6.8 K-map Dengan 2,3,4,5 Vaiabel.
Dari langkah 4 di atas tampak bahwa prinsip penyederhanaan dengan (lontoh cara melingkar sel K-map kedalam 2-4-g
K-map menggunakan aturan 6 dan aturan 8. K-map dapat dipakai sel per group dan
lrcnulisan suku persamaan poS dari tiap lingkaran adalah sebagai
untuk mencari fungsi keluaran (SOP) yang terdiri dati 2 variabel, 3
bcrikut:
variabel, 4 vaiabel dan 5 variabel (dapat pula untuk fungsi keluaran
POS, tidak dibahas). Contoh l. Dua variabel.
Yt=A
Yr=A
11
B oo l lr ro
0 0 J 6 4
I I
.)
) -7
5 (lambar 6.9a Caru Lingkar Duo Vuriabel t.
litlryl Kttntdu!:h
60
'
I i'b t r l' l, r !:i t, t l ; l \' t n h' l'r t I t tt t l' n t l' I i t
Yr =A.B+A.g Contoh 2. Tiga variabel.
=A(B+B)
=E
Yr=A
Yz =A.B+A'B
=A(B+B)
_A Y:=A
Gambar 6.10a Cara Lingkar Tiga Variabel l.

Yt=B
Yr = A.n.e + A.s.e+ A.B.c + A. s. c
Ya=B =A.e(B+r;+e.C(B+B)
= a.e + E.c
=A(C+C)
Gambar 6.9b Cara Lingkar Dua Vaiabel2 =A
Yr =A.B+A.B Yz = A.B.e+ A.B.e+ A.B.C + e.B.C

=14+A) B =A.c(B+B;+A.c(B+B)
=Ei = A.e + A.C
=A(e+C)
Yz =E.B+A.B -A]
=1E+A)B
=l
Yt=B
Yr=B
Gambar 6.10b Cara Lingkar Tiga Variabel 2.
62
'
li'ht i k I )i.t:it tt l; l\udtkdun l'rukt is 'lithi Kttr,,iu.{lt 6.1
Yr = A.B.C + A.B.C + A.B.C + A.B.C Yz = A.B.c + A.B.c + A.B.c + a.B.c
=14+A)B.e+(A+A)B.C =A.C(B+B)+a.e1n+n;
= B.e + B.C = A.c + A.C
=B(e+C) = (A+A) C
_B
-C
Yz =A.B.e +R.B.c+A.g.e +E.E.c Contoh 3. Empat variabel.

=A+B(e+C)=A.B(e+C)
=A.B+A.B
= 1e +A)B
=B
Gambar 6.10c Cara Lingkar Tiga Variabel 3.

Yz =a n Ya =A'tr
E = [.s.e + A.B.e + A.B.e
A.B.e +
Gambar 6.lla Cara Lingkar Empat Variabel l.
=A.c(B+B)+A.e(B+B)
= A.C + A.C
=(A+A)C yr = A.B.C.D+ A.B.e.o + A.B.c.n
+ a.s.c.D
=C = a.B.e 1D + D) + A.B.c 1D + D;
= [.8.c + a.E.c
=A.B(e+C)
= h-.8
64 '
I i'b t i l' l, t.t:t t, r I I i' t t, I rkt t I t n
t
)
I n t l't i s lithrl Kttrnouglt
f,.t
Yr = A.s.e.D + A.s.e.D + A.B.C.D + A.B.C.D
Yz = E.s.e.D + A.s-e.p + A.n.c.o + A's'c'D
= 1B + B) E.e.D + @ + B) A.e.D
=A.s.e (D + D)+A.n.c (D +D)
= A.C.D + A.C.D
= A.g.e + A.g.c
=A.B(e+C) =14+A)C.D
=E.B =e.D
- e.P + A.B.G.D + A.B.c'D Yz = A.B.C.D + A.B.C.D + A.B.C.D + A.B.C.D

Yl =A.B.C-D+A-B.r
=ACD(B+B)+ae1n+B;
= A.B.e (D + D) + A.B.C P +D)
=ACD+AeO
= A.B.e +A.B.C
=1a+A)eD
=A.B(e+C)
= A.B
=CD
e'B'c'D Ys = A.B.c.D + A.g.c.D + A.B.G.D + a.B.c.p

Ya = A.B.e.D + A.B.e.D + R.B.C.D +
(D + D) = 1B + B) E.C.D + @ + B) A.C.D
= A.B.e (D + D) + A.B.c
A.B.e + R.g.C = A.c.D + A.c.D
=
=A.B(e+C) =1A+A)C.D
= C.D
= A.B
Ya = A.B.C.D +A.s.c.D + A.B.C.D + a.s.c.D

= 1B + B) E.C.D + (B + B) e.c.D
Yr = C'D A.C.D
= ,q..C.D +
= 1E+ A) C.D
Ye = e.D
=C.D
Y= = C'D
Y+ = C'D
Gambar 6.1lb Cara Lingkar Emput htriuhtl 2'
'li'kntl' I ltltlrrl' l\nlrktlttt I\,tl'ti's lltk'l Krtrtttttt.glt 67

66
Yr = A.B.e.D + a.B.e.D + A.B.e.p + a.B.e.p
= 1n + B; A.e.D + (B + B) e.e.o
=A.e.D+A.e.D
=A.e (D+D)
=A.e
Ya = e.E
Ya = A.B.C.D + A.B.C.D + e.B.C.p + a.B.C.D
=A.B.C@+D)+a.B.C@+D)
= A.B.C + A.B.C
=A.C(B+-B)
Yr = E.C Y+ = A.C
= A.C
Gambar 6.llc Cara Lingkar Empat Variabel 3.
Yr = A.B.C.D + A.s.e.D + E.B.e.p + A.s.e.p

= 1B + B) E.e.D + (B + s) A.e.D
Yr = *{.D
= A.C.D + A.C.D
=A.e (D+D) Yi = A.D
=A.e
Yz = A.B.c.o + A.g.c.o + a.B.c.D + E.s.c.D

= 1B + s) E.c.p + 1n + n) A.C.D
% = A.D
Yl =E.D Y+ = A.D
=A.c.p+a.c.D
=A.C@+D) Gambar 6.11d Cara Lingkar Empat Vaiabel4
= A.C
(a '
I i' h tt k l, t
!: r t rt I I \t n I t l'( t I t t t, I', il I'l i.\ litl,l Krtnuullt 69
yr = A.B.e.n + E.s.e.p + A.B.c.D + A.B.c.D
= 1B + s)E.e.p + 1B + n;A.c.o
= R.e.p+E.c.P Yi = B.C
=1e +C)E.D
=E.D
Yz = A.B.e.D + E.s.e.D + E.B.c.D + E.n.c.D

= 1B + B)A.C.D + (B + B)A.C.D Y+ = B.c
=E.e.D+a.c.D
=A.D(e +c)
Yr = B.C Ya = B.C
=E.D
Gambar 6.11e Cara Lingkar Empat Vaiabel 5.
Yr = A.B.e.D + A.B.C.D + A.B.e.D + A.B.c.D
= 1e + C)A.B.D + (e + C)A.B.D
Yr = A.g.e.D + A.B.C.D + e.s.e.D + A.B.e.D
=A.B.D+A.B.D
= 1[+ A) B.e.D+ (A+ A) B.e.D
= (B + B)A.D
= B.e.D+ B.e.D
=A.D
=B.e (D+D)
Ya = A.B.C.D + A.B.e.D + A.B.C.D + e.n.C.D = B.e
= (B + B)A.e.D + 1n + B;A.C.D
YZ = A.B.C.P + A.N.C.D + A.B.C.D + A.B.C.D
= A.e.D+ A.C.D
= A.B.c (D + D) + A.B.c 1D + D)
=A.D(C+C)
= A.B.c + A.B.c
=A.D
=18+A)B.C
= B.C
70 7'rktik l ritlt,tl lhnlrhttot I'r,tktis '

I it lr.'l K t r
t rt. t ull t 7t
,l
y: = A.B.C.D + A.B.e.D + A.B.e.D + A.B.e.p Yr = A.B.C.D + A.B.e.p + A.g.c.o + A.B.C.D
= A.B.e (D + D) + A.s.e (D + D) = 1A + A) A.e.D + (A + A) B.C.D

= A.B.e +A.B.e = B.e.D + B.C.D
=1e +A; n.e =1e+C)B.D
=B.C = B.D
Ya = A.B.C.D + A.B.C.D + A.g.C.p + A.B.c.D Yz = A.B.e.D + A.B.e.D + e.B.c.D + E.s.e.o
= A.B.C (D + D) + A.B.C 1D + D) = 1A+ A) B.e.D+ (A+ A) B.c.D

= A.B.C + A.B.c =s.e.D+B.c.D
=1e + A; B.C =B.D(e +C)
= B.C =B.D
yr = A.s.e.D + A.B.C.D + A.B.c.D + E.s.e.n

= 1A + A) B.e.D + (A + A) B.C.D
= B.e.D+ B.C.D
=(C+C)B.D
= B.D
Yr = B.D
YE = B.D
Gambar 6.llf Cara Lingkar Empat Variabel 6. Yr =A Yr =A

Gambar 6.119 Cara Lingkar Empat Variabel 7.
'7) 'l eknik l rryttrtl l\u'lrl.ttttt I'roktis 'lithi L'ttr,,ttu{lt /.1

*l
Yr= A.B.C.D + E.s.e.D + E.B.e.p + a.s.e.D +

Yl= A.B.e.D + AB.C.D +,ts.e.p + e.B.e.n +
A.B.c.p + A.B.c.D +a.B.c.D
E.B.c.D +
A.B.c.p + A.B.C.D + E.B.c.D + A.s.c.D
(A+A) B.e.D +(A+ Ay B.e.o+
E.e.D (B + B) + E.e.P (B + B) +
A.c.p (B + B) + E.c.D (B + B) 1a + Ay B.C.D+ (A + A) B.c.D
B.e.D + B.e.D + B.C.p + B.c.D
A.e.D+ n.e.p+ A.c.o + e.c.D
B.e 1D + o1+ n.c 1o + Dy
e.e fD + o; +A.C 1n +D)
a.e +a.C B.e +B.c
A(e +c) B1e +c;
B
E
Y2= A.B.e.D + A.B.e.D + A.s.e.p + a.B.e.p +
Y2= A.n.e.D + e"n.e.D + A.g.e.p + a" g.e.p +
a.r.C.p + a.B.C.D + E.B.C.D + A.B.C.D
A.B.C.D + A.B.c.p + e.g.C.D + e.g.c.D
(E + A) B.e.D + (A + A) B.e.D+
A.e.D (e+B) + Ae.o1r+B;+
; (A +A) B.C.D+ (A + A) B.C.D
A.C.D(B+ B) +A.C.D (B+ B)
B.e.D+ B.e.D+ B.c.D+ B.c.D
A.e.D + A.e.D + AC.D+ A.c.D
n.e 1D+o)+B.C@+D)
n.e (D+u)+A.C(D+D)
B.e +B.C
A.e +A.C
B(e +C)
A(e +c)
B
A
Yl=C
Y2= C
Yl=B
Gambar 6.lli Cara Lingkar Empat Variabel g
Gambar 6.11h Cara Lingkar Empat Variabel I
'lithd K,lnt.tullt
74 T'knik I )igi tal ; |l'nd&ilon I'ruL't is 75
Yl= A.B.e.D + A.B.e.D + A.B.e.D + A.B.C.D +
A.B.e.p + e.s.e.D + a.n.e.o + e.B.e.o
Yr= A.B.C.D + A.B.e.D + A.B.e.D + A.B.e.D +
a.B.c.D + A.e.c.D + A.B.C.D + a.B.c.D
A.e.D (B + B) + (B + B; a.e.D +
A.e.D (B + B) + A.e .D (B + E) +
A.e.o1n+B)+(B+B) Ae.D
n.c.D 1n + B) + A.CD 18 + B)
A.e.D + A.e.D + A.e.p + e.e .p
A.e.D + a.e.D +A c.D + A.C.D
A.e (D+D)+A.e (D+D)
(A+A)+e.D(A+A)C.D
A.e +A.e
(A+A)e e.D+c.D
(C + C)D
e
D
Y2= A.g.c.p + A.B.G.D + A.B.C.D + A.B.G.D +
E.B.c.D +A.B.C.D + A.B.C.D + a.s.c.D L2 A.n.e.n + A.s.e.o + a.s.e.p + e.s.e.p +
A.c.o 18 + B) + A.C.D(B +B) + A.B.c.p + A.B.C.D + A.B.c.D + A.B.c.D
A.c.D (B + ny + A.c.D (B + B)
= A.e.o 1B + B) + A.e .D(B + B) +
e.C.P + e.C.D + R.C.D + A.C.D A.C.D (B + B) + A.C.D(B+ B)
(A+A)C.D+(A+A)C.D A.e.o + a.e.D + [.c.o + A.c.D
C.D+C.D (A + A) +e.D(A +A) C.D
c(D+D) e.n+c.p
C (e +c)D
D
Yr=D Contoh 4 :
Contoh ini terdiri dan,tiga variabel A, B, C, dengan keluaran "1" blla

kondisi masukan adalah 0, 1, 2 desimal.
Yr=D
f(A.B.C) = Im (0,1,2)
Gambar 6.llj Cara Lingkar Empat Variahcl 10.
76 7 i'kn i I' I ) iti trt I I \' t t, I r h tt t t t I'u t l,'! i s

'
I itln'l h rt t t trt tt.ql t
Tabel kebenaran untuk fungsi SOP adalah : hasil yang diperoleh sama dengan hasil metode Karnaugh Map.
i B 11 Y SOP
0 0 0 1 ABC
I I I 1 A B.C
0 I 0 1 A.B C
0 I I 0
I 0 0 0
I 0 I I
I 1 0 0
I I I 0
Penyelesaian dengan menggunakan cara Karnaugh map.
00 0l 1l l0
-I
-,.|
:
0 1
:
:
0 0 Gambar 6.12 Contoh Penggunaan Karnaugh 1.
t.i
Contoh 5.
I 1 0 0 0
Sama halnya contoh 4 di atas, terdiri daritiga variabel A,B,C, dengan
keluaran "1" untuk kondisi masukan 0, 2, 4,6 desimal.
Y=A.C+A.B
f(A.B.C)=Xm (0,2,4,6)
Metode SOP dan disederhanakan;
Y=A.B.C+A.B.C+A.B.C
= A.B (e + c) + A.s.e
=A.B+A.s.e
=E1n+n.e;
=A1B+e;
=A.B+A.e
78 I )'I' rt i l' I ) i !i t, t l' I \' t rr l,'ll, r t, tt t l' t' t I't i' 'litln'l Ktnuuglr 79
Tabel kebenaran untuk fungsi SOP adalah :
A B C Y SOP
0 0 0 1 A.B.E
0 0 I 0
0 I 0 I A.B.C
0 1 I 0
1 0 0 I A.B.C
1 0 I 0
I I 0 1 A.B.E
1 1 I 0
Penyelesaian dengan menggunak an cara Karnaugh map.

"+
00 0l il l0 Gambar 6.13 Contoh Pengunaan Karnaugh 2.
I
C
CI
I
E
0
1
0
1
0 0
Contoh 6.
Terdiri dari empat variabel A,B,C, D dengan keluaran "1" untuk
kondisi masukan l, 5,9,12, 13,15 desimal.
f(A.B.C) = I m (1, 5,9,12,13,15)

Y=e
Persamaan Y dengan metode SOP;
Y = A.B.e + A.s.e + A.B.e + A.B.e

Bila disederhanakan dengan aturan yang ada, hasilnya akan sama
dengancaraKarnaughMap di atas (sebagai latihan). Rangkaian gerbang
sebelum dan sesudah penyederhaan adalah sebagai berikut :
'lith'l Kunmu_glt 8t
80 Ti,kni l' I )igi to l : I\tiltkutttt l'nt lt is
CD
00 0l ll lI
A B C D Y SOF
0
0
0
0
0
0
0
I
0
I A.B.C D
00 0 0
n 0
0 0 I 0 B 0l 1i
[_ ---r
0
0
0
0
0
I
I
I
1
0
0
I
I
0
I
B
0
0
I
0
A.BCD
ll
l0
0
0
0
0
t
'1,,,,i..
0
-T
0
0
0 I I I 0
t 0 0 0 0
Y=C.D+A.B.C+A.B.D
I 0 0 1 I A.B.C.D
I 0 I 0 0
Rangkaian gerbang sebelum dan sesudah penyederhanaan adalah
I 0 1 I 0
sebagai berikut :
I I 0 0 I A.B C.D
I I 0 I I A.B.C.D
I I I 0 0
I I I I 1 A.B.C.D
B
C
Bentuk persamaan SOP :
y = e.g.e.p+A.s.e.o+a.B.e.p+e.g.e.D+ D
a.g.e.o+e.B.c.D
(rangkaian sesudah penyederhanaan)
Bila persamaan SOP disederhanakan dengan aturan-aturan yang ada
(sebagai latihan), hasilnya akan sama dengan metode Karnaugh sebagai
berikut :
Penyelesaian dengan menggunakan cara Karnaugh map.
82 ?'ck n i k D i.gi tu l : I't'ndcku tu n I' ru kt i s 'lltlvl Kurtutuglt 8.1

t_
A B C D des 1-7
I SOP
l] CI 0 B 0 0
U
I 0 0 I I I A.B C.D
0 I I 0 2 0
0 0 I 1 J I E.n.c.n
0 1 0 0 4 0
t
0 I 0 1 ) A B.C.D
0 I 0 6 0
0 I I 7 1 A.B.C D
I 0 0 0 U 0
I 0 0 1 9 I A.B.C.D
Bentuk persamaan SOP :
y = A.B.C.D +A.n.c.n+A.s.e.o +A.s.c.p + A.B.e.p

penyederhaan persamaan soP dengan atur an y ang adaakan menghasil-
kan bentuk persamaan Y yang sama dengan cata Karnaugh Map.
l)cnyelesaian diserahkan kepada pembaca sebagai latihan.
I)enyelesaian dengan menggunakan cara Karnaugh map.
(Rangkaian persamaan SOP, sebelum penyederhanaan)
Gambar 6.t4. Contoh Penggunaan Karnaugh 3.
Contoh 7.
Terrtiri dari empat variabel A,B,C, D dengan keluaran "1" untuk

kondisi masukan biner yang menghasilkan bilangan desimal ganjll
(L,3,5,7,9).
f(A.B.C.D) = I m (1, 3, 5,7,9) Y=[.D+B.e.n
li l'ttrl' I trtrt,tl l\'rt,l,'l'rttrttt l'rrtl'ti: l',tIrl Lrtt ttttttylt

Tabel kebenaran dan penambil 7 segmen adalah:
Rangkaian logika sebelum dan sesudah penyederhanaan sebagai berikut
B Penampil 7 segmen
C
D
Masukar 7 Segmen Aneka

A.B C D a b c d E f Desimal
0000 I I I I I I 0 0
0001 0 I I 0 0 0 0 1
0[10 I 0 I I 0 I ?
00ll 1 I I I 0 0 I 3
0100 0 I I 0 0 I 1 4
.tt 0l0l I 0 I 0 I 1 5
B 0110 I 0 I I I I I 6
01ll I I I 0 0 0 0 7
C
D
10CI0 I I I I I I I U
l00l I I I 0 I I 9
:Garnbar 6.15 Contoh Penggunaan Karnaugh 4. l0l0 x x x E

l0ll x ]t x t9. x x x
Contoh 8. ll00 x Ir x x x x
Terdiri dari empat variabel A,B,C, D masukan dengan keluaran "1" ll0t x x H H }T x !r
(segmen menyala) untuk 7 segmen a,b,cd,e,f,g yang mewakili angka 1110 x x x x x It
desimal 1 sampai 9. llll x x H x E ,(
Tiap segmen dari a sampai g merupakan fungsi dari masukan A,B,C,D.
Dengan demikian terdapat 7 fungsi persamaan kcluaran Y yang I'cnyelesaian untuk segmen a :
mewakili penampilan 7 segmen pa da alat peru ga a ntr,ki r cit's i m a l. Ir u n gsi

f(A.B.C.D) = I m (0, 2, 3, 5, 6,7,8,9)
keluaran langsung disederhanakan dengan trclrtrk' Kitt tt,tulilt Mitp.
'llthrl Ktrntuglr
,\(t
'
I i'l' trt l' I I
t t t t, t I I \' t r, ltl'r t t rn t l' t t t I't i t 87
00 Y=E.C+B.D+A.e+B.D
= A.C + A.e + B.D + B.D
0l
Gambar 6.17 Contoh penggunaan Karnaugh 5b.
ll Penyelesaian untuk segmen c :
f (A.B.C.D) =X m (0, l, 3, 4,5,6,7,8,9)

l0
Boo
c-4LJf_r''
A
00 Y=e+D+B
B-\\\, \T* r'--" 0l
o
--J'/J ll
Gambar 6.16 Contoh Penggunaan Karnaugh 5a.
l0
Penyelesaian untuk segmen b :
f (A.B.C.D) = I M (0,1, 2, 3, 4,7,8,9)

B
00 Y=A.C+B.D+A.C+B.D
= E.C + A.C + B.D + B.D Gambar 6.18 Contoh Penggunaan Karnaugh 5c.
0l
Y = C.Doc.D+ B I)enyelesaian untuk segmen d :
il f (A.B.C.D) = I m (0, 2, 3, 5, 6,8,9)
l0
8E
'li'knik I tlgt!ril l\'tnhktttn I)rukt is litlx'l Ktnntu.qlt 89
00 01 11 10
CD
00 0l ll l0
CD
t-....,......u.....-
00 \1 0 Y = B.D + A + B.e.D + A.B.c + C.D 00 tii ,t-l--l-llt--;:,
\Ji____.i.__'_i\ ,
Y=B.D+C.D
01 0
E xi 1 0t 0 0 x 0
ll 0 X x 1l 0 0 x x
tr-]
l0
#ti 1 x l0 B x rr-\
A B
D
B
C C
Gambar 6.20 Contoh Penggunaan Karnaugh 5e.

D
Penyelesaian untuk segmen f :
f (A.B.C.D) = I m (0, 4, 5, 6,8,9)
00 0t l1 lB
Gambar 6.19 Contoh Pengg,unaan Karnaugh 5d.
Penyelesaian untuk segmen e : 00 Y=e.D+B.e+A+B.D

f (A.B.C.D) = E m (0, 2, 4, 8)
0l
ll
l0
90
'
I i'fu t i l' I ) ti.t: t t, t I I Ir n Ir lt t I rt t t l' n t I't i t 'lhld Krtnruuglt ot
A Contoh 9.
Terdiri dari tiga variabel A,B,C biner masukan untuk memilih salah
B
satu masukan Io, I,, ..... I, Vang akan dihubungkan ke keluaran Y
C (berfungsi sebagai data selector).
D Tabel kebenaran untuk data selector adalah:
-tL B n Y
I2 0 0 0 Io
Gambar 6.21 Contoh Penggunaan Karnaugh 5f.
I
I
0 0 I II
Penyelesaian untuk segmen g : I
0 I 0 I?
I
f (A.B.C.D) = E m (2, 3, 4, 5, 6,8,9) I? 0 1 I I3
AB
00
I
AB ri
I
I
I
0
0
0
I
I{
I5
I I 0 I6
0[
Y=B.e+e+n.D+B.C 1 I I T?
0l Penyelesaian untuk \ :
ll
AB
00 I l1 l0
C
l0
0
o 0 0 0
A I 0 0 0 0
B
C
Y" =A.B.C
Gambar 6.22 Contoh Pengunaan Karnaugh 59.
'IitlIl L'ttrtt(tu!lt a.l

92 'l i'l'n i l' I ) i*i t a l : I\'ndckt t n Pru kt i s
Penyelesaian untuk Y, :
Penyelesaian untuk Yo :
AB
00 01 1l l0 00 01 ll t0
C 11
0 0 0 0 0
0 0 0 0 .l
1
o 0 0 0
I 0 0 0 0
Y, =A.B.c Ya = A.B'C
Penyelesaian untuk Y, : Penyelesaian untuk \ :
AB
C
00 0l 1l l0 AB
00 0r 1l 10
C
0 0
o 0 0 0 0 0 0 0
I 0 0 0 0 I 0 0 0
o
Ys =A.B.C
% =A.s.e
Penyelesaian untuk \ :
AB AB
C
00 01 l1 10
11
00 0r ll t0
0 0 0 tl 0 0 0 0
o 0
I 0
o 0 0 I 0 0 0 0
Y, =A'g'c % =A.B.C
94 l',' l' ttr l' I I t,t:t t, t I I \t t, I r lt t trt t t l' r, t ll I i t 'l lt ln'l K rt t ttttu,glt 9.5
Penyelesaian untuk Y, : Contoh 10.
Rangkaian gerbang logika yang merubah kode BCD menjadi kode
AB Excess-3, dimana kode Excess-3 diperoleh dari menambah angka 3
00 01 1l 1U
C kepada kode BCD. Kode BCD yang dipakai hanya dari 0 hinga 9,
angka dari 10 sampai 15 diabaikan (do not care).
0 0 0 0 0
'Iabel kebenaran dan fungsi keluaran (excess-3) :
1 0 0 rn 0
Desrmal BCD Excess -3

Yz = A'B'C 0 0000 00ll
I 0001 010[
Rangkaian logika untuk data selektor adalah: ,)
0010 0101
3 0u1l 0110
4 0100 0ll1
5 0101 1000
6 0110 l00l
7 01ll 1010
o
C} 1000 l0ll
I 1001 110CI
Yz = E (0, 3,4,7,8) + >q (10, 11,12,13, 14,15)

Yi = E (1, 2,3,4,5) + EQ (10, 11,12,13, 14, 15)
Yn = E (5, 6,7 ,8,9) + >Q (10, 11,12,13, 14, 15)
ABC
Gambar 6.23 Contoh Penggunaan Karnaugh 6.
a6 'll'btil' I )tyt,tl I'nnkhtlot I'ntl'!is 'lithel Kurnuulilr 97

CD
00 0l 11 l0
00 0l ll
Lt 1 xi j CD
l0
tr3
00
I
00 0 0
0l
1
0 0 x 0
0l 0 x
ll 0 0 x x
1l j4 0 x
Iu
f 1 x
10 ! 0
{
E
Yr =D
Y, =B.c+B.D+B.e.D
Penyelesaian untuk Yo :
CD
000tul0
AB
00
00
ti- 1 rit
00
0l 0 0 x 0
1l
l0
I it !
0 0
x
x x
0t
1l
l0
E =e.D+c.P
Ya =A+B.C+B.D
98 'l i'kli k I )iy t,tl. I'nuh,l'tlt tt I'ntL.t i s

'lhhrl Kttrruttt.glt
QA
Rangkaian logika untuk data BCD-Excess 3 adalah:
\ABI 000 001 0il 010 10 ll l l0l 100
Dil 1
00 0 0 0 0 0 0 0 0
0l
111
]
0
0
C
0
l 0
0
I
0
101
I
r- 1
0 0
1
0
Penyelesaian untuk fungsi keluaran Y :
y = e.D.r + B.c.E + C.D + [.g.D.E

Rangkaian logika untuk contoh 5 variabel di atas adalah:
A
B
Gambar 6.24 Contoh Peng,unaan Karnaugh 7.

C
Contoh 11.
D
Penyederhanaan fungsi keluaran untuk 5 variabel A,B,C,D,E dimana
fungsi keluaran dalam bentuk persamaan SOP adalah : E
f (A.B.C.D.E) : E (1, 2, 6,7, 9,13,14, 15,17, 22, 23, 25, 29, 30, 3l)
Dalam bentuk tabel Karnaugh dan cara pelingkarannya :
Gambar 6.25 Contoh Penggunaan Karnaugh 8.
-oo0oo-
lu) 'li'bil' l rt!it,tl l\'tnlilttltttt I'ruklis '

I it l).'l K (t t rttt tryl t t0t
Ba ian 7
Metode Qaine-McCluskey
"kita selalu penasaran ingin melihat bintang dihngit, walaupun sebenamya

batu krikil dibawah telapak kaki lebih bermanfaat, wtidaknya untuk sebuah
pijakan".
.#"gunaan metode Quine-McCluskey pada dasarnya sama

\g l/ dengan metode penyederhanaan fungsi logika yang dibahas
sebelumnya, bedanya metode Quine-McCluskey dapat dipergunakan
untuk menyederhaan fungsi logika bervariabel banyak tanpa kerumitan.
Metode Quine-McCluskey mereduksi fungsi persamaan logika dengan
cara menyederhanakan suku-suku penjumlahan dari perkalian sebagai
berikut :
l. Eliminasi sebanyak mungkin suku-suku persamaan dengan cara
XY + XY' = X, hasil penyederhaan disebut suku esensi.
2. Daritabel yang berisi semua suku persamaan, OR-kan suku-suku
persamaan/suku-suku esensi tersebut (mencoba semua pasangan
yang mungkin) untuk mencari kesamaan nilai pada posisi variabel
yang sama, setiap kali melakukan operasi OR hanya diperbolehkan
satu variabel yang berbeda.
Contoh:
.At'BCD'+r'fBCD=A'BC
0010J- 0011 001
xv'Xv x
3. Fungsi hasil penyederhanaan merupakan penjumlahan dari semua 10 r010
suku esensi yang bukan berupa ulangan dan yang tidak dapat
7 0111
disederhanakan lebih lanjut. 14 1110
7.1 Tabel Suku Esensi

Operasi OR dengan mencari semua pasangan yang mungkin.
Langkah ke dua (di atas) cara penyederhanaan dengan metode Quine-
0,1 000-
McCluskey adalah mencoba semua kemungkinan pasangan OR dari
0,2 00-0
tabel yang berisikan suku persamaan sehingga diperoleh hasil operasi 0,8 -000
OR dimana suku esensi mengandung variabel sedikit mungkin. Untuk
mencari semua kemungkinan pasangan OR maka variabel variabel 1,5 0-01 (tidak tercakup pada langkah berikut)
yang hendak disederhanakan dikelompokan menurut banyaknya digit 1,9 -001
2,6 0-10
"1" terlebih dahulu. 2,10 -010
8,9 100-
Contoh I : 8,10 10-0
(a,b,c,d) = X m (0,1,2,5,7,8,9,10,14)
5,7 01-1 (tidak tercakup pada langkah berikuQ
Kelompok dengan jumlah digit "l" nol adalah variabel bernilai 0 6,7 011- (tidak tercakup p ada langkah berikuQ
Kelompok dengan jumlah digit "1" satu adalah variabel bernilai 6,14 -l l0
1,2,8 10,t4 1-10
Kelompok dengan jumlah digit "1" dua adalah variabel bernilai

5,6,9,10 Lanjutkan operasi OR tahap berikutnya.
Kelompok dengan jumlah digit "L" tiga adalah variabel bernilai
0,1,8,9 -00-
7,L4. 0,2,8,10 -0-0
Buatkan tabel yang berisikan semua variabel dalam persamaan 0,8,1,9 -00- (ulangan)
(a,b,c,d) dan dipisahkan sesuai kelompok masing masing. 0,8,2,10 -0-0 (ulangan)
2,6,10,14
0000
2,10,6,14 -10 (ulangan)
-10
I 0001
2 0010 Dari dua kali tahapan operasi OR, suku-suku esensi yang tidak
I 1000 tercakup pada operasi OR selanjutnya maupun suku-suku esensi
yang tidak berupa ulangan, merupakan bagian dari fungsi sisa
5 0101
pcnyederhanaan yang dicari.
6 0110
9 1001
IM 'l'eknik l rixil'tl l'nnhl'tttn l'roktis lll t! tt lr tr [Ll r'('l rr rl,ry

L)tt i t
t0.t
2,6 -10
f= (1,5) + (5,7) + (6,7)+ (0,1,8,9) + (0,2,8,10)+ (2,6,10,14)
a'c'd +a'bd *a'bc + b'c' + b'd' + cd'
5,7 1-l
Berdasarkan aturan reduksi/penyederhanaan Boolean pada bagian 6,7 11-
4, makapersamaan f diatas masih dapat disederhanakan menjadi:
f=a'bd+b'c'+cd' Hanya terdapat satu kali tahapan operasi OR, suku-suku esensi
yang tidakberupa ulangan (tidak dapat dilakukan operasi OR lebih
Contoh 2 :
lanjut), merupakan bagian dari fungsi sisa penyederhanaan yang
f(a,b,c) = I m(0,1,2,5,6,7) dicari.
Kelompok dengan jumlah digit "1" nol adalah variabel bernilai 0 1 = (0,1) + (0,2) + (1,5) + (2,6) + (5,7) + (6,7)
Kelompok dengan jumlah digit "l" satu adalah variabel bernilai = a'b' + bc" + ac
1,2.
Bentuk penyelesaian lain dengan menggambil alur yangberbeda,
Kelompok dengan jumlah digit "1" dua adalah variabel bernilai
namun tetap mencakup semua suku dalam tabel adalah :
5,6.
f=a'bd+b'c'+cd'
Kelompok dengan jumlah digit "1" tiga adalah variabel berntlaiT -
Buatkan tabelyang berisikan semua variabel dalam persamaan Contoh 3 :
(a,b,c) dan dipisahkan sesuai kelompok masing masing. Penyelesaian persamaan fungsi yang mengandung suku "do not care/
tidak berpen garuh",ditekankan kepada bentuk penyelesaian suku esen-
000 si yang paling sederhanadenganbantuan suku suku tidakberpengaruh.
Dengan demikian suku suku tak berpengaruh dapat diabaikan bila tidak
1 001
membuat bentuk penyelesaian akhir yang lebih ringkas.
2 010
(a,b,c,d) = 2 m(2,3,7,9,11,13) + I d(l,10,15)
5 101 Kelompok dengan jumlah digit "l" satu adalah variabel bernilai
6 110 1,2.
Kelompok dengan jumlah digit "1" dtra adalah variabel bernilai
111 3,9,r0.
Kelompok dengan jumlah digit "l" tiga adalah variabel bernilai
7 ,ll,r3.
- Kelompok dengan jumlah digit"l" empat adalah variabel bernilai
0,1 00-
15.
0,2 0-0
- Buatkan tabel yang berisikan semua variabel dalam persamaan
(a,b,c,d) dan dipisahkan sesuai kelompok masing masing.
1,5 -01
Mttorlr ()ttittr llr ('ltt:h,y t07

l(M I l'k n t l' I
' ) i a t t, t I I \r t, I rl', t ! tt t t l' n t I'! i.t
I 0001
2 0010 Dari dua kali tahapan operasi oR, suku-suku esensi yang tidak
tercakup pada operasi oR selanjutnya maupun suku-suku
3 001 I
esensi
yang tidak berupa ulangan, merupakan bagian
9 1001 dari fungsi sisa
10 1010
penyederhanaan yang dicari .
f = (1,3,9,11) + (2,3,10,11) + (3,7,11,15) + (9,1,13,15)

7 0l l1
11 101 I =b'c+cd+ad
13 1 101
Catatan: suku (1,9), (2,10), (3,11) merupakan ulangan ,,_0_1,,,
t5 1l1l suku (9,13) merupakan ulangan ,,1_1,, dan suku (7,I5)
merupakan ulangan "-11,, ketiganya sudah tercakup pada suku
esensi persamaan f di atas.
1,3 00-l 7.2 Pemetaan Suku Esensi
1,9 -001
Penyederhanaan dengan menggunakan operasi oR pada
2,3 001- taber yang
2,10 -010 berisikan suku esensi ternyata masih dapat berupa bentuk penyelesaian
yang bukan paling sederhana sehingga memerrukan
penyederh anaan
3,7 0-11 lebih lanjut dengan aturan reduksi Boolean
3,1 1 -01 1 @agian 4).
9,ll 10-1 Untuk memperoleh hasil yang paring sederhana, serain menggunakan
9,13 1-01 aturan reduksi Boolean, dapat jugamenggunaka n caru petasuku
10,11 101- esensi,
yaitu gambar yangberisi variabel ,/suku persamaan (secara
horisontar)
7 ,15 -111 dan suku esensi hasil operasi oR
(secara vertikar). penarikan garis yang
1 1,15 1-1 I menghubungkan tiap variabel dilakukan secara lurus horisontal
(sebagai
13,15 1 1-l garis dasar, minimal menghubungkan dua variaber)
maupun secara lurus
vertikal (sebagai garis cabang, malaimal menghubungkan
dua variabel),
Lanjutkan operasi OR tahap berikutnya. tidak diijinkan berbelok (serong). suku esensi yang
terletak pada garis
I ,3,9 ,11
horisontal merupakan bagiandari suku persamaan yang
-0- 1 dicari. Dengan
2,3,10,11 -01- demikian b rla ter dapattiga garis horisontal untuk bisa
mencakup semua
variabel dalam tabel, maka bentuk persamaan penyelesaian
3,7 ,Ll ,15
akhir akan
-11 tcrdiri daritiga suku esensi.
9,1 1,13,15 1-1
t0E '
I |h i l' I ili t t l.' I \', tt lt' l'(t t
t ) ( t, t l'r rt I't i :
Mrlorh Qu inr Mc('l u:;k,y
lu)
Contoh 4 : Contoh 5
Menggunakan data dari contoh I padabagianT 'L. Menggunakan data dari contoh 2 padabagian 7.1.
01256'l
0125678910 l4 (0,1) arbr
(0,2) *"' I-T
rl l
( 0,1,9,9 ) uc (1,5) brc x
( 0,2,9,10) brdt (2,6) hct
rl
( 2,6,10,14) Cfl (5,7) AE
(1,5) alcId (6,"7) ab
(5,7) arbd
(6,?) albc Gambar 7.2a Cara Peta Suku Esensi (contoh 2)
Dari tabel 7.2a dan 7.2b tampak jelas, penyederhanaan persamaan
yang dihasilkan berbeda satu sama lain, walaupun secara fungsional
Gambar 7.1 Cara Peta Suku Esensi (contoh 1)
akan memberikan hasil yang sama. Fungsi 7 .2adan7 .2byangdimaksud
D aitabel-tabel di atas, yang perlu diperhatikat adalahbahwa penarikan adalah:
garis baik secara horisontal maupun vertikal harus mencakup semua f=a'b'*bc'*ac
variabel/suku persamaan, suku persamaan dengan nilai 9 dan | 4 secara
dan
vertikal tidak adatemansehingga hatya dapatdicakup lewat penarikan
garis secara horisontal. Dengan demikian dua garis horisontal pertama f=a'c'*b'c*ab
harus lewat variabel 9 dan 14, dilanjutkan penarikan garis vertikal,
variabel sisa adalah 5 dan 7 yang masing masing terdiri dari dua suku
012567
persamaan, keempatan suku persamaan tersebut dapat dicakup dengan (0,1) arbr
menarik garis horisontal lewat (5,7), sehingga peta yang (0,2) arcr
menghubungkan semua suku persamaan dalam tabel terdiri dati tiga
(1,5) brc
garis horisontal yang mewakili tiga suku esensi persamaan yang dicari,
yaitu :
(2,6) bcr
(5,7) ac
f=b,c,+cd'+a'bd (6,7) ab
Gambar 7.2b Cara Pcta Suku Esensi (contoh 2)
lt0 'l lht tk I )r ! I t I l't'thlil'd t.t,, l'ru kl i s Irl,'l tt lr ()tt i ttr Al, ('l t t tk't, ilt
Contoh 5
Menggunakan data dari contoh 3 padabagianT.l.
( 1,3,9,11) btd
23791113 Ba ian B
( 2,3,10,1 1) hlc
Flip Flop
( 3,7,1 1,15) cd
( 9,1 l,l3,l5) ad
Gambar 7.3 Cara Peta Suku Esensi (contoh 3)
-oo0oo-
'Alam setnesta menyembunyikan rahasianya dalam dua kata ampuh di dalam
pengetahuan, yaitu simetris dan tidak simetris"
flop (FF) merupakan piranti memori yang sifat keluaran-

,-Qtip
\g - nyatidak hanya tergantung kepada masukan sekarangtetapi
juga terkait dengan kondisi masukan sebelumnya. Pada umumnya
keluaran flip flop terdiri dari dua yang saling berlawanan, yaitu Q dan
Q'. Sebagai piranti memori, flip flop pada umumnya dipergunakan
untuk operasi rangkaian (memori) serempak.
Sejauh ini dikenal ada empat macam flip flop, yaitu SR-FF, JK-FR D-
FF dan T-FE Tiap macam flip flop selain terdiri dari masukan dan
keluaran data, jaga terdapat fasilitas lain berupa masukan pewaktu
(clock) dan pengalih operasi berupa masukan Reset/Set.
8.1 Piranti SR- FF

SR -FF merupakan piranti dasar untuk pembentukan macam flip flop
lainnya seperti JK-FE, T-FF dan D-FF. SR-FF dapat dibentuk dari
gerbang sederhana NOR, NAND, AND dan NOT sebagai berikut :
il2 li'knik I )itintl l'oul:'htttn I'rul.t is

Dari tabel operasi di atas dapat dised.erhanakan fungsi keluaran
a
dengan menggunakan tabel Karnaugh.
Q(t+l) = S(r) + R,(t) Q(t)
s(r)
R(r)a(t)
Gambar 8.la Gerbang NOR (SR-FF) r
[0
7
0l
1l
10
Gambar 8.1d. Tabel Karnaugh SR-r,f

Secara ringkas, operasi SR-FF dapat ditabelkan sebagai berikut
Gambar 8.lb Gerbang NAND (SR-FF)

R a o Keterangan
Tabel operasi piranti SR-FF (tanda- adalahkondisi operasi yang tidak 0 0 a a Memori
diijinkan atau disebut kondisi terlarang) : I
1 0 0 Kondisi set
0 I 0 I Kondisi reset
s(t) R(r) a(t) Q(fF1) I I Operasi tedaranp
0 0 0 0
0 0 I I Gambar 8.le Tabel Kebenaran SR-FF (l)

I I 0 0 Kondisi memori berarti keluaran e akan mengingat data masukan
0 I I u sebelumnya (S dan R), sedangkan kondisi set dan reset akan menyebab-
I 0 0 I kan keluaran Q mengikuti masukan s (1 atau 0). Masukan S=1 clan
I 0 I I Il=1 tidak diijinkan karena akan menyebabkan keluaran e tidak
I I 0 tcramalkan sehingga disebut sebagai operasi terlarang.
I I 1
l)alarn aplikasi, SR-FF dilambangkan dengan gambar :
Gambar 8.lc Tabel Operasi SR-FF'
It4 'l'rknik I )itit,tl l'nttlrhttttr l'ntktis

l"li1t l;11,1'
memori berarti keluaran Q akan menyimpan data masukan S/R se-
belumnya (Q(t) -> Q(t+l)), sehingga keluaran Q untuk banyaknya
kemungkinan kombinasi masukan SR dan C (pewaktu) adalah sebagai
berikut :
fl
C D R a tt Keterangan
Gambar 8.lf Simbol SR-FF (1) L 0 0 a a Memori
L 0 I n n Memori
L 0 n r'1 Memori
J n
L I I n Memori
H 0 0 l-'l
Y a Memori
C
H 0 I 0 I Reset
H I 0 I 0 Dtrt
R
H I Operasi terlarang
Gambar 8.lg Simbol SR-FF (2)

Gambar 8.li Tabel Kebenaran SR-FF (2)
Hubungan arltara pulsa pewakru (dianggap sensitif pada lereng naik)
Tambahan fasilitas pewaktu akan memungkinan piranti SR-FF
dan masukan SR dengan keluaran Qdapatdilihat secara grafik sebagai
beroperasi pada mode serempak. Dilihat dari segi perangkat keras,
berikut :
tambahan masukan pewaktu tidak merubah rangkaian SR secara
mendasar.
a
tz, t 3 t2 t 31
Gambar 8.lj Bentuk Pulsa Keluarun SR-FF (l)
Keterangan :
Gambar 8.lh Kontruksi SR-FF

I = kondisi memori
Sebagai piranti memori, keluaran Q dengan tambahan fasilitas pewaktu 2 = kondisi reset
dapatdiperoleh dengan mengacu kepada tabel kcbcnitrittt ll. Ic. Kondisi 3 = kondisi sct
ll6 '
l','l' r t t I' I t t t t, t I I \' t t, l,'
I l'rt t r t t t I' t rt I't i s
l;lip l;lop t 17
Dari tabel operasi di atas dapat dicari fungsi keluaran e untuk D-FF
dengan menggunakan tabel Karnaugh.
Q(t+l) = D(t)
* [--l l-l
Y-
Q ----------------
I l-_l
1234233321243
Gambar 8.lk Bentuk Pulsa Keluaran SR-FF (2) Gambar 8.2b Tabel Karnaugh D-FF
Keterangan : Simbol dan tabel kebenaran D-FF dengan fasilitas pewaktu (c) adalah:
1=set
2 = memori
3 = SR-FF tidak aktif (keluaran dalam kondisi hold) S a
4 = reset
C
8.2 Piranti D- FF
D-FF merupakan operasikhusus dari SR-FF dimana masukan SRselalu R a
diberi nilai berlawanan, bila S=1 maka R =0 dan sebaliknya. Dengan
demikian kondisi terlarang yang dijumpaipada tabel kebenaran SR-
FF tidak akan dijumpai pada tabel kebenaran D-FF karena tidak
memungkinkan adanya masukan S=R= 1. Tabel operasi dan tabel
kebenaran untuk D-FF dapat secara langsung diturunkan dari SR-FF.
D(t) a(t) Q(fFt)

0 0 I
0 0
I I I
1 0 I
Gambar 8.2a Tabel Operasi D'FF Gambar 8.2c Simbol D-FF (1)
il8 I rhul' l rtyt,tl l\'tt,l,'l'rttrttt l'ntl'tit

l;lip l;lor l19
C
Da D
ca a
122211r2222t
Gambar 8.2f. Bentuk Pulsa Keluaran D-FF (1)
Keterangan:
Gambar 8.2d Simbol D-FF (2) 1 = Q sama dengan D
2 = memori
Tambahan fasilitas masukan set-reset pada piranti D-FF memungkinkan
C D a a Keterangan keluaran D-FF dioperasikanpada mode operasi serempak (dipengaruhi
H L L H Reset pewaktu) maupun tak serempak (tidak dipengaruhi pewaktu).
H H H L Set
L x a a Memori e R C D a 0 Keterangan
L H Y rr H L Set *
Gambar 8.2e Tabel Kombinasi D-FF (1)
H L x x L H Reset *
L L x x :* {( )t
Dari tabel kebenaran D-FF (1) maupun fungsi keluaran Q(t+l) = D(t), H H n H H L Set**
tampak jelas bahwa dalam kondisi normal (terdapat masukan SR), D- H H a L L H Reset **
FF akan berfungsi sebagai memori mengikuti masukan S. Sifat ini akan
lebih jelas, melihat secara grafik hubungan attara masukan SR dengan Gambar 8.2g Tabel Kebenaran D-FF (2)
keluaran Q dan responnya terhadap pewaktu C (atggap sensitil' Keterangan:
terhadap lereng naik). * - operasi mode tak serempak
** = operasi mode serempak
*** = secara operasional, mode tersebut tidak dipakai.
Clontoh operasional mode serempak dan tak serempak piranti D-FF

sccara grafik adalah sebagai berikut :
t20 '
l'rhr t l' I ! t t, t I I \t n l,'k
)t t Itt t r l' nt I'l t t l"lip lihy l2t
C
Ka
, l----] [-
a Gambar 8.3a Simbol JK-FF (t)
t I
AS SR
tl
SSAR
il
SS AR
t
SS
Tabel operasional JK-FF dan fungsi keluaran e pada dasarnya dapat
diturunkan dari SR-FR secara fungsi terdapatkemiripan antarakedua
piranti memori tersebut.
Gambar 8.2h Bentuk Pulsa Keluaran D-fF Q)

J(t) K(t) a(r) Q(r'.1)
Keterangan:
0 0
AS = operasi set pada mode tak serempak 0 0
SS = operasi set pada mode serempak 0 0 I I

AR - operasi reset pada mode tak serempak 0 I 0 0
SR = operasi reset pada mode serempak 0 I I 0
I 0 I
8.3 Piranti JK- FF CI
I 0 I I
Sarna halnya D-FR JK-FF juga diturunkan dari SR-FF sebagai piranti
1 I 0 I
rnemori dasar, bedanya D-FF merupakan operasi khusus dari SR-FF
dengan masukan S selalu berlawanan dengan R, sedangkan JK-FF I I I 0
memiliki karakteristik berbeda dengan SR-FF terutama pada kondisi
terlarang (S=R=1). Untuk JK-FF kondisi tersebut (sebagai gantinya Gambar 8.3b Tabel Operasi JK-FF
J=K=1) justru dipergunakan untuk pengalihan Q(t+1) * Q(t) atau
Fungsi keluaran JK-FF :
disebut kondisi "toggle". Dengan kata lain bila masukan J=K=l
(untuk JK-FF) maka keluaran Q akan berupa pulsa kontinu karena Q(t+t) = Q(t)K'(t) + Q,(t)(t)
keluaran Q akan beralih dari 1 ke 0 dan dari 0 ke I tanpa henti mengikuti
pulsa pewaktu.
122 'l','knih l r(ilill I l,rrr.lrhtkttr l'ntkt is t,'lip l,'lop t 2.1

Hubungan arfiara keluaran Q dengan berbagaikombinasi masukan JK
dan pulsa pewaktu C, dapat dipahami secara grafik sebagai berikut :
Q,
Gambar 8.3c Konstruksi JK-FF (1) Kf-ln

o [---_l l-
1; T; t,
Gambar 8.3f Bentuk Pulsa keluaran JK-FF (1)

Keterangan :
Gambar 8.3d Konstruksi Master-Slave JK-FF 1 = opetasi set
2 = operasi reset
Berbagaikondisi operasional JK-FF di atas dapatdiringkas dalam satu
3 = operasi toggle
tabel kebenaran yang lebih sederhana, sehingga lebih mudah dipahami.
Sama halnya SR-FE, JK-FF juga dilengkapi fasilitas masukan set-reset
sehingga memungkinkan JK-FF dioperasikan pada mode operasi
K tt o Keterangan
J serempak (dipengaruhi pewaktu) maupun tak serempak (tidak
0 0 n E Memori dipengaruhi pewaktu).
I 0 I 0 Set
0 I 0 I Reset
I I Toggle Q(rFl) >< Q(r)
Gambar 8.3e Tabel Kebenaran JK-FF (l)
t24 'li'kntl' I )tNt'tl l\'rrhkilttt l'ntlli.t ltlilt l:1,,1t t2.5

Pada tabel kebenaran 8.3i tampak jelas perbedaan operasi serempak
dan tak serempak antara piranti SR-FF dan JK-FF. padapiranti JK-FF
terdapat kemampuan "memori" untuk operasi mode serempak
maupun tak serempak sedangkan pada piranti SR-FF tidak terdapat
kemampuan ini. Dengan demikian fungsi SR-FF dapatdigantikan oleh
JK-FR akan tetapi sebaliknya tidak berlaku.
e{
J R 11 J K a 0 Keterangan
L H x x x H L Set +
H L x x Y L H Reset *
L L x x x :fi *,fi
H H H H H o a Memori *
H H H I H L H Set r**
Garnbar 8.3g Konstruksi JK-FF (2)
H H H H I H L **
Reset
H H H I I a a Memod **
Gambar 8.3i Tabel Kebenaran JK-FF (2)

Keterangan :
* - operasi mode tak serempak
J ** = operasi mode serempak
*** - secara operasional, mode tersebut tidak dipakai.
fl
Berbagai kondisi operasional JK-FF pada tabel kebenaran 8.3i, akan
lebih mudah dipahami secara grafrk, yang menggambarkan respon
K
keluaran Q terhadap berbagai kombinasi keadaan antara masukan JK,
masukan RS dan pulsa pewakru.
Keterangan :
AS = operasi set pada mode tak serempak

Gambar 8.3h Simbol JK-FF (2)
AR = operasi reset pada mode tak serempak
SR = operasi reset pada mode serempak
ST = toggle pada mode serempak
SII = mcmori pada mode serempak
I l'l,t l' l, !:r t, t I I \' r n l,' l'rt I r tt tI

I
t t t l' I i s
ltlilt llttlt
l2h tr t
n7
Fungsi keluaran T-FF dapat diperoleh dari tabel operasi diatas dengan
menggunakan tabel Karnaugh.
Q(t+1)=T(t)@Q(t)
r(tN o l .l
?llTt
Gambar 8.4b Tabel Karnaugh T-FF
Simbol T-FF, tabel kebenaran dan rangkaian T-FF serta bentuk pulsa
_ft
keluaran T-FF adalah sebagai berikut :
rt++^+
1 T TI I I
-s
AS SR ST AR SH AS
Gambar 8.3i Bentuk Pulsa Keluaran JK-FF (2)
8.4 Piranti T- FF Gambar 8.4c Simbol T-FF

KarakteristikT-FFsangatkhasdibandingkandengantigamacamFF
yangtelahdibahassebelumnya.KeluaranT-FFmerupakanfungsiXoR
dari masukan T dan keadaan keluaran sebelumnya' a(r) T Q(f|I)
0 0 0
0 I I
a (t) r(r) Q(fFI) I I 0
0 0 0
I 0 I
0 1
1 0 I
Gambar 8.4d Tabel Kebenaran T-FF
I 1
0
Gambar 8.4a Tabel OPerasi T-FF
I lilip l;lqr I 2..)

I i'l'r t r l' t'r I r t, t I \' t t, lr'l'r t I r t t r I' t r t l't i :
t2,\
8.5.1 Pencacah 3 Angka Biner Dengan T-FF
Q' Q.* t T rnput

Qr Qr Qo Qr Qr Qo T2 T1 To
000 001 001
001 010 0tt
010 0ll 001
011 100 llt
100 l0l 001
Gambar 8.4e Konstruksi T-FF 101 110 01r
110 tll 001
tll 000 lll
Gambar 8.5a Tabel Kebenaran 3 Digit Biner (T-FF)
Qr
QrQo 0 I
7_
00
UI 0 0
a
01 0 0
Tr = QoQr
l1 I I
Gambar 8.tlf Bentuk Pulsa Keluaran T-FF l0 0 0
8.5 Contoh Rangkaian FF T2

Contoh perancanganberupa pencacah 3 angka biner dengan mengguna-
Qr
kan T-FF, SR-FR JK-FF dan D-FF. Perancangan mengacu kepada tabel
QrQo 0 I
kebenaran FF yang dibahas pada awalbab ini dengan mengkonversikan 7
00
0l 0 0
pencacah 3 atgka biner kedalam tabel operasi masing masing, 7
0t I I
kemudian dilanjutkan dengan penyederhanaan fungsi keluaran dengan Tt=Qo
l1 I I
menggunakan tabel Karnaugh.
l0 0 0
Tl
1.10
'
I i'k n t l' I I
t ! t l, t I I \' t t, I t l'r t I r t t t l' n t l't i.s l;lip lthy LVI
Rangkaian pencacah 3 digit biner pada gambar 8,5c dapat digambarkan
QrQo ke bentuk lain dengan menggunakan fasilitas clock sebagai berikut :
7 --
UU
J
0t
To=l
1l
l0
To
Gambar 8.5b Tabel Karnaugh 3 Digrt Biner T-FF
Gambar 8.5d Rangkaian Pencacah 3 Digit T-FF (Fasilitas Clock)
Gambar 8.5c Rangkaian Pencacah 3 Digit T-FF
t.12 'l'ekni k l riy tt t I I \r t' lrht t tt rt l'nt l't i t l"liy l;1,,n 1.1.1
8.5.2 Pencacah 3 Angka Biner Dengan SR-FF
QrQo
7
00
Qt Qrl 7
Sr Rr Sl Rl ep
u0 rr0 Rr = QlrQo
QrQrQo Q:QrQo
000 100 t0 0x 0x
001 Ell EX xx
010 0ll 0x x0 10
011 000 0x 0l 0l QrQo
100 lll x0 l0 l0 /
00
101 xx HX ]tx s
0l
Pr-Ht
110 xx xx XH ll
lll 010 0l x0 01 10
Gambar 8.6a Tabel Kebenaran Pencacah 3 Digit (SR-FF)
QrQo
QrQo 0l 'oo
00
0l 0 0 Ro =Qo
7
0l x x
Rr=Qo
il x I
l0 x x
QrQo
Rt 'oo
7
0l
Qr 1l
QrQo
7
0l l0
00
0t 1 x
I
0l x x so
Sr = Qtr
ll 0 0
=ezel +erel
So =Q6(Qz +Qr)
l0 0 0
Gambar 8.6b Tabel Karnaugh 3 Digit Biner SR-FF

ci
J2
t.l4 'lbhik I )iNttrl l\rnlrhttrttt l'ntl'ti,t llilt l;ht1t t.15

8.5.3 Pencacah 3 Angka Biner Dengan JK-FF
Qr Qrf l
QrQrQn QrQrQo J? K? tr
Jl ILl Jo Ko
000 100 lx 0x 0x
001
[10 0ll 0x x0 lx
011 000 Ux xl AI
100 lll x0 lx 10
l0t rrv
ll0 :{x HX xlI
lll 010 xl x0 xl
Garnbar 8.7a Tabel Kebenaran Pencacah 3 digit (JK-FF)
Qr
QrQo
7
00
/
Jr = Qlr
J2
QrQo
r __
Gambar 8.6c Rangknian Pencacah 3 Digit SR-F'I.
UU
7
01
K:=Qo
ll
l0
Kx
'lcknik I ,r$t,tl l\'tnlrl',ttrtrt l'ntklit llttlt

1.16 l"li1t n7
rr-,
QrQo
7
00 o"
?
0l
Jt=Qr
ll
l0
Jr
QrQo
7 __
UU
7
0l Qo
Kr = QIrQo
1l
Qo
10
K1
QrQo
Gambar 8.7c Rangkaian Pencacah 3 Digit JK-FF
7
00 8.5.4 Pencacah 3 Angka Biner Dengan D-FF.
7
01
Jo=Qr +Qr
ll Q' Q.* t Output D rnput
l0
Qr Qr Qo Qr Qr Qo BxBl Bo D2Dl Do
000 001 000 001
Jo
001 010 [01 011
QrQo
010 011 010 [10
s
00
011 100 0tt 110
s
0l 000 101 111 llt
Ko=l 101 110 t0l 1[t
ll
l0 1l[ lll 1lU lu0
l1l 000 tll 000
Jo
ltll Gambar 8.8a Tabel Kebenaran Pencacah 3 dign @ FF)

Gambar 8.7b Tabel Karnaugh 3 Di.{tit llintr ,lK
lil i 1t lil,tlt l.tq

t.18
'
I i'h t i l' I t
ri r:t t, t I I \'r r, l,'1, t l, t t r l't r t l'l i.t
Qo
Qo
Qr ai
Qr ai [0 Do =0, @0,
00 Dz=Qz.0o +Qr.Qo 7
/ Do 0l
Dx 01
ll
1l
l0
t0
Qo
Qo Qr ai
00
Qr o,'
AI 7
Bo =Qz @Q, @Qo
Bo 0l
0[ Bz =Qz
7 1l
Bt [1
l0
1i
10 Gambar 8.8b Tabel Karnaugh 3 Digit Biner D-FF
Qo
Qr ai
D1 = Qz .Qo + Qr .Qo
DI UI
1t
1[
Qo
Qr ai
00 Br =Qz @Qr
F
Br 0l
ll Gambar 8.8c Rangkaian Pencacah 3 Digit D-FF
l0
-oo0oo-
t40 I l'A' t t r l' l, t,t:t t, t I I \' t t, l, l, t r, t t t I' t,t l,'t i t ('ott t oh R rt n1hil rut I tt ili u l tt il t4t
Ba ian 9
Contoh Rongkaian Lanjuton
yang disajikan pada bagian 9 ini merupakan

Qonoh-contoh
V kelanjutan dari penerapan teori yang dibahas pada bagian
terdahulu, perbedaanmendasar dengan cara penyajianbagian8 adalah
padabagran 8, contoh peruncarLgan disajikan dengan menekankan segi
teoritisnya sedangkan padabagian ke 9 ini contoh perarrcangan lebih
menampilkan segi praktisnya.
9.1 Sinkronisasi Pengiriman Data

Pengiriman data digital antara sumber dan penerima memerlukan
sinkronisasi, agar data yang dikirim dan yang diterima benar-benar
sesuai dengan format data aslinya. Terdapat dua macam sinkronisasi,
yaitu serempak (secara sederhana diartikan : menggunakan kerangka
acuan waktu yang sama) dan tak serempak (sebaliknya : baik sumber
maupun penerima menggunakan kerangka acuan waktu sendiri).
Data JQ Data
masukan keluaran
C
KO pulsapenggeser
*fl_-|-l-
Pulsa penggeser
Sinyal kirim data
Gambar 9.la Pengiriman Data Serempak

Qr-
Data
Masukan
eo T-l
Gambar 9.2 Penggeser Data Serial4 Bit
Sinyal pengaktif pengu:man data
9.3 Pembagi Frekuensi
Gambar 9.lb Pengiriman Data Tak Serempak Sesuai dengan namanya maka piranti yang dimaksud akan membagi
frekuensi secara biner, yaitl :2, '.4, '.8,.......2" dan seterusnya. Keluaran
9.2 Penggeser Data Serial Q, sebagai pembagi 2, keluaran Q sebagai pembagi 4, keluaran Q
Penggeser data serial (pirantinya dikenal sebagai Serial shift register), sebagai pembagi 8, dan untuk JK-FF ke n maka keluaran
Q merupakan
merupakan piranti yang menerima data pada sisi masukan dan data sebagai pembagi2".
digeser secara serial satu persatu ke sisi keluaran (FIFO). Pada contoh
penggeser data serial 4 bit di bawah ini, termasuk salah satu contoh
sinkronisasi data tipe serempak.
t44 'li,knrk t trytt,tl lhnlrl'tttttt l'rtl'lis (\ttrtoh lltnghtittt ltniultttt 14.\

10
01 (6 desimal)
1011 (komplemen dari4 desimal)
I
0001
I
a
a,
0010 (2 desimal)
a,
q,
Gambar 9.3 Pembagi Frekuensi 7 ,T,
Perancangan rangkaian pembagi frekuensi 2' pada gambar di atas, dapat lunllah
diperluas dengan membatasi faktor pembagi yang dikehendaki, ,K,

misalnya 6 dan secara otomatis berulang pada besaran angka pembagi. afls
Keluaran Q, dan Q merupakan pembagi 2 dan 4, gabwgan dari Q,

du, Q adalah pembagian 6. Jadi dengan melakukan operasi AND
terhadap keluaran Q, dan Q, kemudian hasilnya dipergunakan untuk
memicu fasilitas 'CLR" pada pir:inti JK-FR maka setiap siklus 6
deretan pulsa masukan pembagi, rangloian akan di inisialisasi ulang penjumlah paralel 4 bil
74LSB3
ke nol atau tahap awal (lihat contoh 10.5).
ft o
9.4 PenJumlah- Pengurang 4 bit Biner
DC DC
Operasi penjumlahan biner A+ B dan pengurangan biner A-B, pada
dasarnya sama, yaitu operasi penjumlahan kedua-duanya. Perbedaan
terletakpada B dan B'(komplemen), bila yang dilakukan adalah operasi
_t-L_
Pulsa transfer
pengurangan biner A-B maka B dikomplemenkan (B->B') terlebih
dahulu sebelum dilakukan operasi penjumlahan A+B'. Gambar 9.4 Penjumlah (pengurang) 4 Bit Biner
Fungsi piranti D-FF pada contoh adalah untuk melakukan operasi
Contoh:
komplemen terhadap masukan 4bitB (ambil dari keluaran Q'D-FF)
0110 (6 desimal)
0100 (4desimal) dan juga sebagai menyimpan data (balk A dan B) sementara selama
I operasi penjumlahan atau mengurangan beilangsung. Operasi pen-
1010 (10 desimal) jumlahan sendiri dilakukan oleh piranti IC 74LS83. kontrol operasi
('ott!olt Ndnf/tl:itttt l,(nriut(trt t47

t46 'lbknlk l)hllntl' l'rnlrkiltu l'rukt is
l
penjumlahan atau pengurangan dilakukan lewat dua getbang AND

dan satu gerbang OR pada sisi masukan B. Fungsi gerbang AND dan
OR adalah bila hendak dilakukan operasi "penjumlahan" maka
masukan B yang diumpan ke IC 74L583, sebaliknya bila operasi
"pengurangan" yang dikehendaki maka masukan B'yang diumpankan.
Operasi penjumlahan T= 1 dan K =0

Operasi pengurangan T=0 dan K =1
Pada gambar, tampakjelas bahwa umpan 4bit data A (dari sisi atas)
padatahappertamaakan langsung dijumlahkan oleh IC 74LS83 karena
tanda untuk data A adalah positif dengan T=1 (kondisi,awal 0000,
sehingga tidak merubahdataA) dan selanjutnya disimpan pada piranti Gambar 9.5a Pencacah Frekuensi Modulus 6
4buah D-FF. Tahap berikutnya adalah mengumpan data kedua yaitu
B. Tanda atau jenis operasi yang dikehendaki tergantung kepada nilai
T dan K, bila dikehendaki operasi penjumlahan maka T=1 dan K=0
sebaliknya operasi pengurangan T=0 dan K=0.
9.5 Pencacah Frekuensi

Contoh pencacah frekuensi padabagianini, selain untuk dapat dibatasi
pada besaran tertentu, misalnya 6, jnga dapat dioperasikan untuk
Masukm
mencacah turun (dai angka batas atas ke nol) atau mencacah naik ruls r
(dari nol ke angka batas atas, misalnya 8).
Gambar 9.5b Pencacah Frekuensi Modulus 8
Angka batas atas misalnya 6, diperoleh dengan memanfaatkan
kombinasi keluaran 2 dan 4 untuk memicu fasilitas CLR pada piranti
JK-FF (dipaksa kembali ke kondisi awal, yaitu nol). Sedangkan fungsi
9.6 Data Masukan Serial/Paralel -Data Keluaran
Paralel
pencacahan naik atau turun memanfaatkankeluaran JK-FF Q dan Q'.
Sebagaimana diketahui bahwa pada tahap awal (normal) semua Contoh piranti dengan kemampuan mengolah data masukan serial atau
keluaran JK-FF akan diinisialisasi ke nol ("0"), ini berarti bila keluaran paralel dengan menampilkat data keluaran dalam bentuk format paralel
diambil dari Q' maka nilai sebaliknya yang diperoleh yaitu satu (" 1"). adalah IC 74165. IC 74L65 memiliki fasilitas 8 bit masukan dan
Jadi dengan menggunakan kombinasi gerbang AND dan OR dapat keluaran paralel, satu kisi masukan untuk data serial dan 3 kisi
dirancang gabungan operasi untuk pencacahan naik maupun pengendali berupa :
pencacahan turun.
148 li'brrL' l)tyt,tl l\tt,lt'[',tt,ttt l'ntl'lis ('orttolt lir,,!1,\ttdtt l,tt,,iuttt,t 149

Pilihan data masukan :
o Data masukan paralei bila PL =0
o Data masukan serial bila PL= 1
Pulsa pewaktu :
o CP1 dan CP2, kisi CP hanya aktif atau berfungsi bila
IC74L65 bekerja pada model data masukan serial dan keluaran
paralel.
o CP ada deretan pulsa yang diperlukan untuk menggeser data
masukan serial (Ds) menjadi format data paralel keluaran.
Pada pembahasan piranti SR-FE, dijelaskan bahwa bila PR (preset/
reset) dan CLR (clearlset) diberi nilai "1" atau tidak aktif dua-duanya
maka SR-FF akanberfungsi normal dimana keluaran Q akan mengikuti
data masukan pada kisi D, sebaliknya bila kisi PR aktif dan CLR
tidak aktif maka Q ="1" (dipaksakan), demikian sebaliknya.
.-l
p.
o.
t50 '
I rkn r l' l rt!t t,tl' l'onlrl'oltn I'rol'l i.t (.\ntolt Rilnlktirtil l,ttrtluttt,t l5t
Qr Qr
A
Masukan Keluaran Masukan Keluaran

E
G Qr
Masukan serial
IVIR CP
Gambar 9.6 IC 74165
9.7 Data Masukan Serial - Data Keluaran Paralel

Padabagian di atas telah dibahas rangkaian penggeser data, yang tidak
lain merupakan bagian dari fungsi pembentukan format data serial ke
bentuk format dataparalel. Salah satu piranti yang memiliki fungsi ini
adalah \C 74164. fasilitas yang disediakan adalah :
MR (master reset) : untuk proses inisialisasi dimana semua

keluaran dipaksakan ke nilai "0". Sesuai sifat D-FF, bila kisi
pengendali CLR di aktifkan maka keluaran Q akan bemilai "0".
Cp (clock) : pulsa pewaktu yang dipergunakan untuk menggeser
data serial ke format paralet.
A,B (2 masukan) : merupakan masukan data serial, karena A dan
B di AND maka baik A atau B yang tidak dipergunakan untuk
mengumpan data masukan, harus di beri nilai " I ", supaya masukan
datapada kisi masukan lainya benar.
Gambar 9.7 IC 74164
t52 'l'cknrk lriliitrl I'nilrktttn I'ruktis ('ontolt lltugfuitn l/tnlttt,t, 15.3

9.8 Penampil Angka Alat penampil 7-segmen pada dasarnya tidak perlu selalu dalam kondisi
menyala bila menampilkan angka tertentu (supaya hemat daya dan
Angka desimal A-9 pada umumnya secara visual ditampilkan dalam
berdaya-tahan lama), yaitu dengan memanfaatkan kelemahan mata
bentuk 7-segmen. Kombinasi 7 segmen yang menyala atau tidak me-
manusia, yang tidak mampu mengikuti gerakan menyala-tidak menyala
nyaLa, dapatmembentuk angka desirnal dari 0 sampai 9. Fada contoh
alat peraga 7-segmen untuk frekuensi diatas 4A Hz. Karena itu pada
perancangan dengan menggunakan geltang logika padabagiandi atas,
contoh keluaran IC 4511 dikombinasikan dengan gerbang X-OR yang
juga dibahas bagairnana menampilkan angka desimal kc bentuk 7-seg-
dihubungkan dengan masukan deretan pulsa berfrekuensi 40-5A Hz.
rnen yang divisualisasi secara sederhana dengan caramefiyalakan atau
tidak menyalakan 7 lampu yang dibentuk selupa angka 8, namun pada Sistem angka BCD mungkin tidak umum untuk keperluan sehari-hari,
contoh ini menggunakan piranti yang sudah kompak yaitu IC 4511 dalam pemakaian di lapangan, biasanya lebih akrab dengan sistem
yang merubah masukan berupa bilangan BCD ke bentuk keluaran 7- bilangan desimal. Konversi dari angka sistem bilangan desimal ke
segmen. sistem bilangan BCD dapat menggunakat IC 7 4147 (bisa diranc angan
dengan menggunakan gerbang-g erbang logika sederhana).
Keluaran 7 segrnent
Masrrkan
Desimal
Masukan Desimal ->BCD BCD->T segmen

BCD
D Gambar 9.8b Penampil Bilangan Desimal
f.
B
A 9.9 Multiplexer
Multiplexer bukan hal yang asing lagi, karena pada contoh perancangan
dengan menggunakan gerbang logika sudah dibahas. Pada contoh ini
fungsi multiplexer menggunakanlC 74151yang berupa 8 masukan-l
keluaran dan dengan menggabungkan dua IC 74151 akan dapat
dibentuk fungsi multiplexer untuk 16 masukan- I keluaran.IC 74151
terdapat kisi pengendali E, IC 74L51 aktif bila kisi E diberikan "0",
dengan demikian dengan cara memberikan E nilai "0" secara ber-
_rulfl n-5oqztiv gantian terhadap dua IC 74151yang disambung secara seri akan
dipcrolch fungsi multiplexer dengan 16 masukan dan I keluaran.
Gambar 9.8a Penampil Bilangn IlCl)
t54 'li'l'nik l ritittl. l\rulrltttott I'ntl'lis L'otilolt Rdtrylrltitt,t lil,,t,tltt,, t55

Masukan 74151 Keluaran
;)
{:
Sr Sr So E
Pemilih Pengaktif
Masukan Keluaran
c{
E s2 SI ,J0 Z
H x x x L
L 0 u 0 l0
L 0 0 1 l1
L 0 1 I t7,
L 0 I 1 l3
L I 0 0 14
L 1 0 0 15
L t I 0 16
$aSrSoE L I I I t'I
pemlh Pengaktif
Gambar 9.9a Multiplexer IC 74151
Contoh pembentukan fungsi multiplexer dengan 16 masukan dan

keluaran dengan menggunakanlC 74151 :
t56 'l'rhnib lril,t,l,tl l\tnlrhtttn l'ruktis ('onlolt ll:,ttlllttrttt l ttt,ittltt,t 157

Iu{asukan Keluaran
ci
r3 cr
JX c{ (E0 Y
'JI
0 0 0 0 Io
ll ----*
0 0 0 I I1
I 0 I 0 I2 Masukan
0 0 1 1 I3
0 I I u I+
0 I 0 1 IJ
0 I I 0 I6 ItJ -----*
0 I I I t?
I 0 0 0 I"
I 0 I 1 Ie
I 0 I 0 Ito
I 0 I I Itr 56 51 52 53
1 I 0 I Ire
t____rr_-
I I 0 I Irr Pemilih
1 I I I It+
I I 1 I Its Gambar 9.9b Multiplexer 16 Masukan -1 Keluar
9.1 0 Demultiplexer (Dekoder)

Fungsi demultiplexer merupakan kebalikan dari multiplexer, bila mul-
tiplexer menghubungkan keluaran ke salah satu dari sekian masukan,
sedangkan demultiplexer menghubungkan satu masukan ke salah satu
dari sekian keluar. Baik rangkaian multiplexer maupun demultiplexer
dapat dirancang dengan menggunakan gerbang logika sederha na dengan
bantuan tabel Karnough. Salah satu pirantt yang berfungsi sebagai
demultiplexer adalah IC 71138, fasilitas yang dimiliki IC 71138 adalah:
158 'li'l'ilil'lti!!itttl; l\ulrhtttttt l'ntklis ('ottlolt lirtttlll1ttrt,t I ttrtlntrnt l.\9

D : kisi masukan data
E : kisi pengendali untuk mengaktifkan IC, aktif bila E="0" 0
A0, A' Ar : pemilih satu dan S keluaran. I

I
I
I
Q:8kisikeluaran
I Qr
Femrlik Keluaran
52 51 SO 0? 06 05 04 03 Q2 Ql Q0 2 Qr
000 0000000D
0lr 000000D0 3
010 00000D00
[11 0000D000
100 000D0000 4
r01 00D00000
110 0D000000
111 D0000000 5
74138
7 Qr
Keluaran
demr*<
& Al A,o Sr 51 So D
H#
Pemdrh Data
Gambar 9.10a IC 71138 Demultiplexer
t60 '
I l'/l t i l' I ) i.t:t t, t l ; l \r u I rkt t t t l' ru kt i s
t
(onlolt lltn.{htirt u I ttttiill(t,t t6t
Salah satu contoh penerapan fungsi multiplexer adalah sebagai
pendeteksi kondisi pintu (tertutup atau terbuka) dimana satu dari 8
pintu yang hendak dideteksi diumpankan ke masukan multiplexer IC
74151, keluaran multiplexer diumpankan sebagai masukan bagi
Ba ian 10
demultiplexer IC 74138. 8 kisi keluaran IC 74138 mewakili 8 kondisi Pirunti ADC, DAC don Pulsu
8 pintu (terbuka atau tertutup). Pendeteksian pintu dilakukan secara
terus menerus sehingga baik IC 74138 maupun IC 74138 kisi pemilih
(S0, S, 52, A0, A, A2) dihubungkan ke pencacah modulus 8 yang
akan memberikan nilai mulai 0 sampai 8 untuk memilih 1 dari 8
masukan atau keluaran, kemudian kembali ke 0 dan seterusnya.
agian 10 ini merupakan pengantar untuk edisi revisi berikutnya,

dimana pada edisi berikut akan dibahas teknik dasar yang
berkaitan dengan mikroprosesor sebagai unit pemroses data dan
mikrokontroler sebagaibagian dari contoh aplikasi sistem prosesor
untuk melakukan fungsi control tertentu.
Pembahasan ADC (analog to digital converter) dan DAC (digital to
analog converter) ditekankan pada segi praktis sesuai tujuan penulisan
buku ini, yang lebih menekankan segi aplikasi danpada teoritis. DAC
dibahas terlebih dahulu karena teknik dasar atau cara kerja DAC
merupakan bagian dari ADC yang akan dibahas kemudian.
Bahan ADC dan DAC termasuk topik penting dalam konteks

pembahasan teknik digital secara keseluruhan karena dilapanganpada
Gambar 9.10b Demultiplexer Sebagai Pendeteksi Pintu umumnya dijumpai ukuran besaran fisik tertentu yang menggunakan
skala analogyangbersifat malar berupa Volt atau Ampere, sedangkan
sebagai unit pemroses, prosesor memerlukan besar diskrit berupa logika
-oo0oo-
"0" atall"l".Dengan demikian ADC dan DAC merupakan perantara
dan sekaligus sebagai penghubungan antara dua besaran fisik yang
berbeda yaitu analog dan digital.
t62 '
I i' l' n i l' I )t g t, t L l \'t Jr l\
t tt t t, t l' r, t L't i s
f-=*,'* I meter penting DAC yang disebut resolusi, yaitu besaran terkecil yang
lu'* |
masih dapat dikonversikan (P volt = kenaikan tiap satu satuan digi-
tal).
I 2N.P volt
FM
?
E I -l
fslstem
|,r*ror*
+t
I
0 Volt
Wai{hl konversi unhrk 2N kombinasi
ry
Secara garis besar parameter masukan dan keluaran DAC adalahsebagai
berikut :
Masukan digital DAC : D0, DP Dr, ... ........ D*,

fKont6i--l Kombinasi biner yang mungkin : 2N
I sistem Bila bobot terkecil hasil konversi adalah p Volt
lu'*l
I
Tegangan keluaran analog yang mungkin: 0 - 2N.p Volt

Resolusi : P/(2N.P) x 100% = (t/2N). 100%
Gambar l0.l Bagan Kotak Antar Muka Analog-Digitat
10.1 DAC Dr,'-*

DAC adalah piranti yang berfungsi mengubah besaran digitar menjadi Keluaran tegangan analog
besaran analog. Nilai digital dalam bentuk biner misarnya 4 bit dari
,*.1
0000 sampai 1111 akan dikonversikan menjadi tegangan mulai 0V
sampai tegangan maksimum sebesar 24.P. P adalah salah satu para- Gambar 10.2 Bagan Korak DAC
t64 I I'l' t t t I' I I /l)(',

' )r
!: t t, t l't' t t, I t'l't t t, u t l'nt l,t i.t I'intrtti I )il('rhttr I'rtltt l0.t
Untuk simulasi hasil konversi dari besaran digital menjadi besaran untuk V, :
analog dapat menggunakan pencacah N bit sebagai masukan DAC

(pencacah N bit dapat lihat contoh padabagran 10). %, = -(Rr /Rr).V1
nL x
untuk Vr:
%, = _(RJ/&) %
dan seterusnya (lihat buku pada daftar perpustakaan untuk pembahasan
Tegangan analog detailnya).
Tegangan keluaran total :
Gambar 10.3 Simulasi Konversi DAC
! = Vo,* Yo,
Teknik yang dipergunakan piranti DAC untuk mengkonversi besaran
bobot digital menjadi besaran analog tidak begitu rumit, yaitu Sejauh ini terdapat dua metode yang dipergunakan DAC untuk
memanfaatkan sifat penguat Op-Amp (tidak dibahas detail karena mengkonversi bobot digital menjadi tegangan analog, yaitu :
bukan tujuan buku ini membahas teori analog) sebagai berikut : nRR
Dn
Blla pada sisi masukan hanya terdapat Rr (R lain tidak ada) maka nh
rut
p-----J\,q/1',
hubungan \ dan \ adalah :
li
,
I
V keluaran
Vo=-(&/R,).V, iV,=V, i
t-\ - l-nt
rvJ
L.,0H-r1r4n
vr Gambar 10.5 Metode Binary Weighted Resistor
Vr
Vs keluaran Do (LSB) D" (MSE)
!'I
.vRr
Vr.r
Gambar 10.4 Penguat Op-Amp

V, adalah bobot digital "0" (artinya disambungkan ke tanah atau 0
.R
Volt) atau "1" (5 Volt). Bila pada sisi masukan terdapat R, dan & (n
lain tidak ada) maka sumbangan tiap bobot masukan terhadap Vo
bersifat superposisi (penjumlahan).
+*
Gambar 10.6 Metode R/2R Ladder
'l i'bt i k I )i!:i t,t l : l'oulrkt

t(fr ! u n l'ru kt i.: I'inttti tl I )(', I ),'l(',l,trt I \tltt 167
(B adalah bobot digital, misalnya 0000 sampai 1111, \ merupakan Pemberian pulsa mulai
penjumlahan " dari tiap sumbangan digit). Piranti pencacah aktif, mulai menghitung dari nol
Pulsa selesai tidak aktif ("high")
10.2 ADC V, = tegangan keluaran DAC
Pulsa selesai aktif ("Low").
Cara kerja ADC pada dasarnya membanding tegangan masukan yang
hendak dikonversi menjadi digital, dengan tegangan hasil konversi dari
Piranti pencacah tidak aktif, terhenti pada angka pencacahan
terakhir.
digital menjadi tegangan analog (DAC). Untuk jelasnya lihat gambar
Angka terakhir piranti pencacah = bobot digital yang dicari.
berikut :
Vl analog
__Ll- Pulsa selesai Secara garis besar parameter masukan dan keluaran
berikut :
ADC adalah sebagai
Piranti pencacah ada N bit

Pembanding Tegangan analog masukan \
Volt
Tegangan skala penuh (maks) ADC Volt \
Resolusi : V. /(2N-1) = {
Jumlah pencacahan Vi / A (nilai bobot digital)
Keluaran DAC
Waktu maksimum konversi : (2N-1).t ; (t= lebar pulsa pewaktu)
berupa tegangan
Pulsa mulai
ambil dan titik ffii
Pulsa pewattu
acah digrtal
Gambar 10.7 Cara Kerja ADC
Pada saat "pulsa mulai konversi" diberikan, pencacah frekuensi (lihat
contoh padabagian 10) akan mulai mencacah dari nol hingga ada
perintah berhenti berupa "pulsa selesai". Pulsa selesai muncul bila
tegangan keluaran DAC sama atau lebih besar dari tegangan V' Yang
_rL -LT
hendak dikonversi ke besaran digital (baca sifat penguat Op-Amp pada Pulsa mulai Pulsa selesai
buku halaman daftar perpustakaan). Dengan demikian dapat
disimpulkan sebagai berikut : Gambar 10.8 Diagram Waktu Konpersi ADC
I6tl '
I i' b t i I' I ) i i t, t l ; l \t nlt I't t ! t t t l' nt l't i.s l'inttti /l)(', lil(',htt I'ul',t 169
10.3 ADC 0809
ADC0809 menrpakan piranti ADC yangbanyak dipergunakan dalam
aplikasi sistem yang sederhana, terbuat dari CMOS dengan 8 bit
masukan analog (No - INr) yang dapat dikonversikan menjadi digital
secara individual dengan memilih salah satu masukan analog dengan 8x
Tri
masukan
fasilitas multiplexer 8 masukan - 1 keluaran yang dikendalikan lewat analog State
output
ADDA, ADDB, ADD.. ADC0809 dirancang kompatibel dengan sistem lalch
buffer
bus mikroprosesor standard sehingga dapat langsung diaplikasikan 3x hsi mtr:k
sebagai bagian sistem bersama mikroprosesor tanpa banyak tambahan pengalamatan
piranti perarltaru.
ALE
*26 INo
INr 2E
INr 19
Masukan INi l8
Analog Keluaran digital Gambar 10.10 Bagan Kotak Internal ADC0809
INr
INs ADC l5 8 bir 00000000 -
Tegangan masukan analog setelah dipilih oleh multiplexer (ALE aktif,
INc '0809 l4
lil1ll11
Address Latch Enable), selanjutnya akan dibandingkan dengan
INr
Pengalamata4 l1 tegafigan dari "256 R lewat saklarnya" oleh komparatot yang
memilih sah.r t2 dikendalikan oleh "conffol & timing" (sinyal Start perlu diaktifkan).
dari 8 masukan { .,,+ l6
Keluaran dari komparator (pembanding) dipergunakan oleh SAR (suc-
22
16 cessive Aproximation Register) untuk menggerakan cabang cabang
13 saklar (Switch) yang terhubungkan dengan salah satu titik pembagi
tegangan 256 R. Tegangan inilah yang akan diperbandingkan oleh
Gambar 10.9 ADC0809 komparator sampai tegangafi sama dengan tegangan analog masukan
(sinyal EOC aktif, End Of Conversion) dan hasilnya berupa bobot
ADC0809 menggunakan pendekatan berangsur sebagai teknik konversi
digital 8 bit tersediapada keluaran (dapat dlbaca dengan mengaktifkan
dari tegangan analog menjadi bobot digital. Berisikan 256 R untuk
sinyal OE, Output Enable).
pembagi tegangan beserta saklar untuk melakukan fungsi pendekatan
berangsur yang dimaksud. Beberapa karakteristik penting IC ADC0809 yangperlu dipahami bila
dikoneksikan ke piranti lain sebagai sistem, misalnya dengan mikro-
prosesor.
t70 li'/rtil' l)i!it,tl' l\tt,l,'htt,ttt I'ntl'!i: I)iruttti Al )(', lr,|r('rhttr I'ul.vt t7t
EOC menjadi high ("1") bila tegangan masukan analog telah ADD v,* Digital Vour (Digital)
selesai dikonversi ke bobot digital (dibutuhkan 65 siklus waktu
atau pulsa).
000 ,ggy 1111111I 4,98Y
Pulsa Start adalah negatif edge, sedangkan pulsa ALE adalah
001 4,37Y 11011111 4,35V
positif edge.
010 3,74Y 10111111 3,73Y
0l I 3,12v 10011111 3,10V
Perhitungan konversi :
100 2,49Y 0111111 I 2,48V
V," = [(V*. - V*) E 1/2N ] + V*. 101 I,g7Y 01011111 1,85V
N = 1,2. ....8 (umlah bit digital) 110 1,24Y 01000000 1,23Y
Contoh :
111 0,62Y 00100000 0,6lv
Digital 00101011
'1O.4 Contoh Termometer Digitat
V** = 5V;V*_ = -2Y iV,* = 2,52Y
Contoh penerapan ADC sangat luas, salah satu penerapan yang sering
V,* = (5-2)(l/8 +l/32+L/L28+l/256) +2 = 2,5Y
dijumpai adalah sebagai alat penunjuk suhu (thermometer). Dengan
Terjadi selisih 5,25y - 2,5Y = 0,05V merupakan kesalahan akibat menggabungkan beberapa piranti berupa alat sensor suhu, ADC dan
resolusi dari ADC dan akibat resistansi dari alat ukur tegangan pengalih BCD - 7 segmen serta penampil 7-segmen dapat dirancang
yang dipergunakan. satu thermometer digital yang cukup akurat.
Contoh: Piranti ADC yang dipergunakan adalahMcl|433 yang mengkonversi
Digital 11111111 tegangan analog masukan pada kisi V*, sedangkan tegangan referensi
V** = 5V;V*_ = 0V iV,ru = 4,99Y dan kalibrasi dilakukan pada kisi V. dan Voo. Berfungsi sebagai sensor
suhu adalah diode 1N4148 (semakin aktif diode, arus yang masuk
V,o, = 5.(l/ 2+l / 4+l /8+l / 16+l / 32+l / 64+l / 128+l /256)
kisi basis transistor semakin kecil sehingga transistor semakin tidak
= 4,98Y aktif dan tegangan kolektor akan semakin membesar). Perubahan
Terjadi selisih 4,99V - 4,98V = 0,01V merupakan kesalahan akibat tegangan ini terkorelasi dengan suhu yang dikenakan kepada diode
resolusi dari ADC dan resistansi dari alat ukur yangdipetgunakan. yang berfungsi sebagai sensor.
Contoh: keluaran ADC14433 berupa BCD, dikatakan 3% digit karena angka
Beberapa pengukuran dengan menggunakan ADC0809 dan hasilnya paling signifikan (MSB, most significant byte) hanya menampilkan
sebagai berikut : angfta "1" desimal. 3 digit lainnya dapat menampilkan besaran 0 - 9
desimal. Untuk memilih satu diantara 4 digit penampil 7-segmen,
piranti MCI4433 menggunakan fasilitas DS, DS2, DS3, DS4 (4 kisi
keluaran mewakili 4 penampil 7-segmen). Dengan demikian fasilitas
DS ini mcnghindari MCl4433 untuk menyediakan keluaran 4x 4bit
t7?. Ii'btil'lri!:itrtl: I\nltl'tttn l'ro/itit l'intnti Al)(', l)tr(',htt l\tlvt t7.1

BCD bagi 4x penampilan 7-segmen. Besaran BCD tidak dapat langsung 10.5 Pembangkit Pulsa
ditampilkan oleh 7-segmen, untuk maksud ini dipergunakan piranti Semua piranti yang menggunakan FF maupun piranti digital aktif yang
MC14511 (pengalih BCD ke 7-segmen), sedangkan 7-segmen sendiri berupa komponen terintegrasi seperti IC memerlukan pulsa pewaktu
menggunakan HP5082. eksternal untuk bekerja. Rangkaian pembangkit pulsa pe',r'aktu yang
paling lranyak diaplikasikan pada umumnya menggunakan IC 555,
Penstabil
JV
karena sifat terintegrasinya yang sedikit memerlukan komponen
tambahan dari luar.
V,Veo U CLKr CLK2
Rr
MC14433 (ADC)
, hnversi 3rD digit Rrct
ABCD 4
MC154tt
pengalih BCD
ke 7 sesmen
Gambar 10.12 Rangkaian Pulsa Pewaktu IC 555
Lebar pulsa atau frekuensi ditentukan oleh komponen R dan C luar

iErE dihitung sebagai berikut :
m HH
tr tn
Gambar l0.ll Termorneter Digital 3% Digit {--+

T
t74 'Ii'l'nik I )itittrl: I7'ndtkotun I'ruktis I'ironti Al)(', l)A('tltn l\lyt l7.t
.L
t =T tL +tH
tz =0,693 Rz C
tg =0,693'(Rr +Rz)C
tH Daftar Pustaka
dutvcvcle=
tH +t2
Contoh
l. John B. Peatman; " The Design og Digital Sysrems"; 1972:'

McGraw-Hill
2. Zvi Kohani; " Switching and Finite Automata Theory"; 1978;
McGraw-Hill
3. Charles H. Roth,Jr; "Fundamental of Logic Design ";2002; Jatco
't64
Publishing House
4. Samuel C. Lee; " Teori Switching dan Disain Digital" ; 1987;
25553 TIo Penerbit Erlangga
5. Raymond B. Yarbrough; "Electrical Engineering Review M antJal" ;
6
t5 1983; Professional Publication, Inc.
680
L
pf
I =I
6.
7.
Robert F. Coughlin ; "Penguat Operasional dan Rangkaian
Terpadu Linear "; 1982; Penerbit Erlangga.
John V. Wait ; " Introduction to Operational Amplifier Theory
and Applications"; 1975; McGraw-Hill.
8. Ronald J. Tocci; " Digital Systems, Principles and Application";
Gambar 10.13 Rangkaian Pembangkit Pulsa
1995; Printice-Hall, Inc
-oo0oo- 9. William Kl eitz; " Digital Elecffonic, A Practical Approach" ; 1996;
Printice-Hall, Inc.
-oo0oo-
r76 '
I i'l' r t i I' I ) i ! t t rt L l \r n h'h t t t t t I' nt
t I't i.t

Teknik Digital Pendekatan Praktis PDF

Diunggah oleh

Informasi Dokumen

Judul Asli

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

Teknik Digital Pendekatan Praktis PDF

Diunggah oleh

Hak Cipta:

Format Tersedia

I

1.1 Bilangan Desimal 1

1.2 Bilangan Biner 2

BAGIAN 2 PEMAHAMAN O DAN 1 BINER 1l

BAGIAN 3 GERBANG LOGIKA DASAR 15

7 I'll r t i l' I ) ili t r t l. l', r t, 1,, l', t t, tt t l' t, t I' t i.t

Penyajian materi dimulai dengan pembahasan berbagai sistem bilangan

Metode penyederhaan fungsi yang lebih rumit, misalnya Karnaugh

'l't'kni k Digitol ; Pendekutan l,rukt

"ketika kelatahan dan keangkuhan menjadi bagian dari kenikmatan hidup,

dasar yang dipergunakan dalam sistem digitalberbeda

1.1 Bilangan Desirnal

xil Ttknik Di*ikrl: Pcnd*oton I'n*tis

Contoh: 00000010 atau 2 desimal

Teknik Digitol: Pendekann I'ruktis

01 101 l0l x1 01 101 101

10110110001111 atau lt.663 desimal 01 101 101

Contoh: 01 101 101

Ambil bilangan biner di atas sebagai contoh :

01101101 atau lOgdesimal 0ll0ll01 +

Tekn i k D igi ta I : Pcndeka ton Pru kt i s Siston Ilihrylon

hasil bagi adalah 111 atau 7 desimal.

1.3 Bilangan Okta 1 .4 Bilangan Heksa

I10111 (pembilang) atau45 desimal

101 (penyebut) atau 5 desimal

101111 biner = 57 okta. Dapat diperiksa ulang dengan konversi balik

= 5:2 =2 sisal - 7:2 -3 sisal = 1101 biner = 0111 biner

Ttknik Didtol: h,nd*atan Praktis Sistmt Bilangan

"Kebenaran mutlak yang ditampilkan secara membabi-buta, tidak lebih baik

alam teknik digital, pada dasarnya proses, baik yang me-

2.1 Bilangan 0 Biner

Gambar 2.1 Rangkaian Saklar

l)cngan demikian rangkaian saklar pada gambar 2.1 sebenarnya

40 FA angkaian digital yang lebih rumit, misalnya flip-fl op atau piranti

Gambar 3.1 Gcrhun.g AND

t4 'li'kn i k I ) iti to l : I\uirktt ot I'nt l'! i s

Gambar 3.3 Gerbang OR Gambar 3.4 Rangkaiun Gcrbang OR

Gerbang XOR dikenalsebagaigerbang fungsi eklusif OR logika, simbol A@0=A

Gambar 3.5 Gerbang XOR

Gambar 3.9a Gerbang NAND

Gambar S"llRangkaian Gerbang NOR

Q) /angdimaksud aljabar Boolean adalah persamaan (aljabar) logi

4.1 Hukum Aljabar Boolean

28 T'kni k Di gi tu I : Pcndtkuttn I'ru ['t i s Aljtlnt ll,,,,lnttt )()

Mengacu padatabel kebenaran gambar 3.3 untuk gerbang OR. Sifat

Mengacu padatabelkebenaran gambar 3.1 untuk gerbangAND. Bila

10 I i'l' t t i l' l ri t i t, t I l \'t t,l,' I'r t I r t t t l't r t I.! i s

Gambar 4.12 Aturan 7 y = A_i-\_y

Gambar 4.LS Aturan 10

Gambar 4.14 Aturan 9 Gambar 4.16 Aturan ll

34 7 i'b t i l' I ) ili t,t l : I \'t t, l,'l', t Lt t t l' t,t l;t i :

Gambar 5.3 Contoh Aturan 9,12 dan 13

aturan 5, 8, 9 dan 13 = (A + 1)B+ B.C Atrran 4

B Gambar 5.6 Contoh Aturan 2,4,7 dan 11

5.7 Penyederhanaan dengan menggunakan

Y= A.BB+C atrranl2 dan 13

Oarnbar 5.10 ('ontoh Atuntu 6, q, ll, 12 dan I.l

Y= A.B.(A +C) + A.B.(A + B + C)

atvran9,I2danl3 = (A + A) B.e + A.B.c + A.s.e

= B.e +A.e +E.B

Gambar 5.11 Contoh Aturon 4, 5, 9, 12 dan 13

('ttulttlt Krrr.tlritt,tti ( in lnttt.ty .1. I

Gambar 5.13 Contoh Aturan 13

xil Ttknik Diikrl: Pcndoton I'n*tis