MATERI KULIAH

Teknik Elektro S1

• MK Elektronika Digital

http://ocw.usu.ac.id
 DIODE TRANSISTOR LOGIC (DTL)
Rangkaian NAND
VCC

X Y Z
R1 I1 RC IC
0 0 1
0 1 1
Q Z
I2 IB 1 0 1
D1 D3 D4
A B 1 1 0
X
D2
Y I3 R2 IE

-VBB

Gambar 1.4. Rangkaian NAND rumpun DTL

Jika masukan X dan Y keduanya tinggi maka dioda D1 dan D2 akan

menyumbat sehingga IB ≅ I2 = I1 akan membuat transistor menjadi
jenuh. Jika masukan X dan Y salah satu atau keduanya rendah maka I2
= 0 sehingga IB = 0 dan transistor akan menyumbat.
Akibatnya keluaran Z akan rendah.
 Rangkaian NOR
VCC

X Y Z
RC IC 0 0 1
0 1 0
Z
I1 IB 1 0 0
D1 A B 1 1 0
X Q
D2 R1
Y I2 R2 IE

-VBB

Gambar 1.5. Rangkaian NOR rumpun DTL

Jika salah satu atau kedua masukan tinggi maka transistor akan jenuh
karena mendapat arus basis dari R1. Akibatnya keluaran Z menjadi
rendah. Sebaliknya jika kedua masukan rendah maka transistor akan
menyumbat karena mendapat IB = 0.
Emitter Coupled Logic (ECL)
VCC1 VCC2

RC1 RC2 R1

Q3

Q2 C

Q1 D

D1
A QA QB QR

D2

B
RA RE R3 R2
RB

-VEE

Rangkaian Keluaran pengikut

Masukan Diferensial
bias emiter

Gambar 1.10. Rangkaian ECL

ECL (Emitter Coupled Logic) adalah yang paling cepat dari semua
piranti logika. Hal ini dimungkinkan dengan mengoperasikan
pirantinya diluar daerah jenuh dengan simpangan tegangan yang kecil.
 Transistor Transistor Logic (TTL)
Rumpun ini menggunakan transistor bipolar sebagai piranti aktipnya.
Bagian masukan umumnya menggunakan transistor dengan emiter
ganda, seperti diperlihatkan pada Gambar 1.6.
VCC

IB1 R1 IC2 RC

Z
Q1

X Q2
IC1 = I B2
Y

Gambar 1.6. Rangkaian dasar TTL

Transistor ini dapat dianggap sebagai transistor dengan emiter tunggal
yang dilengkapi dengan sejumlah dioda pada emiternya.
Rangkaian keluaran TTL terdiri dari :
•Totem-pole
•Kolektor terbuka
Keluaran Totem-pole
VCC

R1 R2 R4

VC2 = VB4
Q4
IB1 IC2 IB4

Q1

X Q2 Z
IC1 = I B2 VE2 = VB3
Y Q3
IB3
R3

Gambar 1.7. Rangkaian TTL dengan keluaran Totem-pole

Disebut Totem-pole karena menggunakan dua transistor yang

ditumpuk pada bagian keluarannya seperti diperlihatkan pada Gambar
1.7.
Q4 berfungsi sebagai penguat common collector dan Q3 berfungsi
sebagai penguat common emitter. Q2 berfungsi sebagai penggerak
yang menghasilkan sinyal komplemen sehingga Q3 dan Q4 akan
menghantar secara bergantian.
Jika salah satu atau kedua masukan rendah maka Q2 tidak menghantar
sehingga kolektornya akan tinggi sedangkan emiternya rendah.
Akibatnya Q4 menghantar sedangkan Q3 menyumbat sehingga
keluaran Z akan tinggi.
Sebalikya jika kedua masukan tinggi maka Q2 akan menghantar
sehingga sebagian arus emiternya akan menjadi IB3 sehingga Q3 akan
menghantar. Jika Q2 jenuh VC2 = VB4 ≈ VE2 sehingga Q4 akan
menyumbat dan keluaran Z akan rendah.
Keluaran Kolektor terbuka
Rangkaian ini dapat dilihat pada Gambar 1.8.
VCC

R1 R2

IB1 IC2

Q1 IC3
X Q2 Z
IC1 = I B2 VE2 = VB3
Y Q3
IB3
R3

Gambar 1.8. Rangkaian TTL dengan keluaran kolektor terbuka

Karena menggunakan keluaran dengan kolektor terbuka maka jelas
keluaran ini hanya mampu untuk menyedot arus (sink). Agar mampu
untuk mensuplai arus, dibutuhkan pull up resistor.
Keluaran rangkaian ini umumnya digunakan sebagai switch atau
driver. Contoh penggunaan ialah sebagai driver untuk LED.
Rangkaian ini mempunyai kekurangan, yaitu kelambatan perubahan
keluaran dari logika 0 ke logika 1 yang disebabkan oleh integrator
yang terbentuk oleh tahanan kolektor (eksternal) dengan kapasitansi
beban.
Vcc

RC IC

LED

IB Q

RB
IE
Keluaran Tri-state
VCC

R4
R1 R2

CONTROL Q5

Q4

Q2 Z
Q1
X Q3

R3 R5
Y

Gambar 1.9. Rangkaian TTL dengan keluaran tri-state

Bila control berlogika 1 maka keluaran akan berfungsi sebagai
rangkaian totem-pole tetapi jika control berlogika rendah maka
seluruh transistor akan menyumbat sehingga keluaran memiliki
impedansi yang sangat besar.
Istilah-istilah penting :
Arus
ICC :Arus catuan rata-rata
ICCH :Arus catuan pada saat keluaran tinggi
ICCL :Arus catuan pada saat keluaran rendah
IIH : Arus masukan logika tinggi
IIL : Arus masukan logika rendah
IOH : Arus keluaran logika tinggi
IOL : Arus keluaran logika tinggi

Tegangan
VCC : Tegangan catuan
VIH : Tegangan masukan logika tinggi
VIH(Min) : Tegangan masukan logika tinggi minimum
VIL : Tegangan masukan logika rendah
VIL(Max) : Tegangan masukan logika rendah maksimum
VOL : Tegangan keluaran logika rendah
VOH : Tegangan keluaran logika tinggi
VOL(Max) : Tegangan keluaran logika rendah maksimum
VOH(Min) : Tegangan keluaran logika tinggi minimum
AC Switching Parameters
fmax : frekuensi maksimum
tPLH : Tundaan peralihan rendah ke tinggi
tPHL : Tundaan peralihan tinggi ke rendah
tW : lebar pulsa
th : waktu hold
ts : waktu set-up
Spesifikasi Umum TTL
Tegangan Catuan (VCC) : 5 VDC ± 5%
Tegangan keluaran logika 0 (VOL) : 0,2 V
Tegangan keluaran logika 1 (VOH) : 3,0 V
Kekebalan derau : 1,0 V
 Characteristic
Series Output
State Standard Totem-pole Each standard
or Darlington output input emitter

Logical 1 Iload = – 400uA IIH = 40uA max

54 / 74 VOH = 2.4V min at Vin = 2,4V
Logical 0 Isink = 16mA IIL = –1.6mA max
VOL = 0,4V max at Vin = 0.4V
Logical 1 Iload = – 500uA IIH = 50uA max
54H / 74H VOH = 2.4V min at Vin = 2,4V
Logical 0 Isink = 20mA IIL = – 2 mA max
VOL = 0,4V max at Vin = 0.4V
Logical 1 Iload = – 100uA IIH = 10uA max
54L/74L VOH = 2.4V min at Vin = 2,4V
Logical 0 Isink = 2mA IIL = – 0.18 mA max
VOL = 0,4V max at Vin = 0.4V
Spesifikasi 7400 Quad 2-input NAND Gate
Fan-In : 1.0 V
CC
7400

Fan-out : 10.0 14 13 12 11 10 7 8

ICCH : 8 mA
ICCL : 22 mA
tPLH : 22 nS
1 2 3 4 5 6 7
TPHL : 15 nS GND

Spesifikasi 7402 Quad 2-input NOR Gate

Fan-In : 1.0 V
7402
CC
Fan-out : 10.0 14 13 12 11 10 7 8
ICCH : 16 mA
ICCL : 27 mA
tPLH : 15 nS
TPHL : 15 nS 1 2 3 4 5 6 7
GND
Dari data diatas dapat dilihat bahwa satu gerbang NAND dapat men-
drive sampai 10 gerbang NAND atau NOR maksimum.
1

10
Tundaan Propagasi (Propagation Delay)

VIN VIN

tPHL tPLH tPLH tPHL

VOUT VOUT

Fungsi Membalik Fungsi Tak Membalik

7473 Dual JK Flipflop
GND
7473
14 13 12 11 10 7 8

14 J Q 12 7 J Q 5
_
J Q Q K CLR CP
1 CP 8 CP
_
CP CLR K Q Q J
_ _
3 K Q 13 10 K Q 6
CLR CLR
1 2 3 4 5 6 7
VCC 2 7

PINOUT LOGIC SYMBOL

Terdiri dari dua buah JK flipflop yang independen. Masing-masing

dilengkapi dengan masukan CLR (clear) untuk me-reset flipflop
terlepas dari nilai masukan Cp, J dan K.
7490 BCD Counter
Q0 Q1 Q2 Q3
14 13 12 11 10 7 8

IN-A NC Q0 Q3 GND Q1 Q2

7490 IN-A Mod-2 Mod-5

IN-B R0(1) R0(2) NC VCC R9(1) R9(2)

1 2 3 4 5 6 7
IN-B
PINOUT LOGIC SYMBOL

Terdiri dari dua buah pencacah (counter). Pencacah pertama adalah

pencacah modulus-2 sedangkan pencacah kedua adalah pencacah
modulus-5.
Jika Q0 dihubungkan ke IN-B dan dipicu dari IN-A maka pencacah
akan berfungsi sebagai pencacah BCD.
Jika Q3 dihubungkan ke IN-A dan dipicu dari IN-B maka pencacah
akan berfungsi sebagai pembagi-10 yang simetri.
 1 2 3 4 5 6 7 8 9 0 1 2
CP

Q0

Q1

Q2

Q3

TIMING DIAGRAM PENCACAH BCD

1 2 3 4 5 6 7 8 9 0 1 2
CP

Q1

Q2

Q3

Q0

TIMING DIAGRAM PEMBAGI-10

 R9(1)
R9(2)

PS PS
J Q J Q J Q R Q

INPUT
CP CP CP CP
A
_ _ _ _
K Q K Q K Q S Q
CLR CLR CLR CLR

INPUT
B
R0(1)
R0(2)
Q0 Q1 Q2 Q3

LOGIC DIAGRAM
ELEKTRONIKA DIGITAL

T. AHRI BAHRIUN
 Textbook
• Integrated Electronics
Penulis : Millan-Halkias
Penerbit : McGraw-Hill
 Analog vs Digital
• Pada sistem Analog, setiap nilai (masukan atau
keluaran) memiliki arti. Nilai ini berkisar dari
suatu harga minimum sampai suatu harga
maksimum.
• Pada sistem Digital, nilai yang berarti hanyalah
nilai minimum dan nilai maksimum. Nilai-
nilai yang terletak diantaranya tidak berarti.
• Sistem digital dapat diimplementasikan secara
elektronik, pneumatik ataupun hidraulik.
VOUT VOUT

10 5

LOGIKA-1
8 4

6 3

4 2

2 1

LOGIKA-0
VIN VIN
1 2 3 4 5 1 2 3 4 5

PENGUAT LINIER INVERTER

 Nilai masukan dan keluaran
• Sesuai namanya, sistem digital berfungsi secara
digital. Sistem ini menggunakan peralatan yang
hanya memiliki dua keadaan (true atau false)
sebagai masukan dan keluarannya. Sebagai
contoh, suatu katup hanya bisa terbuka 100%
atau tertutup 100%, tetapi tidak diantaranya.
• Pada sistem elektronik, suatu transistor hanya
boleh menyumbat (cutoff ) atau jenuh (saturate),
tidak boleh berada didaerah aktip.
 Besaran Digital
• Pada sistem digital, nilai atau keadaan
dinyatakan dengan berbagai cara, antara lain
seperti yang ditampilkan pada Tabel berikut :

1 2 3 4 5
Keadaan 1 True High 1 Close Excited
Keadaan 2 False Low 0 Open Not-excited
 Kisar Tegangan
• Tegangan kolektor cutoff (VCE(off))dan saturate (VCE(sat))
dari suatu transistor selalu berbeda dari satu transistor
dengan transistor lain.
• Untuk mengatasi masalah ini, suatu nilai logika
umumnya dinyatakan berupa kisar tegangan.
• Sebagai contoh, semua tegangan yang bernilai antara
0V sampai 0,4V dianggap sebagai logika-0 dan semua
tegangan yang bernilai antara 3V sampai 5V dianggap
sebagai logika-1.
• Tegangan yang terletak diantara 0,4V sampai 3V tidak
memiliki nilai yang pasti dan harus dihindari atau tidak
boleh terjadi.
 Logika Positip dan Logika Negatip
• Sistem Digital bisa menganut Logika Positip
atau Negatip.
• Pada sistem yang menganut Logika Positip,
tegangan yang lebih positip (tinggi) dianggap
sebagai logika-1.
• Pada sistem yang menganut Logika Negatip,
tegangan yang lebih negatip (rendah)
dianggap sebagai logika-1.
 Komponen Dasar
• Pada suatu sistem digital, proses (pengolahan
data) dilaksanakan oleh gerbang-gerbang seperti
AND, OR, EXOR, NOT dan kombinasi-
kombinasinya serta FLIPFLOP.
• Gerbang-gerbang ini hanya mengenal besaran-
besaran Biner yang terdiri ‘0’ (nol) dan ‘1’ (satu).
Pada sistem digital elektronik, besaran-besaran
ini dinyatakan dengan tegangan. Misalnya 0V
sampai 0,4V untuk logika-0 dan 3V sampai 5V
untuk logika-1.
Kisar Tegangan vs Nilai Logika Positip
Keluaran vs Masukan pada Inverter
 Fungsi NOT
• Fungsi atau gerbang NOT dapat
diimplementasikan dengan sebuah transistor
Bipolar.
 Beberapa Istilah
• VOL : tegangan keluaran logika-0
• VOH : tegangan keluaran logika-1
• VIL : tegangan masukan logika-0
• VIH : tegangan masukan logika-1
• Jika transistor menyumbat maka VC = VOH
• Jika transistor jenuh maka VC = VOL
• Jika 0V ≤ VIN < 0,7V → IB = 0 sehingga IC = 0.
Akibatnya VC = VOH ≈ VCC
• Jika VIN ≥ 0,7V → IB akan mengalir sehingga
pada kolektor akan mengalir arus IC = β.IB
sehingga tegangan kolektor menjadi :
VC = VCC – IC.RC
• Jika IC cukup besar maka transistor akan jenuh
sehingga VC = VOL = VCE(sat) ≈ 0,2V
IC(sat) = VCC/RC
 Kondisi berbeban
VCC VCC

IC RC RC IL RL

VOUT VOUT

IC

IB IB

VIN VIN
RB IL RL RB

BEBAN TERHUBUNG KE GND BEBAN TERHUBUNG KE VCC

Keluaran dari suatu gerbang umumnya selalu

berbeban. Beban bisa terhubung ke GND atu VCC.
Oleh karena itu arus beban perlu diperhitungkan
agar tegangan keluaran dapat memenuhi nilai VOL
dan VOH yang dibutuhkan.
 Jenis pembebanan
• Jika beban terhubung ke GND maka gerbang
harus mampu mencatu arus (source).
• Jika beban terhubung ke VCC maka gerbang
harus mampu menyedot arus (sink).
 Beban terhubung ke GND
• Jika transistor menyumbat (IC = 0) maka
VC = VOH= VCC.(RL/(RL+RC)
• Jika transistor jenuh maka IC = (VCC/RC)
VC = VOL = VCE(sat) ≈ 0,2V (tergantung pada
transistor yang digunakan)
 Beban terhubung ke VCC
• Jika transistor menyumbat (IC = 0) maka
VC = VOH ≈ VCC
• Jika transistor jenuh maka
IC = (VCC/RC) + IL
• Jika beban resistip maka
IC = VCC/(RC//RL)
dan VC = VOL = VCC – IC.(RC//RL)
 Interface TTL dengan CMOS
TTL ke CMOS
Karena impedansi masukan CMOS sangat besar maka
keluaran TTL dapat dihubungkan langsung ke masukan
CMOS jika tegangan catuan sama (5VDC).
TTL

CMOS

TTL

Tegangan catu sama

Jika gerbang CMOS menggunakan tegangan catu yang
lebih rendah maka diperlukan rangkaian interface guna
menurunkan tegangan keluaran dari TTL.
C1
VCC=+5V VDD=+3V

R1
TTL

R2 CMOS

VCC > VDD

R1 dan R2 berfungsi untuk membagi tegangan keluaran

TTL agar berkisar antara 0 hingga 3VDC. C1 berfungsi
untuk mengkompensasi kapasitansi masukan CMOS.
Jika CMOS menggunakan tegangan catu yang lebih tinggi
maka diperlukan buffer.
+15V

R3
+5V

Q1
CMOS
R1
TTL

R2

Transistor Q1 berfungsi sebagai penguat membalik.

Tegangan keluaran tinggi/rendah dari TTL akan memberi
arus bias pada Q1 sehingga jenuh/menyumbat. Kisar
tegangan kolektor adalah 0V hingga 15V.
CMOS ke TTL
Membutuhkan buffer atau level translator yang disediakan
khusus untuk itu , yaitu 4104, 4049 (membalik) dan 4050
(tak membalik).
Masing-masing gerbang dapat men-drive hingga 2 gerbang
TTL standard.
Transistor bipolar juga dapat digunakan sebagai interface
CMOS ke TTL.
+5V

R3
+15V

Q1
TTL
R1
CMOS

R2

Perlu diperhatikan bahwa transistor berfungsi sebagai

inverter.
 Tahapan perancangan
Perancangan selalu diawali dengan penentuan spesifikasi dari
rangkaian yang akan dibuat. Pada spesifikasi ini dinyatakan sifat-sifat
atau perilaku dari rangkaian tersebut. Perilaku ini dinyatakan dengan
kalimat yang menguraikan sifat-sifat dari rangkaian.
Contoh 1 : Rangkaian yang akan dibuat memiliki tiga buah tombol
tekan sebagai masukan dan tiga buah lampu sebagai keluaran.

Lampu-X dapat menyala hanya jika tombol-A ditekan dan lampu-Y

serta lampu-Z tidak menyala.
Lampu-Y dapat menyala hanya jika tombol-B ditekan dan lampu-X
serta lampu-Z tidak menyala.
Lampu-Z dapat menyala hanya jika tombol-C ditekan dan lampu-X
serta lampu-Y tidak menyala.
Dari uraian diatas diketahui bahwa rangkaian memiliki tiga masukan
dan tiga keluaran sehingga diagram baloknya dapat digambarkan..

A X

B Y

C Z

DIAGRAM BALOK

Dari uraian diatas juga dapat ditentukan persamaan untuk setiap

lampu, yaitu :
X = A.Y.Z
Y = B.X.Z
Z = C.X.Y
Persamaan ini sudah sederhana sehingga tidak perlu disederhanakan
lagi.
Dari persamaan keluaran diatas maka rangkaian yang diminta dapat
digambarkan.

Y X

X Y

X Z

Y
Implementasi dengan gerbang TTL
Masukan TTL akan berlogika-1 jika dibiarkan terbuka. Jika
menggunakan switch tekan sebagai masukan maka sebaiknya switch
menghubungkan masukan ke ground.
VCC VCC

PB
R
SW
TTL TTL

PB
R
SW

(a) (b)

Pada gambar (a) penekanan switch akan memberi masukan rendah

sehingga menghasilkan keluaran logika-1.
Pada gambar (b) jika nilai R terlalu besar maka nilai masukan selalu
tinggi sehingga penekanan switch tidak memberi perubahan keluaran.
Agar dapat menyalakan lampu atau LED maka keluaran TTL perlu
disangga dengan transistor.
VCC

IB Q IC
R1

R2

Nilai R1, R2 dan hFE dari transistor Q harus diperhitungkan agar

dengan IB yang dihasilkan, transistor dapat menjadi jenuh.
IB ≥ IC / hFE
Rangkaian lengkap
VCC VCC
X
R1
Q1
R4
Y X
A

Z R7

Y
R2
Q2
R5
X Y
B
Z
R8

Z
R3
Q3
R6
X Z
C

Y R9
Contoh 2 : Rangkaian yang akan dibuat harus dapat men-
start dan men-stop suatu pompa air dimana pompa akan
start jika isi tangki kurang dari 30% dan akan stop jika isi
tangki sudah mencapai 90%.
Dari uraian diketahui bahwa rangkaian mempunyai dua
masukan, yaitu masukan 30% dan masukan 90%. Diketahui
juga bahwa rangkaian mempunyai satu keluaran untuk
men-start / stop pompa.
P P P

A A A
90% 90% 90%

B B B
30% 30% 30%

START STOP
 PENGOSONGAN PENGISIAN

A
A
P
B
B

P
DIAGRAM BALOK
t
TIMING DIAGRAM

Pada proses pengosongan, pompa belum akan start pada saat A = 0

dan B = 1, tetapi baru akan start jika A = B = 0.
Pada proses pengisian, pompa akan terus berjalan pada saat A = 0 dan
B = 1 dan baru akan berhenti jika A = B = 1.
Oleh karena itu diperlukan suatu cara agar pompa tetap jalan pada
proses pengisian saat A = 0 dan B = 1. Untuk ini dapat digunakan
flipflop jenis RS.
Flipflop akan di-set jika A = B = 0 dan akan di-reset jika A = B = 1.
Jika menggunakan flipflop dengan gerbang NOR, maka logika yang
dibutuhkan untuk masukan R dan S adalah logika-1. Maka persamaan
masukan untuk R dan S adalah :
S = A.B = A + B
R = A.B

A R A R
A B S R B P B P
0 0 1 0
0 1 0 0
1 0 0 0
1 1 0 1
S S
Jika menggunakan flipflop dengan gerbang NAND, maka logika yang
dibutuhkan untuk masukan R dan S adalah logika-0. Maka persamaan
masukan untuk R dan S adalah :
S = A.B = A + B
S=A+B
R = A.B
R = A.B

A S
A B S R B P
0 0 0 1
0 1 1 1
1 0 1 1
1 1 1 0
R
 Penguat Basis Sekutu
• Disebut demikian karena basis dari transistor-
transistor yang digunakan terhubung ke-titik
sekutu (ground)
• Karena basis dibumikan maka masukan
diberikan ke emiter
• Keluaran diambil dari kolektor
Rangkaian dasar
Rangkaian Ekivalen
Peraga 7-segmen
Peraga 7-segmen berfungsi untuk menampilkan angka 0 sampai 9.
Segmen-segmen diberi label : a, b, c, d, e, f dan g.
a

f g b

e c

d
Dengan menyalakan segmen tertentu maka dapat ditampilkan karakter
0 sampai dengan karakter 9.

Peraga umumnya menggunakan LED (Light Emitting Diode) atau

LCD (Liquid Crystal Display). Peraga LED terdiri dari :
1. Common Anode
2. Common Cathode
 Common
a b c d e f g
Anode

Common
a b c d e f g
Cathode

Pada jenis Common Anode diperlukan driver dengan keluaran aktip

rendah (misalnya SN-7447) sedangkan pada jenis Common Cathode
diperlukan driver dengan keluaran aktip tinggi (misalnya SN-7448).
 Common Anode
VCC

a b c d e f g

R1 Ia R2 Ib R3 Ic R4 Id R5 Ie R6 If R7 Ig

Q1 Q2 Q3 Q4 Q5 Q6 Q7

Driver

Driver menggunakan transistor NPN sebagai switch untuk menyalakan

setiap segmen.
Tahanan R1 sampai R7 berfungsi untuk membatasi arus setiap segmen.
Besarnya arus segmen adalah (VCC – VF – VCE(SAT) ) / R dimana :
VF : tegangan jatuh pada LED
VCE(SAT) : VCE saturasi dari transistor
 Driver
VCC

Q1 Q2 Q3 Q4 Q5 Q6 Q7

R1 Ia R2 Ib R3 Ic R4 Id R5 Ie R6 If R7 Ig

a b c d e f g

Common Cathode

Driver menggunakan transistor PNP sebagai switch untuk menyalakan

setiap segmen.
Driver umumnya dilengkapi dengan dekoder BCD ke 7-segmen
sehingga dapat menampilkan keluaran pancacah BCD.
Tabel kebenaran SN-7447
Pencacah Decimal 1-digit
VCC

14 13 12 11 10 7 8

IN-A NC Q0 Q3 GND Q1 Q2

7490

IN-B R0(1) R0(2) NC VCC R9(1) R9(2)

1 2 3 4 5 6 7

a b c d e f g PINOUT

SN-7447 Q0 Q1 Q2 Q3

D C B A

QD QC QB QA IN-A Mod-2 Mod-5

INB
SN-7490
INA Clock
R9(1) R9(2) R0(1) R0(2) IN-B
LOGIC SYMBOL
Reset
Dengan menghubungkan QA ke INB maka SN-7490 akan menjadi
pencacah BCD. Keluaran dari pencacah di-dekode oleh SN-7447
mejadi format 7-segmen dan diteruskan ke peraga LED 7-segmen
common anode. Arus segmen dibatasi oleh tahanan yang terpasang
seri dengan LED.
Peralihan logika-1 ke logika-0 pada INA akan mengakibatkan
pencacah mencacah sehingga isinya bertambah satu. Pada pulsa
kesepuluh isi pencacah akan kembali menjadi nol.
Logika-1 pada masukan R0(1) dan R0(2) akan me-reset pencacah
sehingga isinya menjadi nol.
Agar tidak berfungsi maka masukan R9(1) dan R9(2) dihubungkan ke
ground sehingga selalu berlogika-0.
Pencacah Decimal 3-digit
VCC VCC VCC

a b c d e f g a b c d e f g a b c d e f g

SN-7447 SN-7447 SN-7447

D C B A D C B A D C B A

QD QC QB QA QD QC QB QA QD QC QB QA
INB INB INB
SN-7490 SN-7490 SN-7490
INA INA INA Clock
R9(1) R9(2) R0(1) R0(2) R9(1) R9(2) R0(1) R0(2) R9(1) R9(2) R0(1) R0(2)

Reset
Pulsa clock diberikan pada pencacah satuan (paling kanan). Pada
pulsa clock ke-10, keluaran QD akan turun sehingga memicu pencacah
puluhan sehingga isinya bertambah satu. Demikian pula pada pulsa
clock ke-20, ke-30 sampai ke-90.
Pada pulsa clock ke-100, isi pencacah puluhan akan kembali menjadi
nol sehingga keluaran QD akan turun dan memicu pencacah ratusan
sehingga isi pencacah ini bertambah satu. Demikian pula pada pulsa
ke-200, ke-300 sampai dengan ke-900.
Pada pulsa clock ke-1000, Isi semua pencacah akan kembali nol. Jika
ada pencacah ke-4 (puluhan ribu) maka isi pencacah ini akan
bertambah satu.
Karena pemicuan terjadi beruntun maka pencacah ini termasuk jenis
pencacah tak serempak dan disebut sebagai Ripple Carry Counter.
Jam Digital
Jam digital sebenarnya adalah pencacah yang mendapat satu pulsa per
detik (jam 6-digit) atau satu pulsa per menit (jam 4-digit).
Pada jam 6-digit format tampilan adalah JJ:MM:DD, dimana :
JJ adalah jam, MM adalah menit dan DD adalah detik. Pencacah detik
adalah pencacah modulus-10 karena menghitung dari 0 sampai dengan
9 sedangkan pencacah puluhan detik adalah pencacah modulus-6
karena menghitung dari 0 sampai dengan 5. Dengan demikian maka
tampilan terbesar detik adalah 59.
Pencacah untuk menit juga terdiri dari pencacah modulus-10 untuk
menit dan pencacah modulus-5 untuk puluhan detik. Dengan demikian
maka tampilan terbesar menit juga 59.
Untuk pencacah jam harus digunakan pencacah modulus 24 karena
kedua digit dari jam harus dapat menghitung dari 0 sampai dengan 23,
untuk mode 24 jam.
Untuk mode 12 jam diperlukan teknik khusus karena pencacah harus
dapat menghitung dari 1 sampai 12 dan kembali ke 1.
 Jam Jam Menit Menit Detik Detik
Puluhan Satuan Puluhan Satuan Puluhan Satuan

a b c d e f g a b c d e f g a b c d e f g a b c d e f g a b c d e f g a b c d e f g
Decoder/ Decoder/ Decoder/ Decoder/ Decoder/ Decoder/
Driver Driver Driver Driver Driver Driver
D C B A D C B A D C B A D C B A D C B A D C B A

QB QA QD QC QB QA QD QC QB QA QD QC QB QA QD QC QB QA QD QC QB QA

MOD-24 CP MOD-6 CP MOD-10 CP MOD-6 CP MOD-10 CP

OSCILLATOR
1 Hz
 Jam Jam Menit Menit
Puluhan Satuan Puluhan Satuan

a b c d e f g a b c d e f g a b c d e f g a b c d e f g
Decoder/ Decoder/ Decoder/ Decoder/
Driver Driver Driver Driver
D C B A D C B A D C B A D C B A

QB QA QD QC QB QA QD QC QB QA QD QC QB QA

MOD-24 CP MOD-6 CP MOD-10 CP

OSCILLATOR
: 60
1 Hz
Pencacah Modulus-24

QD QC QB QA QD QC QB QA

PULUHAN CP SATUAN CP

R0(1) R0(2) R0(1) R0(2)

Pada pulsa clock ke-24, keluaran QC dari pencacah satuan dan

keluaran QB dan pencacah puluhan akan tinggi sehingga keluaran dari
gerbang AND akan tinggi sehingga me-reset kedua pencacah. Dengan
demikian maka pencacah hanya dapat mencacah dari 0 sampai 23 dan
kembali ke 0.
Jam digital dengan mode 12 jam

Pada dasarnya sama dengan jam digital mode 24 jam. Perbedaan

hanya terletak pada pencacah jam yang menghitung dari 1 sampai
dengan 12.
Pencacah ini harus terdiri dari dua bagian. Bagian pertama yang
mencacah satuan merupakan pencacah BCD, karena harus dapat
menghitung dari 0 sampai dengan 9 dan harus dapat dapat di-preset ke
1 pada pulsa ke-13.
Bagian kedua pencacah modulus-2 karena harus dapat menghitung
sampai dengan 1. Untuk ini dapat digunakan sebuah flipflop.
Pencacah modulus-13 yang dapat dipreset ke 1

Q QD QC QB QA
J
CLR CP LD MOD-10 CP
K
DD DC DB DA

VCC

Pada pulsa clock ke-13, semua masukan gerbang AND akan tinggi
sehingga keluarannya tinggi dan me-reset flipflop JK dan mem-preset
pencacah Mod-10 ke nilai awal 1.
Rangkaian NAND VCC

RC

Z
RB
A QA

RB
B QB

Gambar 1.3. Rangkaian NAND rumpun RTL

Keluaran Z akan = 0 jika masukan A dan B keduanya tinggi, sehingga

transistor A dan B keduanya jenuh. Jika salah satu atau kedua
masukan rendah maka salah satu atau kedua transistor akan
menyumbat sehingga keluaran akan menjadi tinggi.
 Transistor Bipolar
• Terdiri dari 3 lapisan bahan semikonduktor yang
masing-masing disebut :
- Emiter
- Basis
- Kolektor
 Transistor NPN
Pada transistor NPN, Basis terbuat dari bahan yang
bersifat positip (kekurangan elektron) sementara
Emiter dan Kolektor terbuat dari bahan yang bersifat
negatip (kelebihan elektron).
 Transistor PNP
Pada transistor PNP, Basis terbuat dari bahan yang
bersifat negatip (kelebihan elektron), sementara
Emiter dan Kolektor terbuat dari bahan yang bersifat
positip (kekurangan elektron).
Jika ditinjau dari hubungan Emiter, Basis dan
Kolektor, maka hubungan Basis dengan Emiter dan
Basis dengan Kolektor masing-masing membentuk
sebuah Dioda.
 Membias Transistor
Agar dapat menghantar, maka transistor harus di-
bias maju (diberi arus panjar).

ELEKTRON
ELEKTRON KOLEKTOR
EMITER

ELEKTRON
BASIS
 Aliran Arus
Aliran arus adalah berlawanan dengan arah aliran
elektron.
Dari gambar sebelumnya terlihat bahwa pada
transistor jenis NPN, arus Emiter adalah sama
dengan jumlah dari arus Kolektor dengan arus
Basis, atau :
IE = IC + IB
αDC adalah perbandingan arus Kolektor dengan arus
Emiter, atau :
αDC = IC / IE
βDC adalah perbandingan arus Kolektor dengan arus
Basis, atau :
βDC = IC / IB

βDC = αDC / (1 – αDC) dan αDC = βDC / (βDC + 1)

Rangkaian Common Emitter
 Simbol Transistor NPN
C
IE = IC + IB
IC
IB IC = βDC.IB

B Maka IE = IB(βDC +1)

IE Jika βDC >>1,

E maka : IC ≈ IE
KARAKTERISTIK TRANSISTOR
BIPOLAR
KURVA BASIS
KURVA PENGUATAN ARUS
CUTOFF DAN BREAKDOWN
TEGANGAN SATURASI
 TITIK KERJA
(OPERATING POINT)
Titik Sumbat dan Saturasi
Titik Sumbat : Titik dimana tranistor berhenti
menghantar atau titik dimana IC = 0.

Titik Saturasi : Titik dimana arus kolektor

mencapai nilai maksimum, yaitu :
IC = VCC / RC

Daerah aktip (Compliance) adalah daerah yang

terletak diantara titik sumbat dengan titik
saturasi.
 Transistor sebagai Switch
• Transistor dapat digunakan sebagai
pengganti switch.
• Pada penggunaannya sebagai switch,
transistor dioperasikan hanya pada titik
sumbat (switch terbuka), atau pada titik
saturasi (switch tertutup).
• Dengan kata lain, transistor tidak pernah
dioperasikan pada daerah aktipnya.
Transistor difungsikan sebagai switch :
• Jika menyumbat = switch terbuka
• Jika saturasi = switch tertutup
 IB = (VBB – VBE) / RB

IC(SAT) = VCC / RC

Agar bisa saturasi, arus basis harus cukup besar, yaitu :

IB(MIN) ≥ IC(SAT) / β
IB = (5V – VBE) / RB β (MIN) = IC / IB
= (5V – 0,7V) / 3K = 13 / 1,43
= 1,43 mA = 9,09

IC = (VCC – VF(LED) ) / RC
= (15V – 2V) / 1K
= 13 mA
Transistor sebagai sumber arus

IC = (VCC – VCE) / (RC + RE)

IE = (VBB – VBE) / RE
Jika β >> 1 maka IC ≈ IE = (VBB – VBE) / RE
Kolektor merupakan sumber arus konstan, dimana
besarnya arus kolektor ditentukan oleh RE.
 +5V
IE = (VBB – VBE) / RE
= (2V – 0,7V) / 100Ω
= 13 mA

+2V
IC = αDC.IE
= 0,9 x 13 mA
100 =11,7 mA

Jika b >> 1 maka :

IC ≈ IE = 13 mA

Pada rangkaian ini, VF dari LED tidak menentukan

besarnya arus kolektor atau arus LED.
 &ƵŶŐƐŝE

&ƵŶŐƐŝEĚŝƉĞƌŽůĞŚĚĞŶŐĂŶŵĞŶŐŐƵŶĂŬĂŶĚƵĂ
ďƵĂŚĚŝŽĚĂĚĂŶƐĞďƵĂŚƉƵůůͲƵƉ ƌĞƐŝƐƚŽƌ͘
• :ŝŬĂs сs сϬї/ϭ с/Ϯ с/^ͬϮ
ŵĂŬĂsY уϬ͕ϳsї>ŽŐŝŬĂͲϬ
• :ŝŬĂs сϱs͕s сϬї/ϭ сϬĚĂŶ/Ϯ с/^
ƐĞŚŝŶŐŐĂsY уϬ͕ϳsї>ŽŐŝŬĂͲϬ
• :ŝŬĂs сϬ͕s сϱsї/ϭ с/^ ĚĂŶ/Ϯ сϬ
ƐĞŚŝŶŐŐĂsY уϬ͕ϳsї>ŽŐŝŬĂͲϬ
• :ŝŬĂs с s сϱsї/ϭ с/Ϯ сϬ
ƐĞŚŝŶŐŐĂsY уs ї>ŽŐŝŬĂͲϭ
dĂďĞů<ĞďĞŶĂƌĂŶ
  Y
Ϭ Ϭ Ϭ
Ϭ ϭ Ϭ
ϭ Ϭ Ϭ
ϭ ϭ ϭ
 DĂƐĂůĂŚWĞŵďĞďĂŶĂŶ
• WĂĚĂďĂŚĂƐĂŶƐĞďĞůƵŵŶLJĂŵĂƐĂůĂŚ
ƉĞŵďĞďĂŶĂŶŵĂƐŝŚĚŝĂďĂŝŬĂŶ͘WĂĚĂŬĞĂĚĂĂŶ
ƐĞďĞŶĂƌŶLJĂ͕ƐƵĂƚƵƌĂŶŐŬĂŝĂŶ;ĚĂůĂŵŚĂůŝŶŝ
ŐĞƌďĂŶŐůŽŐŝŬĂͿƐĞůĂůƵĚŝďĞďĂŶŝ͘ĞďĂŶŝŶŝ
ĂŬĂŶŵĞŶĂƌŝŬĂƌƵƐĚĂƌŝŐĞƌďĂŶŐ͘ƌƵƐďĞďĂŶ
LJĂŶŐƚĞƌůĂůƵďĞƐĂƌĚĂƉĂƚŵĞŶLJĞďĂďŬĂŶŶŝůĂŝ
ƚĞŐĂŶŐĂŶŬĞůƵĂƌĂŶƚŝĚĂŬŵĞŵĞŶƵŚŝŶŝůĂŝůŽŐŝŬĂ
LJĂŶŐƐĞŚĂƌƵƐŶLJĂ͘
 RL
:ŝŬĂs сsсs ŵĂŬĂ͗ VOUT = VCC
RL + RPU
ŐĂƌsKhd уs ŵĂŬĂZWh ффZ>
 &ƵŶŐƐŝEE
9&&

5& ,&
538 ,6
4
, ,5 ,%
;
$ 4
' 5
5 ,5
,

%
'

&ƵŶŐƐŝEEĚŝƉĞƌŽůĞŚĚĞŶŐĂŶŵĞŶŐŐƵŶĂŬĂŶĚƵĂ
ďƵĂŚĚŝŽĚĂ͕ƐĞũƵŵůĂŚƌĞƐŝƐƚŽƌĚĂŶƐĞďƵĂŚƚƌĂŶƐŝƐƚŽƌ͘
&ƵŶŐƐŝdĂŚĂŶĂŶZϭĚĂŶZϮ
:ŝŬĂƐĂůĂŚƐĂƚƵŵĂƐƵŬĂŶƌĞŶĚĂŚ;ϬsŽůƚͿŵĂŬĂ
ƚĞŐĂŶŐĂŶƉĂĚĂƚŝƚŝŬyƐĞŬŝƚĂƌϬ͕ϳs͘dĞŐĂŶŐĂŶ
ŝŶŝƚŝĚĂŬŵĞŶũĂŵŝŶďĂŚǁĂƚƌĂŶƐŝƐƚŽƌĂŬĂŶ
ĐƵƚŽĨĨ͘ZϭĚĂŶZϮŵĞŵďĂŐŝƚĞŐĂŶŐĂŶŝŶŝ
ƐĞŚŝŶŐŐĂƚĞŐĂŶŐĂŶƉĂĚĂďĂƐŝƐŵĞŶũĂĚŝ͗
s сsy͘ZϮͬ;Zϭ нZϮͿ
:ŝŬĂZϭ сZϮ ŵĂŬĂs сϬ͕ϯϱsїdƌĂŶƐŝƐƚŽƌ
ĂŬĂŶĐƵƚŽĨĨ͘
• dĞŐĂŶŐĂŶƉĂĚĂƚŝƚŝŬͲyĂĚĂůĂŚŵĞƌƵƉĂŬĂŶ
ĨƵŶŐƐŝEĚĂƌŝŵĂƐƵŬĂŶĚĂŶ͘dĞŐĂŶŐĂŶ
ŝŶŝƐĞůĂŶũƵƚŶLJĂĚŝͲŝŶǀĞƌƚ ŽůĞŚƚƌĂŶƐŝƐƚŽƌYϭ
ƐĞŚŝŶŐŐĂƚĞŐĂŶŐĂŶŬŽůĞŬƚŽƌ;YͿŵĞƌƵƉĂŬĂŶ
ĨƵŶŐƐŝEEĚĂƌŝŵĂƐƵŬĂŶĚĂŶ͘

  Y
Ϭ Ϭ ϭ
Ϭ ϭ ϭ
ϭ Ϭ ϭ
ϭ ϭ Ϭ
 MOS dan CMOS
D D D D

G G
G G

S S S S

N -Channel P -Channel

Gambar 1.11. Simbol MOSFET

Berbeda dengan TTL, rumpun ini menggunakan transistor jenis
MOSFET (Metal Oxide Semiconductor Field Effect Transistor)
sebagai piranti aktipnya. MOSFET ini terdiri dari N-Channel dan P-
Channel.
Karena menggunakan efek medan maka impedansi masukan dari
transistor ini sangat besar. Oleh karena itu transistor ini sangat peka
terhadap muatan listrik statis.
 IIN MOSFET

ROUT
VIN RIN

Gambar 1.12. Rangkaian ekivalen MOSFET

Untuk sebarang nilai RIN maka besarnya tegangan masukan VIN adalah
VIN = IIN x RIN
Jika RIN = ’ maka
VIN = IIN x ’
=’
Tegangan masukan yang terlalu besar akan merusak isolasi gate dari
transistor. Oleh karena itu rangkaian masukan dari transistor ini harus
diproteksi.
Proteksi Masukan

VDD Untuk memproteksi masukan

gerbang dari tegangan lebih yang
D1 Q1
disebabkan oleh lucutan muatan
R _
A G Z=A
statis, digunakan rangkaian
proteksi yang umumnya terdiri
D2 Q2 dari tahanan sebagai pembatas
arus dan dioda sebagai pembatas
tegangan.

Dioda D1 dan D2 berfungsi sebagai clamping dioda. Jika tegangan

masukan > VDD maka D1 akan menghantar sehingga tegangan G akan
dibatasi sebesar VDD + VF.
Jika tegangan masukan < GND maka D2 akan mengahntar sehingga
tegangan G akan dibatasi sebesar –0,7V.
Contoh-contoh Rangkaian dengan MOSFET

VDD VDD

Q2 Q4

Y Y
Q1 Q2 Q3

A Q1 A B C

(a) Gerbang NOT (b) Gerbang NOR

Pada gambar (a) transistor Q2 berfungsi sebagai sumber arus konstan

(pengganti tahanan. Besarnya tegangan Y ditentukan oleh konduktansi
transistor Q1.
Pada gambar (b) transistor Q4 yang berfungsi sebagai sumber arus
konstan. Tegangan Y akan tinggi jika Q1, Q2 dan Q3 tidak
menghantar.
 Contoh-contoh rangkaian dengan CMOS
VDD VDD
Q1

VDD A Q2 A Q2
__
Z = AB
Q1
S
B Q3 B Q3
D
_ ____
A Z=A Q1 Z=A+B
Q2
D
Q4 Q4
S

(a) NOT (b) NOR (c) NAND

Disini digunakan transistor komplemen. Pada gambar (a) transistor

Q1 adalah jenis PMOS sedangkan transistor Q2 adalah jenis NMOS.
Jika tegangan A rendah maka Q1 menghantar dan Q2 menyumbat
sehingga tegangan Z akan tinggi.
Sebaliknya jika tegangan A tinggi maka Q1 menghantar dan Q2
menyumbat sehingga tegangan Z akan rendah.
Spesifikasi Standard
Rating Maksimum Absolut
Supply DC VDD -0,5V sampai +18VDC
Tegangan masukan VIN -0,5V sampai VDD + 0,5VDC
Arus masukan DC IIN “10 mADC
Temperatur penyimpanan TS -65 sampai 1500C

Kondisi Operasi Yang Dianjurkan

Supply DC VDD +3V sampai +15VDC
Temperatur kerja TA
Versi Militer -55 sampai +1250C
Versi Komersial -40 sampai +850C
Delay Propagasi dan Delay Transien

tTLH
90%

VIN 50%

10%

tPHL tPLH

90%

VOUT 50%

10%
tTHL

Fungsi Membalik
Buffered dan Nonbuffered
CMOS terdiri dari dua jenis, yaitu :
• Buffered
• Nonbuffered

Jenis Buffered dilengkapi dengan penguat pada bagian keluarannya

untuk meningkatkan kemampuannya
Perbandingan CMOS dengan keluarga lain
Pengaruh Beban Kapasitip terhadap Delay Propagasi
Pengaruh Tegangan catu pada delay propagasi
4001 dan 4002
CD4007 Dual Complementary Pair plus Inverter
4013 Dual D Flip-flop
 4016 Quad Bilateral Switch
Setiap kemasan mengandung empat buah analog switch. Harus dijaga
agar tegangan masukan selalu berkisar antara VDD dan GND.
4017
4020 14 Stage Binary Counter
4026 Dual JK Flip-flop
4029 Synchronous Up/Down Counter
4510 Presettable Up/Down
Decade Counter
4511 BCD to 7-segment latch/decoder/driver
4518 Dual BCD Counter
 PERANCANGAN SISTEM DIGITAL
Rangkaian Logika
Pernantin Tarigan
Edisi ke-2
USU Press

Designing with TTL Integrated Circuits

Texas Instruments Inc.
McGraw Hill International

TTL Data Book

Fairchild Semiconductor

CMOS Data Book

Fairchild Semiconductor
 I. Pendahuluan

Implementasi sistem digital dapat menggunakan :

•Mikroprosesor (Embedded System)
•Diskrit (Hardwired)
Dasar Pertimbangan :
•Kecepatan proses
•Perobahan (perilaku) rangkaian
•Lama waktu perancangan
Mikroprosesor
Kecepatan proses lebih lambat karena perintah-perintah
dilaksanakan satu persatu. Perilaku rangkaian lebih
mudah untuk diubah karena hanya perlu mengubah
program. Waktu perancangan relatip lebih lama karena
harus merancang perangkat keras dan perangkat lunak.
Pilihan :
1. Mikroprosesor
2. Mikrokontroler
Dasar pertimbangan :
• Jumlah I/O
• Kapasitas memori
• Ukuran fisik perangkat
Diskrit
Kecepatan proses lebih cepat karena data dapat diproses secara
serempak. Perilaku rangkaian lebih sulit untuk diubah karena harus
mengubah rangkaian. Waktu perancangan relatip lebih singkat karena
hanya perlu merancang perangkat keras.
Pilihan :
1. TTL
2. CMOS
3. DTL
4. RTL
5. ECL
6. I2L
Dasar pertimbangan :
• Disipasi daya (power dissipation)
• Waktu tunda (delay time)
• Kekebalan derau (noise immunity)
 2. Rumpun-rumpun Logika
Ditinjau dari rangkaian elektronika yang
membentuknya maka gerbang-gerbang logika dapat
dikelompokkan menjadi beberapa kelompok, antara lain
ialah :
1. RTL (Resistor Transistor Logic)
2. DTL (Diode Transistor Logic)
3. TTL (Transistor Transistor Logic)
4. CTL (Complementary Transistor Logic)
5. ECL Emitter Coupled Logic)
6. MOS (Metal Oxide Semiconductor)
7. CMOS (Complementary Metal Oxide Semiconductor)
8. I2L (Integrated Injection Logic)
Perbedaan umumnya terletak pada :
1. Aras tegangan logika (logic level voltage)
2. Tegangan ambang (threshold voltage)
3. Waktu tunda (delay time)
4. Disipasi daya (power dissipation)
5. Batas derau (noise margin)
6. Suhu kerja (Operating temperature)
7. Fan in dan fan out
Aras tegangan logika adalah besarnya tegangan untuk
nilai logika 1 dan logika 0.
Tegangan ambang adalah peralihan tegangan dari logika 0
ke logika 1 dan sebaliknya.
Waktu tunda adalah selisih waktu antara perubahan pada
masukan dengan berubahnya keluaran.
Disipasi daya adalah besarnya daya yang diserap bila
bekerja dengan duty cycle sebesar 50% pada frekuensi
tertentu.
Batas derau adalah simpangan tegangan maksimum yang
dapat diterima tanpa mengubah keadaan (state).
Suhu kerja adalah kisar suhu dimana perangkat masih
dapat bekerja dengan baik.
Fan in adalah satuan (unit) masukan dan fan out adalah
satuan keluaran dari gerbang standar.
Transistor sebagai sakelar
VCC

RC IC

VC
RB
Vin

IB
IE

Gambar 1.1. Rangkaian dasar transistor sebagai sakelar

Dalam pengunaannya sebagai sakelar, transistor dioperasikan hanya
pada dua keadaan, yaitu menyumbat (cutoff) dan jenuh (saturate).
Besarnya tegangan dan arus kolektor adalah :
VC = VCC – IC.RC
IC = β.IB
Dalam keadaan menyumbat : IC = 0
VC = VCC
Agar IC = 0 maka IB harus = 0.
Dalam keadaan jenuh : VC = 0
IC.RC = VCC
atau IC = VCC / RC
Agar IC = VCC / RC maka IB harus • (VCC / RC) / β
atau IB(min) = (VCC / RC) / β

Maka besarnya VC dapat diatur dari 0 hingga VCC dengan mengatur

IB. Pada rangkaian logika, rangkaian ini dapat digunakan sebagai
gerbang NOT.
 RESISTOR TRANSISTOR LOGIC
Rangkaian NOR
Rangkaian ini terdiri dari transistor bipolar dan tahanan.
VCC

RC

Z
RB ICA ICB RB
A QA QB B

Gambar 1.2. Rangkaian NOR rumpun RTL

Keluaran Z hanya bisa tinggi jika dan hanya jika masukan A dan B
keduanya rendah sehingga kedua transistor menyumbat. Jika salah
satu masukan tinggi maka transistor yang bersangkutan akan jenuh
sehingga tegangan keluaran Z menjadi = 0.
Rangkaian NAND VCC

RC

Z
RB
A QA

RB
B QB

Gambar 1.3. Rangkaian NAND rumpun RTL

Keluaran Z akan = 0 jika masukan A dan B keduanya tinggi, sehingga

transistor A dan B keduanya jenuh. Jika salah satu atau kedua
masukan rendah maka salah satu atau kedua transistor akan
menyumbat sehingga keluaran akan menjadi tinggi.
Fungsi OR
Karakteristik Dioda

Dioda baru akan menghantar

jika VA ≥ VK + 0,7V
atau VAK ≥ 0,7V
 Fungsi OR dengan Dioda
• Fungsi OR dapat diimplementasikan dengan bebagai
cara, salah satunya adalah dengan Dioda.
Tahanan RPD berfungsi sebagai
Pull Down Resistor. Tahanan
ini akan “menarik” titik Q ke
GND sehingga VQ akan ≈ 0 jika
tidak ada arus dari D1 atau D2.
Perhatikan bahwa rangkaian
ini hanya dapat mencatu arus
(source).
• Jika VA = VB = 0 maka VQ = 0
• Jika VA positip maka VQ = VA – 0,7V
• Jika VB positip maka VQ = VB – 0,7V
• Jadi jika salah satu atau kedua masukan positip
maka VQ = VIN – 0,7V
• Jika tegangan masukan cukup besar maka VQ akan
memenuhi nilai VOH sehingga secara logika : Q =
A+B
• Contoh : Jika VIN = 5V maka VQ = 4,3V → dapat
diterima sebagai logika-1 jika kisar logika-1 adalah
dari 3V sampai 5V.
VA = VB = 0V

VA = 0V
VB = 0V
I1 = I2 = IPD = 0
VQ = 0V
VA = 5V dan VB = 0V

VA = 5V → D1 on
VB = 0V → D2 off (reverse)
I2 = 0
IPD = I1
VQ = VA – VF
≈ 4,3V
VA = 0V dan VB = 5V

VA = 0V → D1 off (reverse)
VB = 5V → D2 on
I1 = 0
IPD = I2
VQ = VB – VF
≈ 4,3V
VA = VB = 5V

VA = 5V → D1 on
VB = 5V → D2 on
I1 = I2 = IPD/2
VQ = VA – VF
= VB – VF
≈ 4,3V
Tegangan Keluaran vs Tegangan Masukan
VA VB VQ
0 0 0
0 5 4,3
5 0 4,3
5 5 4,3

Jika V > 3V dianggap sebagai Logika-1 maka :

A B Q
0 0 0
0 1 1
1 0 1
1 1 1
Jumlah masukan dapat ditambah dengan
menambahkan Dioda masukan.

D1
A
D2
B
Q=A+B+.......+N

Dn
N Q

R
 Sink & Source
• Ditinjau dari kemampuan men-drive beban,
gerbang logika dapat dibagi dua :
– Sink
– Source
• Suatu gerbang dikatakan mempunyai
kemampuan Sink jika hanya mampu untuk
menarik arus (arus mengalir kedalam)
• Suatu gerbang dikatakan mempunyai
kemampuan Source jika hanya mampu untuk
mencatu arus (arus mengalir keluar)
• Arus mengalir keluar jika beban terhubung ke GND.
• Arus mengalir keluar jika beban terhubung ke VCC.
• Selain itu ada juga gerbang yang mampu untuk
mencatu dan menarik arus. Tetapi umumnya
kemampuan mencatu berbeda dengan kemampuan
menarik.
 Beban terhubung ke GND
VA = 5V → D1 on
I1
VB = 0V → D2 off (reverse)
A I2 = 0
D1
I1 =IPD + IL = (VA – VF)/RPD//RL
I2 VOH = VA – VF
Q
B ≈ 4,3V
D2
Jika RL kecil maka RPD dapat
RPD IPD RL IL
ditiadakan sehingga fungsi
pulldown dilaksanakan oleh RL.
VA = VB = 0V → D1 & D2 off.
VOL = 0V.
Sumber sinyal harus mampu
mencatu arus yang cukup besar
(IPD + IL).
Beban terhubung ke VCC
VA = 5V → D1 on
VB = 0V → D2 off (reverse)
I2 = 0
IPD = I1 + IL
VOH = VA – VF
≈ 4,3V
VA = VB = 0V → D1 & D2 off
VOL = VCC.RPD/(RPD+RL) > 0V.
Agar VOL ≈ 0 maka RPD<<RL.
Contoh : Jika VCC = 5V, RL = 10.RPD
maka VOL = 5V/11 = 0,454V →
belum memenuhi logika-0.
• Agar VOL memenuhi logika-0 maka RL harus diperbesar atau
RPD diperkecil. Tetapi yang terakhir ini tidak efisien karena
pemakaian arus akan menjadi terlalu besar.
• Untuk mengatasi masalah ini, dapat digunakan transistor
sebagai buffer.
• Masalahnya adalah, transistor membalik fasa jika
dioperasikan sebagai common emitter. Untuk itu perlu
dilakukan pembalikan tambahan.
 Fungsi NOR

Fungsi NOR diperoleh dengan menggunakan

rangkaian OR yang menggunakan dioda dan sebuah
penguat common emitter sebagai inverter (gerbang
NOT). RPD adalah pulldown resistor.
• Jika VA = VB = 0 → I1 = I2 = 0 → VX = 0
→ IB = 0 dan transistor cutoff. Akibatnya IC = 0
sehingga VQ = VCC
• Jika VA = 5V, VB = 0V →
I1 = IPD + IB
I1 = (VX/RPD) + {(VX – VBE)/RB}
Karena VX = (VA – VF) maka :
I1 = {(VA – VF)/RPD + (VA – VF – VBE)/RB}
• Jika VA = 0V, VB = 5V → sda.
• Jika VA = 5V, VB = 5V → sda.
• Dengan demikian diperoleh fungsi NOR.
 Fungsi NOR

Fungsi NOR diperoleh dengan menggunakan

rangkaian OR dengan dioda dan sebuah penguat
common emitter sebagai inverter (gerbang NOT).
• Jika VA = VB = 0 → I1 = I2 = 0 → VX = 0
→ IB = 0 dan transistor cutoff. Akibatnya IC = 0
sehingga VQ = VCC
• Jika VA = 5V, VB = 0V → I1 = IPD + IB
I1 = (VX/RPD) + {(VX – VBE)/RB}
Karena VX = (VA – VF) maka :
I1 = {(VA – VF)/RPD + (VA – VF – VBE)/RB}
• Jika VA = 0V, VB = 5V → sda.
• Jika VA = 5V, VB = 5V → sda.
 Transkonduktansi
• Transkonduktansi (gm) adalah perubahan ID
terhadap perubahan VGS, atau ∆ID/∆VGS atau
id/vgs
• Contoh : Jika harga puncak ke puncak id =
0,2mA dan vgs = 0,1V maka
gm = 0,2mA/0,1V
= 1.10-3 S (Siemens atau mho)
= 2000 uS
Model JFET sederhana
Nilai gm tergantung pada VGS
gm

gm0

VGS
VGS(cutoff)

gm0 adalah nilai gm pada VGS = 0

Penguat Common Source
 Penguatan Tegangan

vout = − gm.vgs.RD
vin = vgs
A = vout/vin = − gm.RD
dimana A = penguatan tegangan
gm = transkonduktansi
RD = tahanan Drain
 Distorsi (cacat)

Ketidak-linieran dari transkonduktansi (gm)mengakibatkan

gelombang tegangan keluaran menjadi tidak simetri (cacat)
atau distorsi.
 :&d
;:ƵŶĐƚŝŽŶ&ŝĞůĚĨĨĞĐƚdƌĂŶƐŝƐƚŽƌͿ
dƌĂŶƐŝƐƚŽƌĨĞŬDĞĚĂŶWĞƌƐĂŵďƵŶŐĂŶ
 dƌĂŶƐŝƐƚŽƌŝƉŽůĂƌĚĂŶhŶŝƉŽůĂƌ
• dƌĂŶƐŝƐƚŽƌďŝƉŽůĂƌ ďĞŬĞƌũĂďĞƌĚĂƐĂƌŬĂŶĂĚĂŶLJĂ
ŚŽůĞ ĚĂŶĞůĞĐƚƌŽŶ͘
• dƌĂŶƐŝƐƚŽƌŝŶŝĐƵŬƵƉďĂŝŬƉĂĚĂƉĞŵĂŬĂŝĂŶͲ
ƉĞŵĂŬĂŝĂŶLJĂŶŐƵŵƵŵ͘
• WĂĚĂƉĞŵĂŬĂŝĂŶLJĂŶŐůĂŝŶ͕ĂĚĂŬĂůĂŶLJĂůĞďŝŚ
ďĂŝŬŵĞŶŐŐƵŶĂŬĂŶƚƌĂŶƐŝƐƚŽƌƵŶŝƉŽůĂƌ͘
• dƌĂŶƐŝƐƚŽƌŝŶŝďĞŬĞƌũĂďĞƌĚĂƐĂƌŬĂŶƉĂĚĂŚŽůĞ
ƐĂũĂĂƚĂƵĞůĞĐƚƌŽŶ ƐĂũĂ͘
 ^ƚƌƵŬƚƵƌ:&d
• :&dƚĞƌĚŝƌŝĚĂƌŝƐƵĂƚƵĐŚĂŶŶĞů;ƐĂůƵƌĂŶͿLJĂŶŐ
ƚĞƌďƵĂƚĚĂƌŝƐĞŬĞƉŝŶŐƐĞŵŝŬŽŶĚƵŬƚŽƌ
;ŵŝƐĂůŶLJĂƚŝƉĞEͿ͘
• WĂĚĂƐĂůƵƌĂŶŝŶŝĚŝƚĞŵƉĞůŬĂŶĚƵĂƉƵůĂƵLJĂŶŐ
ƚĞƌďƵĂƚĚĂƌŝƐĞŵŝŬŽĚƵŬƚŽƌũĞŶŝƐLJĂŶŐďĞƌďĞĚĂ
;ŵŝƐĂůŶLJĂƚŝƉĞWͿ͘ĂŐŝĂŶŝŶŝĚŝƐĞďƵƚ'ĂƚĞ͘
• hũƵŶŐďĂǁĂŚĚŝƐĞďƵƚ^ŽƵƌĐĞƐĞĚĂŶŐŬĂŶƵũƵŶŐ
ĂƚĂƐĚŝƐĞďƵƚƌĂŝŶ͘
 '5$,1

'5$,1
Q

*$7( S S *$7(

Q
6285&(

6285&(

6758.785-)(7 6,0%2/-)(7
 WĞŶŐĂƚƵƌĂŶƌƵƐƌĂŝŶ;/Ϳ
• :ŝŬĂĐŚĂŶŶĞůĂŶƚĂƌĂ^ŽƵƌĐĞĚĞŶŐĂŶƌĂŝŶ
ĐƵŬƵƉůĞďĂƌŵĂŬĂĞůĞŬƚƌŽŶĂŬĂŶŵĞŶŐĂůŝƌĚĂƌŝ
^ŽƵƌĐĞŬĞƌĂŝŶ͘
• :ŝŬĂĐŚĂŶŶĞůŝŶŝŵĞŶLJĞŵƉŝƚ͕ŵĂŬĂĂůŝƌĂŶ
ĞůĞŬƚƌŽŶĂŬĂŶďĞƌŬƵƌĂŶŐĂƚĂƵďĞƌŚĞŶƚŝƐĂŵĂ
ƐĞŬĂůŝ͘
• >ĞďĂƌĐŚĂŶŶĞůĚŝƚĞŶƚƵŬĂŶŽůĞŚs'^ ;ƚĞŐĂŶŐĂŶ
ĂŶƚĂƌĂ'ĂƚĞĚĞŶŐĂŶ^ŽƵƌĐĞͿ͘
 '5$,1 '5$,1

Q Q

*$7( S S *$7( S S

Q Q

6285&( 6285&(

0HQJKDQWDU 7LGDN0HQJKDQWDU
 WƌĂƚĞŐĂŶŐĂŶƉĂĚĂ:&d
'5$,1

*$7(
S S

9*6 9'6
6285&(

ƌĂŝŶŚĂƌƵƐůĞďŝŚƉŽƐŝƚŝƉĚĂƌŝ^ŽƵƌĐĞƐĞĚĂŶŐŬĂŶ'ĂƚĞ
ŚĂƌƵƐůĞďŝŚŶĞŐĂƚŝƉĚĂƌŝ^ŽƵƌĐĞ
 dĞŐĂŶŐĂŶĐƵƚͲŽĨĨs'^
• :ŝŬĂƚĞŐĂŶŐĂŶ'ĂƚĞĐƵŬƵƉŶĞŐĂƚŝƉ͕ŵĂŬĂ
ůĂƉŝƐĂŶƉĞŶŐŽƐŽŶŐĂŶĂŬĂŶƐĂůŝŶŐďĞƌƐĞŶƚƵŚĂŶ
ƐĞŚŝŶŐŐĂƐĂůƵƌĂŶĂŬĂŶƚĞƌũĞƉŝƚƐĞŚŝŶŐŐĂ/ сϬ͘
• dĞŐĂŶŐĂŶs'^ ŝŶŝĚŝƐĞďƵƚs'^;ĐƵƚŽĨĨͿ͘dĞŐĂŶŐĂŶ
ŝŶŝŬĂĚĂŶŐͲŬĂĚĂŶŐĚŝƐĞďƵƚƐĞďĂŐĂŝƚĞŐĂŶŐĂŶ
ƉŝŶĐŚͲŽĨĨ ;ƉŝŶĐŚͲŽĨĨǀŽůƚĂŐĞͿ͘
• ĞƐĂƌŶLJĂƚĞŐĂŶŐĂŶŝŶŝĚŝƚĞŶƚƵŬĂŶŽůĞŚ
ŬĂƌĂŬƚĞƌŝƐƚŝŬ:&d͘
 ƌƵƐďŽĐŽƌŐĂƚĞ
• ^ĂŵďƵŶŐĂŶ'ĂƚĞĚĞŶŐĂŶ^ŽƵƌĐĞŵĞƌƵƉĂŬĂŶ
ĚŝŽĚĂƐŝůŝŬŽŶLJĂŶŐĚŝďĞƌŝƉƌĂƚĞŐĂŶŐĂŶƚĞƌďĂůŝŬ
ƐĞŚŝŶŐŐĂŝĚĞĂůŶLJĂƚŝĚĂŬĂĚĂĂƌƵƐLJĂŶŐ
ŵĞŶŐĂůŝƌ͘ĞŶŐĂŶĚĞŵŝŬŝĂŶŵĂŬĂ/^ с/͘
• <ĂůĂƵƉƵŶĂĚĂĂƌƵƐŵĞŶŐĂůŝƌĚĂƌŝ'ĂƚĞ͕ŵĂŬĂ
ĂƌƵƐŝŶŝŚĂŶLJĂĚŝƐĞďĂďŬĂŶĂĚĂŶLJĂŬĞďŽĐŽƌĂŶ
ŝƐŽůĂƐŝĂŶƚĂƌĂ'ĂƚĞĚĞŶŐĂŶ^ŽƵƌĐĞ͘
 ZĞƐŝƐƚĂŶƐŝDĂƐƵŬĂŶ
• <ĂƌĞŶĂƚŝĚĂŬĂĚĂĂƌƵƐLJĂŶŐŵĞŶŐĂůŝƌŬĞ'ĂƚĞ͕
ŵĂŬĂƌĞƐŝƐƚĂŶƐŝŵĂƐƵŬĂŶĚĂƌŝ:&dƐĂŶŐĂƚ
ƚŝŶŐŐŝ;ƉƵůƵŚĂŶƐĂŵƉĂŝƌĂƚƵƐĂŶDΩͿ͘
• :&dƐĂŶŐĂƚƐĞƐƵĂŝƵŶƚƵŬĂƉůŝŬĂƐŝLJĂŶŐ
ŵĞŵďƵƚƵŚŬĂŶƌĞƐŝƐƚĂŶƐŝŵĂƐƵŬĂŶLJĂŶŐƚŝŶŐŐŝ͘
• <ĞŬƵƌĂŶŐĂŶŶLJĂŝĂůĂŚƵŶƚƵŬŵĞŶŐŚĂƐŝůŬĂŶ
ƉĞƌƵďĂŚĂŶ/ LJĂŶŐďĞƐĂƌ͕ĚŝƉĞƌůƵŬĂŶ
ƉĞƌƵďĂŚĂŶs' LJĂŶŐďĞƐĂƌ͕ƐĞŚŝŶŐŐĂs
ƵŵƵŵŶLJĂůĞďŝŚƌĞŶĚĂŚĚĂƌŝƚƌĂŶƐŝƐƚŽƌŝƉŽůĂƌ͘
>ĞŶŐŬƵŶŐĂŶƌƵƐƌĂŝŶ
 >ĞŶŐŬƵŶŐĂŶdƌĂŶƐŬŽĚƵŬƚĂŶƐŝ
• zĂŶŐĚŝŵĂŬƐƵĚĚĞŶŐĂŶůĞŶŐŬƵŶŐĂŶ
ƚƌĂŶƐŬŽŶĚƵŬƚĂŶƐŝĂĚĂůĂŚŐƌĂĨŝŬ/ ƐĞďĂŐĂŝ
ĨƵŶŐƐŝĚĂƌŝs'^͘
ª VGS º
• WĞƌƐĂŵĂĂŶŶLJĂĂĚĂůĂŚ͗ I D = I DSS «1 − »
«¬ VGS ( cutoff ) »¼
>ĞŶŐŬƵŶŐĂŶdƌĂŶƐŬŽĚƵŬƚĂŶƐŝ
,'








9*6
   
 ŽŶƚŽŚϭϮͲϭ
:ŝŬĂ/'^^ сϱƉ͕ŚŝƚƵŶŐůĂŚƌĞƐŝƐƚĂŶƐŝŵĂƐƵŬĂŶ͘
Z'^ сϮϬsͬϱƉсϰ͘ϭϬϭϮ Ω
 ŽŶƚŽŚϭϮͲϮ

:ŝŬĂ/^^ сϭϬŵĚĂŶs'^;ĐƵƚŽĨĨͿсͲϯ͕ϱs
ŚŝƚƵŶŐůĂŚ/ ƵŶƚƵŬs'^сͲ ϭs͕ͲϮsĚĂŶͲϯs͘
WĞŶLJĞůĞƐĂŝĂŶ͗
s'^ сͲϭsŵĂŬĂ/ сϬ͕Ϭϭ΂ϭʹ ;ͲϭͬͲϯ͕ϱͿϮ΃сϱ͕ϭŵ
s'^ сͲϮsŵĂŬĂ/ сϬ͕Ϭϭ΂ϭʹ ;ͲϮͬͲϯ͕ϱͿϮ΃сϭ͕ϴϰŵ
s'^ сͲϯsŵĂŬĂ/ сϬ͕Ϭϭ΂ϭʹ ;ͲϯͬͲϯ͕ϱͿϮ΃сϬ͕ϮϬϰŵ
 WƌĂƚĞŐĂŶŐĂŶ'ĂƚĞ
,'



4 

9''

5'
5'
5*

 
9** 9'' 
 

5*
4 
9*6
9**    
 ^ĞůĨŝĂƐ

WĂĚĂƌĂŶŐŬĂŝĂŶŝŶŝs' сϬĚĂŶs^ с/^͘Z^

<ĂƌĞŶĂ/^ с/ ŵĂŬĂs^ с/͘Z^
<ĂƌĞŶĂs' сϬŵĂŬĂs'^ сͲ/͘Z^
ƚĂƵ/ сͲs'^ͬZ^
WƌĂƚĞŐĂŶŐĂŶĚĞŶŐĂŶWĞŵďĂŐŝdĞŐĂŶŐĂŶ

s' сs͘ZϮͬ;ZϭнZϮͿ
s^ сs' ʹ s'^
/ с/^ с;s' ʹ s'^ͿͬZ^
s сs ʹ /͘Z
 ŽŶƚŽŚϭϮͲϰ
ŝůĂs'^ ŵŝŶŝŵƵŵĂĚĂůĂŚͲϭsďĞƌĂƉĂ/͍
ŝůĂs'^ ŵĂŬƐŝŵƵŵĂĚĂůĂŚͲϱs͕ďĞƌĂƉĂ/͍
,ŝƚƵŶŐůĂŚs ƵŶƚƵŬŬĞĚƵĂŬŽŶĚŝƐŝĚŝĂƚĂƐ͘
WĞŶLJĞůĞƐĂŝĂŶ͗
s'^ сͲϭs͗ / с΂ϭϱsʹ;ʹ ϭsͿ΃ͬϳ͕ϱŬΩ сϮ͕ϭϯŵ
s сϯϬsʹ Ϯ͕ϭϯŵ͘ϰŬϳсϮϬs
s'^ сͲϱs͗ / с΂ϭϱsʹ;ʹ ϱsͿ΃ͬϳ͕ϱŬΩ сϮ͕ϲϳŵ
s сϯϬsʹ Ϯ͕ϲϳŵ͘ϰŬϳсϭϳ͕ϱs
WƌĂƚĞŐĂŶŐĂŶĚĞŶŐĂŶ^ƵŵďĞƌŬŚƵƐƵƐ

/ с;s^^ ʹ s'^ͿͬZ^
 ĨĞŬhŵƉĂŶĂůŝŬ
• :ŝŬĂ/ ŶĂŝŬŵĂŬĂs^ ŶĂŝŬƐĞŚŝŶŐŐĂs'^
ďĞƌƚĂŵďĂŚŶĞŐĂƚŝƉ͘ŬŝďĂƚŶLJĂ/ ĂŬĂŶ
ďĞƌŬƵƌĂŶŐ͘
• ^ĞďĂůŝŬŶLJĂũŝŬĂ/ ƚƵƌƵŶŵĂŬĂs'^ ĂŬĂŶ
ďĞƌŬƵƌĂŶŐƐĞŚŝŶŐŐĂ/ ĂŬĂŶŶĂŝŬ͘
• ĞŶŐĂŶĚĞŵŝŬŝĂŶŵĂŬĂĂŬĂŶƚĞƌũĂĚŝƌĞŐƵůĂƐŝ/
ƐĞĐĂƌĂŽƚŽŵĂƚŝƐ;ƵŵƉĂŶďĂůŝŬĂƚĂƵĨĞĞĚďĂĐŬͿ͘
 WĞŶŐĂƌƵŚƚĂŚĂŶĂŶZ^

ĞƐĂƌŶLJĂ/ ĚĂƉĂƚĚŝĂƚƵƌĚĞŶŐĂŶŵĞŶŐĂƚƵƌZ^͘
 dƌĂŶƐŬŽŶĚƵŬƚĂŶƐŝ
• dƌĂŶƐŬŽŶĚƵŬƚĂŶƐŝ;ŐŵͿĂĚĂůĂŚƉĞƌƵďĂŚĂŶ/
ƚĞƌŚĂĚĂƉƉĞƌƵďĂŚĂŶs'^͕ĂƚĂƵ∆/ͬ∆s'^ĂƚĂƵ
ŝĚͬǀŐƐ
• ŽŶƚŽŚ͗:ŝŬĂŚĂƌŐĂƉƵŶĐĂŬŬĞƉƵŶĐĂŬŝĚ с
Ϭ͕ϮŵĚĂŶǀŐƐ сϬ͕ϭsŵĂŬĂ
ŐŵсϬ͕ϮŵͬϬ͕ϭs
сϭ͘ϭϬͲϯ ^;^ŝĞŵĞŶƐĂƚĂƵŵŚŽͿ
сϮϬϬϬƵ^
DŽĚĞů:&dƐĞĚĞƌŚĂŶĂ
EŝůĂŝŐŵ ƚĞƌŐĂŶƚƵŶŐƉĂĚĂs'^
JP

JP

9*6
9*6FXWRII

ŐŵϬ ĂĚĂůĂŚŶŝůĂŝŐŵ ƉĂĚĂs'^ сϬ

WĞŶŐƵĂƚŽŵŵŽŶ^ŽƵƌĐĞ
 WĞŶŐƵĂƚĂŶdĞŐĂŶŐĂŶ

ǀŽƵƚс− Őŵ͘ǀŐƐ͘Z
ǀŝŶ сǀŐƐ
сǀŽƵƚͬǀŝŶ с− Őŵ͘Z
ĚŝŵĂŶĂсƉĞŶŐƵĂƚĂŶƚĞŐĂŶŐĂŶ
Őŵ сƚƌĂŶƐŬŽŶĚƵŬƚĂŶƐŝ
Z сƚĂŚĂŶĂŶƌĂŝŶ
 ŝƐƚŽƌƐŝ;ĐĂĐĂƚͿ

<ĞƚŝĚĂŬͲůŝŶŝĞƌĂŶĚĂƌŝƚƌĂŶƐŬŽŶĚƵŬƚĂŶƐŝ;ŐŵͿŵĞŶŐĂŬŝďĂƚŬĂŶ
ŐĞůŽŵďĂŶŐƚĞŐĂŶŐĂŶŬĞůƵĂƌĂŶŵĞŶũĂĚŝƚŝĚĂŬƐŝŵĞƚƌŝ;ĐĂĐĂƚͿ
ĂƚĂƵĚŝƐƚŽƌƐŝ͘