PENYEDERHANAAN

RANGKAIAN LOGIKA
 PENYEDERHANAAN
 y = AC + ABC
 y diperoleh dengan cara:
 1. MengANDkan A dan C
 2. MengANDkan A, B, dan C
 3. MengORkan AC dan ABC

y= AC + ABC = AC(1+B) = AC

2
 PENYEDERHANAAN
74LS08
A
C 74LS32
Y
74LS11

74LS08
A
Y
C

y= AC + ABC = AC(1+B) = AC
3
 HUKUM dan TEOREMA pada ALJABAR
BOOLE
• y = A.B.C + A.B.C + A.B.C
• = A.C(B+B) + A.B.C
• = A.C + A.B.C
• = A.(C + B.C)
• = A.(C + B) ...berdasar pers 20

4
 GERBANG NAND TTL
 Gerbang NAND TTL
V1
5V
+V

A B Y
R2 R3
1k6 115

0 0 1 R1
3k6
Q4
NPN

D1
0 1 1 X
Q2
NPN
DIODE
Y
Q1
NPN Q3
NPN
1 0 1 R4
1k

1 1 0

5
 GERBANG NAND TTL
 Gerbang NAND TTL
 Kolektor terbuka V1
5V
+V

 Perlu diberi tahanan

pengangkat
R2
1k6

R1
3k6

Q2
X NPN Y
Q1
NPN Q3
NPN

R4
1k

6
 GERBANG NAND TTL
 Gerbang NAND TTL V2
5V
+V
 Kolektor terbuka
 (open collector) R3
TAHANAN PENGANGKAT
 Perlu diberi tahanan
pengangkat Y

 Gerbang tak akan Q4

NPN
bekerja sebagaimana
mestinya jika tanpa R
pull up eksternal
7
 GERBANG NAND TTL
 Q4 masih V2
5V
+V
melaksanakan
penurunan aktif pada
R3
saat jenuh (saturasi) TAHANAN PENGANGKAT
 Pada saat cut-off Y
tidak ada transistor
Q4
atas yang menaikkan NPN

tegangan keluaran

8
 GERBANG NAND TTL
 Arus mengalir melalui V2
5V
kapasitas bocor atau +V
kapasitas beban saat Q4
cut-off
R3
 Mengisi muatan melalui TAHANAN PENGANGKAT
tahanan pengangkat
yang besarnya ribuan Y
ohm sehingga Q4
membutuhkan waktu NPN
yang cukup lama.
 Kerugian open colector
dibanding totempole

9
 AND-Tergabung (Wire-AND)
V2
5V
+V

 Keluaran open collector dapat R3

TAHANAN PENGANGKAT
digabungkan menjadi satu dan
dihubungkan dengan sebuah Y

Q4
tahanan pengangkat gabungan. NPN

 Meniadakan kebutuhan Gerbang

AND penggabung

10
 AND-Tergabung (Wire-AND)
 Gambar ini V3
5V
memperlihatkan +V
keluaran 2 buah
gerbang NAND NAND OC
dihubungkan ke A
7412

sebuah tahanan B OUT

C
pengangkat gabungan NAND OC
7412
 Masing2 transistor D
E
keluaran terhubung ke F
tahanan pengangkat
11
 AND-Tergabung (Wire-AND)
 Bila salah satu atau V3
5V
semua transistor jenuh +V
(keadaan rendah),
tegangan keluaran
NAND OC
diturunkan ke nilai 7412
A
rendah. B OUT
 Satu2nya cara supaya C
NAND OC
keluaran memperoleh 7412
keluaran tinggi adalah D
E
pada saat semua F
transistor cut-off
12
 AND-Tergabung (Wire-AND)
 Penggabungan ini V3
5V
menghasilkan fungsi +V
AND  AND-
tergabung (wire-AND) NAND OC
maka keluaran dari A
7412

gambar disamping B OUT

C
adalah : NAND OC
7412
 Y= ABC . DEF D
E
F

13
 AND-Tergabung (Wire-AND)
 Penggunaan wire-AND V3
5V
sangat penting dalam +V
sistem digital bus
terorganisasi NAND OC
7412
 OR-Tergabung (wire-OR) A
B OUT
 Y=ABC . DEF C
NAND OC
 Berdasar teorema pertama 7412
D
De Morgan E
F
 Y= ABC + DEF
 OR-tergabung (wire-OR)
14
 DUALITAS TEOREMA ALJABAR
BOOLE
 A+B=B+A  AB=BA
 A+(B+C)=(A+B)+C  A(BC)=(AB)C
 A(B+C)=AB+AC  A+BC=(A+B)(A+C)
 A+0=A  A.1=A
 A+1=1  A.0=0
 A+A=A  A.A=A
 A+A=1  A.A=0
 A=A  A=A
 A+B=A.B  A+B=A+B
 A+AB=A  A(A+B)=A
 A+AB=A+B  A(A+B)=A+B
15