1

Rangkaian Sekuensial

1.1 Pengertian
Rangkaian sekuensial berbeda dengan rangkaian kombinasional. Pada rangkaian
kombinasional, output bergantung pada inputnya, sedangkan pada rangkaian sekuensial
outputnya tergantung pada input dan input sebelumnya. Rangkaian kombinasional tidak
memperhatikan input sebelumnya karena tidak ada memori dan variabel waktu tidak
mempengaruhi suatu rangkaian kombinasional. Sedangkan pada rangkaian sekuensial, input
sebelumnya disimpan sebagai informasi biner pada memori (informasi itu disebut dengan state).
Perbedaan Rangkaian Kombinasional dan Rangkaian Sekuensial :

Contoh sistem sekuensial ialah lampu lalu lintas, ATM, Mesin Minum Otomatis.

Terdapat 2 tipe rangkaian sekuensial yaitu sinkron dan asinkron. Rangkaian sinkron
bergantung pada sinyal input pada interval waktu yang tetap (disebut sebagai clocked).
Sedangkan rangkaian asinkron bergantung pada sinyal input pada interval waktu yang beragam
dan perubahan urutan input. Rangkaian sekuensial sinkron menggunakan sinyal sinkron yang
disebut clock (rangkaian pulsa periodik: 0 dan 1), clok menentukan kapan sinyal itu terjadi,
sedangkan sinyal lain menentukan apa perubahan yang akan terjadi. Elemen penyimpanan
(memori) yang digunakan pada rangkaian sekuensial dengan clock disebut sebagai flip-flop,
dimana setiap flip-flop dapat menyimpan satu bit informasi (0,1).
Latch merupakan elemen penyimpanan satu bit biner (0 atau 1). Latch merupakan elemen
dasar dari memori. Latch bisa dibuat dengan gerbang NOR, NAND, NOT.

Flip-Flop merupakan suatu rangkaian sekuensial yang dapat menyimpan data sementara
(latch) dimana bagian outputnya akan me-respons input dengan cara mengunci nilai input yang
diberikan atau mengingat input tersebut. Flip-Flop mempunyai dua kondisi output stabil dan
saling berlawanan. Perubahan dari setiap keadaan output dapat terjadi jika diberikan trigger pada
flip-flop tersebut. Trigger –nya berupa sinyal logika “1” dan “0” yang kontinyu.
 Flip-Flop dibagi menjadi 4, yaitu: 1.) SR-Flip-Flop (SET & RESET Flip-Flop) dapat
dibuat dari gerbang NAND atau gerbang NOR. 2.) JK-Flip-Flop dapat dibentuk dari SR-FF
dengan tambahan gerbang AND pada sisi input SR-nya. 3.) D-Flip-Flop (Delay/Data Flip-Flop).
4.) T-Flip-Flop (Toggle Flip-Flop).
 2
SR Latch dan Flip-Flop

A. SR Latch
SR Latch merupakan SET-RESET LATCH, yang merupakan elemen penyimpan satu bit
biner. Tardiri dari 0 atau 1. SR Latch dapat dibuat dengan menggunakan gerbang NOR atau
gerbang NAND.
Berikut ini contohnya:

B. Flip-Flop
 Flip-flop adalah rangkaian utama dalam logika sekuensial. Flip-flop adalah rangkaian
yang mempunyai fungsi pengingat (memory). Artinya rangkaian ini mampu melakukan proses
penyimpanan data sesuai dengan kombinasi masukan yang diberikan kepadanya. Data yang
tersimpan itu dapat dikeluarkan sesuai dengan kombinasi masukan yang diberikan.

Ada beberapa kondisi dalam flip-flop:

1. Set, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) bernilai logika (1) saat
dipicu, apapun kondisi sebelumnya.
2. Reset, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) bernilai logika (0) saat
dipicu, apapun kondisi sebelumnya.
3. Tetap, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) tidak berubah dari
kondisi sebelumnya saat dipicu.
4. Toggle, yaitu jika suatu kondisi masukan mengakibatkan logika keluaran (Q) berkebalikan
dari kondisi sebelumnya saat dipicu.

Flip-Flop dibagi menjadi 4, yaitu:

1.) SR-Flip-Flop (SET & RESET Flip-Flop) dapat dibuat dari gerbang NAND atau gerbang
NOR. Yaitu rangkaian Flip-Flop yang mempunyai 2 output Q dan Q’. Simbol-simbol yang
ada pada output selalu berlawanan satu dengan yang lain. SR-FF adalah flip-flop dasar yang
memiliki dua masukan yaitu R (Reset) dan S (Set).

2.) D-Flip-Flop (Delay/Data Flip-Flop) merupakan pengembangan dari SR-Flip-Flop yang

digunakan untuk mengatasi output tidak valid pada SR-Flip-Flop. Perbedaannya dengan flip-
flop S-R terletak pada inputan R, pada D Flip-flop inputan R terlebi dahulu diberi gerbang
NOT, maka setiap input yang diumpankan ke D akan memberikan keadaan yang berbeda
pada input S-R.
3.) JK-Flip-Flop adalah clocked SR-FF yang dilengkapi dengan sebuah terminal pulsa clock.
Pulsa clock ini berfungsi mengatur keadaan Set dan Reset. Bila pulsa clock berlogik 0, maka
perubahan logik pada input R dan S tidak akan mengakibatkan perubahan pada output Q dan
Qnot. Akan tetapi apabila pulsa clock berlogik 1, maka perubahan pada input R dan S dapat
mengakibatkan perubahan pada output Q dan Q not.

4.) T-Flip-Flop (Toggle Flip-Flop) adalah flip-flop yang mengkomplemenkan data yang
disimpan jika mendapat input 1. merupakan rangkaian flip-flop yang dibangun dengan
menggunakan flip-flop J-K yang kedua inputnya dihubungkan menjadi satu maka akan
diperoleh flip-flop yang memiliki watak membalik output sebelumnya jika inputannya tinggi
dan outputnya akan tetap jika inputnya rendah.
 3
Hazard pada Rangkaian Sekuensial

Hazard ialah suatu keadaan munculnya output yang tidak dikehendaki selama masa
transisi karena lintasan yang berbeda membutuhkan delay propagasi yang berbeda.

Pada rangkaian sekuensial sinkron, hazard tidak begitu menjadi masalah karena
kesalahan sinyal yang sementara pada umumnya tidak menganggu. Pada rangkaian sekuensial
asinkron, sinyal yang sejenak salah dapat menyebabkan rangkaian menuju ke keadaan (state)
stabil yang salah.

A. Essential Hazard
Selain bahaya statis dan dinamis, ada bahaya lain yang bisa timbul pada rangkaian
sekuensial asinkron yaitu essential hazard. Essential hazard dapat menyebabkan rangkaian
menuju ke keadaan (state) stabil yang salah bila terjadi perubahan input tertentu. Essential
hazard timbul disebabkan oleh delay yang tidak sama sepanjang dua atau lebih lintasan yang
berasal dari input yang sama. Essential Hazard dapat dihindari dengan cara mengatur beraran
delay pada lintasan tertutup sehingga lebih panjang dari delay sinyal lain yang diakibatkan oleh
perubahan input.
 4
Rangkaian Sekuensial Asinkron (Tak Serempak)

Disini yang akan kita bahas ialah mengenai rangkaian sekuensial asinkron. Untuk
mengetahui apa itu rangkaian sekuensial asinkron, kita harus tau terlebih dahulu mengenai
rangkaian sekuensial. Rangkaian sekuensial sendiri terbagi mencadi dua yaitu rangkaian
sekuensial sinkron dan rangkaian sekuensial asinkron.
Rangakaian Sekuensial Sinkron adalah suatu rangkaian sekuensial dimana perubahan
state yang terjadi di dalamnya terjadi karena pengaruh dari perubahan clock. Dan elemen
memori yang digunakan di dalamnya adalah flip-flop.
Rangkaian Sekuensial Asinkron adalah suatu rangkaian sekuensial dimana perubahan
state perubahan state yang terjadi di dalamnya dipengaruhi adanya perubahan input. Dan elemen
memorinya adalah elemen tunda waktu (time delay) dari sistem tertutup.

A. Model Rangkaian
Feedback delay :
 Elemen delay diletakkan di bagian feedback.
 Semua gerbang dianggap tidak mempunyai delay.

Mode Fundamental :
 Sinyal input biner boleh berubah hanya setelah rangkaian mencapai state stabil.

Perubahan input tunggal :

Sinyal input biner tidak boleh berubah secara bersamaan (hanya satu per satu).
B. Tabel Transisi
Yang harus kita pelajari pertama ialah prosedur membuat tabel transisi, berikut ini :
1. Menentukan semua lintasan tertutup dari rangkaian.
2. Memberikan nama setiap output lintasan tertutup dengan variabel Yi dan input yang
berkaitan dengan yi untuk i = 1, 2, ..., k.
3. Tentukan fungsinya untuk semua Y sebagai fungsi input external dan y.
4. Gambarkan setiap fungsi Y dalam tabel.
5. Gabungkan semua tabel menjadi satu tabel.
6. Lingkari semua entry yang nilai Y dan y sama.

C. Tabel Aliran (Flow Table)

Tabel aliran serupa dengan tabel transisi, tetapi keadaan internalnya merupakan simbol, bukan
biner.
D. Kondisi Pacuan (Race Condition)
Kondisi pacuan terjadi bila dua atau lebih state biner berubah sebagai akibat dari
perubahan variabel input. Karena adanya perbedaan delay, kondisi pacuan menyebabkan variabel
state berubah secara tidak dapat ditebak. Pacuan dibagi menjadi 2, yaitu:
1. 1. Pacuan Tidak Kritis (Noncritical Race) : State stabil akhir tidak bergantung kepada urutan
perubahan variabel state.
2. Pacuan Kritis (Critical Race) : State stabil akhir bergantung kepada urutan perubahan variabel
state.

E. Bahaya (Hazard)
Bahaya : Output yang tidak dikehendaki selama masa transisi karena lintasan yang berbeda
membutuhkan delay propagasi yang berbeda.
Bahaya terjadi :
1. Pada rangkaian kombinasional : Menyebabkan nilai output yang salah sementara.
2. Pada rangkaian sekuensial asinkron : Dapat berakibat transisi menuju ke state stabil yang
salah.

Jenis-jenis Bahaya :
1. Bahaya Statis 1 (Static 1-Hazard)
Output bisa sejenak berharga 0 padahal seharusnya tetap berharga 1.
2. Bahaya Statis 0 (Static 0-Hazard)
Output bisa sejenak berharga 1 padahal seharusnya tetap berharga 0.
3. Bahaya Dinamis (Dynamic Hazard)

Output bisa sejenak berharga 1 padahal seharusnya tetap berharga 0.

 5
State Diagram & Analiasa Rangkaian Sekuensial

a.) State Diagram

Pada bab sebelumnya kita telah mengenal berbagai macam jenis flip flob dan juga berbagai
macam jenis-jenis tabel. Saya akan sedikit mereview bahasan sebelumnya mengenai istilah-
istilah yang telah kita kenal sebelumnya. Yaitu:

 Truth table/tabel kebenaran merupakan suatu tabel yang menyajikan beragam kombinasi
inputan suatu fungsi beserta output yang dihasilkan, dalam penyajiannya biasanya terdapat
potongan-potongan fungsi jika fungsi yang ingin disajikan tersebut panjang.
 State table/tabel keadaan merupakan tabel yang menyajikan satu persatu input, output, dan
susunan flip flop yang ada.
 Characteristic table/tabel karakteristik merupakan definisi dari sifat-sifat logika dari sebuah
rangkaian flip flop dengan menjelasakan operasinya yang disajikan dalam bentuk tabel.
 Excitation table/tabel eksitasi merupakan table yang digunakan untuk menunjukkan input
yang digunakan untuk perubahan state awalan.

Sedangkan State diagram sendiri adalah suatu diagram yang menggambarkan transisi state
dengan ataupun tanpa dipengaruhi oleh input eksternal. Jadi pada saat penggambaran state
diagram, bisa dipengaruhi oleh input eksternal dan bisa juga tidak dipengaruhi.
Contoh dari state diagram:

b.) Analisa Rangkaian Sekuensial

Dalam menganalisa suatu rangkaian sekuansial, ada beberapa hal yang perlu kita
perhatikan dan ada beberapa langkah yang perlu kita lakukan.
1.) Menentukan state diagram untuk membuat rangkaian.
2.) Menentukan kode untuk setiap state.
3.) Menentukan tabel transisi state.
4.) Pilihlah tipe flip flopnya.
5.) Lengkapi tabel untuk setiap flip flop.
6.) Tentukan fungsi input setiap flip flip dan fungsi setiap output.
7.) Dan yang terakhir gambarkan rangkaian logikanya.
Berikut ini contoh soalnya:
Desain rangkaian sekuensial dengan menggunakan JK-FF untuk permasalahan diagram
transisi state berikut ini:

Pertama-tama yang harus dilakukan adalah membuat tabel dan melengkapinya berdasarkan
tabel eksitasi:
Kemudian tentukan fungsinya dengan menggunakan K-Map:
Dan yang terakhir gambarkan rangkaiannya:

Reduksi State
Reduksi state merupakan suatu algoritma untuk meminimalkan jumlah flip-flop dan
gerbang pada rangkaian sekuensial, dimana dilaukan dengan mengurangi jumlah state dalam
tabel state dengan tetap mempertahankan persyaratan yang diberikan. M FF dapat menghasilkan
2 pangkat M state, reduksi state mungkin akan mengurangi jumlah flip flop yang digunakan.
Jika dua state adalah equivalen ( jika setiap anggota input menghasilkan output yang sama
dan menuju pada state yang sama), maka salah satunya dapat dihapus tanpa merubah relasi
input-output.
Penentuan Kode State
Ada 3 cara penentuan kode state:
1. Kode Biner
2. Kode Gray
3. Kode One-Hot