1

LAPORAN LABORATORIUM
PROGRAM STUDI TEKNIK TELEKOMUNIKASI

01
HALF/FULL ADDER, ADDER SUBTRACTOR

NAMA PRAKTIKAN : CREDENDA MIRANDANTONS (1803332031)

NAMA REKAN KERJA : M. ALWAN NUR AJIE (1803332024)

RAKHA FAUZI (1803332015)

KELAS / KELOMPOK : T.T 3A / 06

TANGGAL PELAKSANAAN PRAKTIKUM : 2 SEPTEMBER 2019

TANGGAL PENYERAHAN LAPORAN : 15 SEPTEMBER 2019

PROGRAM STUDI TEKNIK TELEKOMUNIKASI

JURUSAN TEKNIK ELEKTRO

POLITEKNIK NEGERI JAKARTA

 2

DAFTAR ISI

JUDUL .............................................................................................................................................. 1
DAFTAR ISI ..................................................................................................................................... 2
I. TUJUAN PERCOBAAN ....................................................................................................... 3
II. DASAR TEORI ...................................................................................................................... 3
III. PERALATAN DAN ALAT YANG DIGUNAKAN ............................................................ 3
IV. LANGKAH PERCOBAAN................................................................................................... 3
V. DATA HASIL PERCOBAAN .............................................................................................. 3
VI. ANALISA DAN PEMBAHASAN......................................................................................... 5
VII. PERTANYAAN DAN TUGAS ............................................................................................. 7
VIII. SIMPULAN ............................................................................................................................ 7
IX. DAFTAR PUSTAKA ............................................................................................................. 7
X. LAMPIRAN............................................................................................................................ 9
 3

I. TUJUAN PERCOBAAN

II. DASAR TEORI

III. PERALATAN DAN ALAT YANG DIGUNAKAN

IV. LANGKAH PERCOBAAN

V. DATA HASIL PERCOBAAN

Tabel 6.1. Half Adder

INPUT OUTPUT
B A SUM Co
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1

Tabel 6.2. Full Adder

INPUT OUTPUT
CIN B A SUM Co
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
 4

Tabel 6.3. IC 7483 (4 – Bit Binary Full Adder With Fast Carry)

INPUT OUTPUT
Co B4 B3 B2 B1 A4 A3 A2 A1 Ʃ4 Ʃ3 Ʃ2 Ʃ1 C4
0 0011 0101 1000 0
1 0011 0101 1001 0
0 0111 0100 1011 0
1 0111 0100 1100 0
0 1100 0100 0000 1
1 1100 0100 0001 1
0 1010 0010 1100 0
1 1010 0010 1101 0

Tabel 6.4. Adder – Subtractor

INPUT OUTPUT

Co B4 B3 B2 B1 A4 A3 A2 A1 Ʃ4 Ʃ3 Ʃ2 Ʃ1 C4

0 1010 0100 1110 0

0 1000 0011 1011 0

0 1001 0001 1010 0

0 1110 0011 0001 1

1 1010 0100 0110 1

1 1000 0011 0101 1

1 1001 0001 1000 1

1 1110 0011 1011 1

 5

VI. ANALISA DAN PEMBAHASAN

Pada percobaan Half Adder mempunyai dua buah bit input yaitu pada B dan A
yang akan dijumlahkan dan menghasilkan SUM dan C0 (carry out). Dapat dilihat pada
tabel 6.1. saat B diberi logik 0 dan A diberi logik 0 maka output pada SUM (hasil
penjumlahannya) akan berlogik 0 dan C0(sisa hasil penjumlahan) akan akan berlogik 0.
Saat B diberi logik 0 dan A diberi logik 1 maka output pada SUM (hasil penjumlahannya)
akan berlogik 1 dan C0(sisa hasil penjumlahan) akan akan berlogik 0. Saat B diberi logik 1
dan A diberi logik 0 maka output pada SUM (hasil penjumlahannya) akan berlogik 1 dan
C0(sisa hasil penjumlahan) akan akan berlogik 0. Saat B diberi logik 1 dan A diberi logik
1 maka output pada SUM (hasil penjumlahannya) akan berlogik 1 dan C0(sisa hasil
penjumlahan) akan akan berlogik 1.

Pada percobaan Full Adder mempunyai dua bit input yaitu pada B dan A yang akan
dijumlahkan dan ditambah dengan nilai CIN sebagai carry inputnya. Pada sisi output akan
menghasilkan SUM dan C0 (carry out). Dapat dilihat pada tabel 6.2. saat CIN diberi logik 0,
B diberi logik 0, dan A diberi logik 0 maka 0+0+0 = 0 dan tidak ada sisa hasil penjumlahan
sehingga pada sisi output SUM akan berlogik 0, dan C0 akan berlogik 0. Saat CIN diberi
logik 0, B diberi logik 0, dan A diberi logik 1 maka 0+0+1 = 1 dan tidak ada sisa hasil
penjumlahan sehingga pada sisi output SUM akan berlogik 1, dan C0 akan berlogik 0. Saat
CIN diberi logik 0, B diberi logik 1, dan A diberi logik 0, maka 0+1+0 = 1 dan tidak ada
sisa hasil penjumlahan sehingga pada sisi output SUM akan berlogik 1, dan C0 akan
berlogik 0. Saat CIN diberi logik 0, B diberi logik 1, dan A diberi logik 1, maka 0+1+1 = 0
dan ada sisa hasil penjumlahan sehingga pada sisi output SUM akan berlogik 0, dan C0
akan berlogik 1. Saat CIN diberi logik 1, B diberi logik 0, dan A diberi logik 0, maka 1+0+0
= 1 dan tidak ada sisa hasil penjumlahan sehingga pada sisi output SUM akan berlogik 1,
dan C0 akan berlogik 0. Saat CIN diberi logik 1, B diberi logik 0, dan A diberi logik 1 maka
1+0+1 = 0 dan ada sisa hasil penjumlahan sehingga pada sisi output SUM akan berlogik 0,
dan C0 akan berlogik 1. Saat CIN diberi logik 1, B diberi logik 1, dan A diberi logik 0 maka
1+1+0 = 0 dan ada sisa hasil penjumlahan sehingga pada sisi output SUM akan berlogik 0,
dan C0 akan berlogik 1. Saat CIN diberi logik 1, B diberi logik 1, dan A diberi logik 1 maka
1+1+1 = 1 dan ada sisa hasil penjumlahan sehingga pada sisi output SUM akan berlogik 1,
dan C0 akan berlogik 1.
 6

Pada percobaan menggunakan IC 7483 (4-Bit Binary Full Adder With Fast Carry)
menjumlahkan 4 bit input A dan 4 bit input B dan dijumlahkan dengan C0. Pada sisi output
terdapat SUM 4 bit dan C4, Sedangkan C1 C2 dan C3 tersimpan didalam IC. Contohnya
pada tabel 6.3. jika C0 diberikan logik 0, input B yaitu 1100, input A yaitu 0100 maka:

1 1 0
1100
0100 +
0000

Sehingga output pada SUM yaitu 0000 dan pada C4 akan berlogik 1. Jika dengan kondisi
input B dan A yang sama sedangkan C0 diberikan input 1 maka:

1 1 1
1100
0100 +
0001

Sehingga output pada SUM yaitu 0001 dan pada C4 akan berlogik 1.

Pada percobaan Adder – Subtractor dapat dilihat masih menggunakan IC 7483

perbedaannya yaitu ditambahkan gerbang EX-OR pada input A dan dihubungkan dengan
C0 sehingga jika C0 diberikan logik 0, maka rangkaian akan bekerja sebagai Adder
sedangkan jika C0 diberikan logik 1, maka input dari A akan dibalik dan rangkaian akan
difungsikan sebagai Subtractor. Syarat dari rangkaian ini jika difungsikan sebagai
subtractor yaitu jika input B >A. Contohnya dapat dilihat pada tabel 6.4. jika B diberikan
input 1000 dan A diberikan input 0011 dan C0 diberikan logik 0. Berarti rangkaian
difungsikan sebagai adder. Maka:

1000
0011+
1011

Sehingga output pada SUM yaitu 1011 dan C4 akan berlogik 0 karena tidak ada hasil
penjumlahan. Jika menggunakan kondisi input B dan A yang sama sedangkan C0 diberikan
logik 1 maka rangkaian akan bekerja sebagai subtractor sehingga:

0| 1 0 0 0
1| 0 0 1 1
+
 7

TMF --> K1

0|1000
1|1100
10| 0100
1
0|0101

Sehingga output pada SUM yaitu 0101 dan pada C4 karena menyimpan sisa hasil
penjumlahan maka akan berlogik 1.

VII. PERTANYAAN DAN TUGAS

VIII. SIMPULAN
IX. DAFTAR PUSTAKA
Nixon, Benny. 2008. “Laboratorium Digital 1 (Rangkain Kombinatorial)”. Jakarta:
Politeknik Negeri Jakarta.
8
 9

X. LAMPIRAN
10