LAPORAN PRAKTIKUM ELEKTRONIKA DIGITAL

KALKULATOR PENGURANG

Dosen Pengampu :
Ir. MOHAMMAD LUQMAN, MS

Disusun Oleh :

FAHRIZA BASYARUN AHSAN

NIM 2241170062

PROGRAM STUDI D4 TEKNIK ELEKTRONIKA

JURUSAN TEKNIK ELEKTRO
POLITEKNIK NEGERI MALANG
2023
 I. TUGAS
Rancang dan bangun rangkaian kalkulator yang bisa melakukan
operasi pengurangan pada dua buah angka BCD dan menampilkan hasilnya
dalam bentuk angka desimal/ Hex.

II. DASAR TEORI

1. Full Adder (Penjumlah Penuh)
Full adder adalah salah satu komponen dasar dalam desain
sirkuit digital yang digunakan untuk menambahkan dua bit input dan
carry input (carry-in) untuk menghasilkan bit output hasil
penjumlahan (sum) dan carry output (carry-out).
Dalam operasi penjumlahan biner, full adder menerima tiga
input yaitu dua bit yang akan ditambahkan (bit A dan bit B) serta
carry input (bit carry-in). Kemudian, full adder menghasilkan dua
output yaitu bit hasil penjumlahan (bit sum) dan carry output (bit
carry-out).
Full adder beroperasi dengan mempertimbangkan bit-bit
masukan dan carry input untuk menghasilkan bit-bit keluaran. Jika
kita menambahkan dua bit A dan B, maka bit keluaran sum akan
menjadi hasil penjumlahan dari A, B, dan carry input sebelumnya.
Sedangkan bit keluaran carry-out akan menjadi carry yang dihasilkan
dari penjumlahan tersebut.

Gambar 2.1a : Tabel kebenaran rangkaian full adder

2
 Gambar 2.1b : Rangkaian full adder
Untuk mendapatkan jumlah bit yang lebih banyak, maka beberapa
Penjumlah Penuh (FA) diparalel. Misalnya bilangan biner 4-bit (A0, A1,
A2, A3) ditambah 4-bit (B0, B1, B2, B3) dengan keluaran (S0, S1, S2,
S3) dan luapan C4, sehingga diperlukan 4 FA yang diparalel.
Agar oleh luapan (carry) yang dihasilkan tiap bit dapat dijumlahkan
dengan bit berikutnya dan diperoleh hasil penjumlahan yang benar, efek
ini dinamakan perambatan luapan (carry propagation atau carry ripple),
yang disebabkan oleh penundaan perambatan tiap FA.

10101
0 0 1 1 1 Yang dijumlah (Augend)
+ 0 0 1 1 1 Penjumlah (Addend)
1 1 1 0 0 Hasil Jumlah
00111 Luapan / Carry (ditambahkan ke posisi berikutnya)

Untuk mengatasinya, diperlukan rangkaian yang dapat mengetahui

jika terjadi luapan dan menjumlahkannya dengan bit berikutnya dengan
waktu yang lebih cepat dari penundaan perambatan tiap FA, yaitu
Generator Look Ahead Carry. Dalam penerapan penjumlahan
menggunakan IC, biasanya sudah disertai dengan Generator Look Ahead
Carry, contohnya IC Penjumlah 4-bit adalah 7483.

Gambar 2.1c : IC Full Adder 4 bit 7483

2. 7 Segment
Seven segment merupakan bagian-bagian yang digunakan
untuk menampilkan angka atau bilangan decimal. Seven segment
tersebut terbagi menjadi 7 batang LED yang disusun membentuk
angka 8 dengan menggunakan huruf a-f yang disebut DOT
MATRIKS. Setiap segment ini terdiri dari 1 atau 2 LED (Light

3
 Emitting Dioda). Seven segment bisa menunjukan angka-angka
desimal serta beberapa bentuk tertentu melalui gabungan aktif atau
tidaknya LED penyususnan dalam seven segment.
 LED 7 Segmen Tipe Common Cathode (Katoda)

Gambar 2.2a : 7 Segmen Tipe Common Cathode (Katoda)

Common Cathode merupakan bergabung menjadi satu Pin,
sedangkan penujang Anoda bisa menjadi Input untuk masing-masing
Segmen LED. Kaki Katoda yang terhubung menjadi 1 Pin ini
merupakan Terminal Negatif (-) atau Ground sedangkan Signal
Kendali (Control Signal) akan diberikan kepada masing-masing Kaki
Anoda Segmen LED.LED Seven Segment Display Tipe Common
Katoda.

 LED 7 Segmen Tipe Common Anode (Anoda)

Gambar 2.2b : 7 Segmen Tipe Common Anode (Anoda)

Dalam Common Anode (Anoda), Kaki Anoda pada semua

segmen LED adalah terhubung menjadi 1 Pin, sedangkan kaki Katoda
akan menjadi Input untuk masing-masing Segmen LED. Anoda yang
bergabung menjadi satu Pin tersebut akan diberikan tegangan positif
dan Signal Kendali akan diberikan kepada masing-masing Kaki
Katoda Segmen LED.

3. Decoder BCD to 7 Segment

Contoh Decoder yang digunakan untuk peraga 7 segment
adalah IC 7448, IC BCD 7448 merupakan IC yang bertujuan
mengubah data BCD (Binary Coded Decimal) menjadi suatu data
keluaran untuk seven segment. IC 7448 adalah Dekoder BCD ke 7
segment jenis TTL adalah rangkaian yang berfungsi untuk mengubah

4
 kode bilangan biner BCD (Binary Coded Decimal) menjadi data
tampilan untuk penampil/display 7 segment yang bekerja pada
tegangan TTL (+5 volt DC).
Konfigurasi Pin IC Dekoder BCD Ke 7 Segmen 7448
 Jalur input data BCD, pin input ini terdiri dari 4 line input yang
mewakili 4 bit data BCD dengan sebutan jalur input A, B, C dan
D
 Jalur ouput 7 segmen, pin output ini berfungsi untuk
mendistribusikan data pengkodean ke penampil 7 segmen. Pin
output dekoder BCD ke 7 segmen ini ada 7 pin yang masing-
masing diberi nama a, b, c, d, e, f dan g
 Jalur LT (Lamp Test) yang berfunsi untuk menyalakan semua led
pada penampil 7 segmen, jalur LT akan aktif pad saat diberikan
logika LOW pad jalut LT tersebut
 Jalur RBI (Riple Blanking Input) yang berfungsi untuk menahan
sinyal input (disable input), jalur RBI akan aktif bila diberikan
logika LOW
 Jalur RBO (Riple blanking Output) yang berfungsi untuk menahan
data output ke penampil 7 segmen (disable output), jalur RBO ini
akan aktif pada sat diberikan logika LOW

Gambar 2.3a : Konfigurasi Pin IC Dekoder BCD Ke 7 Segmen 7448

III. DESAIN/PERANCANGAN
Tabel kebenaran

INPUT INPUT OUTPUT DESIMAL

DESIMAL A DESIMAL B 7-SEGMENT
1 1 0
2 2 0

5
3 3 0
4 4 0
5 5 0
6 6 0
7 7 0
8 8 0
9 9 0
9 8 1
9 7 2
9 6 3
9 5 4
9 4 5
9 3 6
9 2 7
9 1 8
8 7 1
8 6 2
8 5 3
8 4 4
8 3 5
8 2 6
8 1 7
7 6 1
7 5 2

6
 7 4 3
7 3 4
7 2 5
7 1 6
6 5 1
6 4 2
6 3 3
6 2 4
6 1 5
5 4 1
5 3 2
5 2 3
5 1 4
4 3 1
4 2 2
4 1 3
3 2 1
3 1 2
2 1 1

IV. RANGKAIAN
1. Alat dan komponen
 Project Board 1 buah
 Power supply 5VDC 1 buah
 7-segment common cathoda 1 buah
 Resistor 220 ohm 7 buah
 IC Decoder 7448 1 buah
 IC 74LS83 2 buah

7
  IC 74LS04 1 buah
 4ch dip switch 2 buah
 Kabel jumper Secukupnya

2. Gambar Rangkaian

Gambar 4.2a : Rangkaian Kalkulator Pengurang 4-bit

V. DATA HASIL PRAKTIKUM

1. Tabel Data Praktikum

INPUT A INPUT B
OUTPUT 7
DEC A DEC B
D SEGMENT
C B A D C B A
0 0 0 1 1 0 0 0 1 1 0
0 0 1 0 2 0 0 1 0 2 0
0 0 1 1 3 0 0 1 1 3 0
0 1 0 0 4 0 1 0 0 4 0
0 1 0 1 5 0 1 0 1 5 0
0 1 1 0 6 0 1 1 0 6 0
0 1 1 1 7 0 1 1 1 7 0
1 0 0 0 8 1 0 0 0 8 0
1 0 0 1 9 1 0 0 1 9 0
1 0 0 1 9 1 0 0 0 8 1
1 0 0 1 9 0 1 1 1 7 2
1 0 0 1 9 0 1 1 0 6 3
1 0 0 1 9 0 1 0 1 5 4
1 0 0 1 9 0 1 0 0 4 5
1 0 0 1 9 0 0 1 1 3 6
1 0 0 1 9 0 0 1 0 2 7

8
1 0 1
0 9 8
0 0 0 1 1
1 0 0 0 8 0 1 1 1 7 1
1 0 0 0 8 0 1 1 0 6 2
1 0 0 0 8 0 1 0 1 5 3
1 0 0 0 8 0 1 0 0 4 4
1 0 0 0 8 0 0 1 1 3 5
1 0 0 0 8 0 0 1 0 2 6
1 0 0 0 8 7
0 0 0 1 1
0 1 1 1 7 0 1 1 0 6 1
0 1 1 1 7 0 1 0 1 5 2
0 1 1 1 7 0 1 0 0 4 3
0 1 1 1 7 0 0 1 1 3 4
0 1 1 1 7 0 0 1 0 2 5
0 1 1 1 7 6
0 0 0 1 1
0 1 1 0 6 0 1 0 1 5 1
0 1 1 0 6 0 1 0 0 4 2
0 1 1 0 6 0 0 1 1 3 3
0 1 1 0 6 0 0 1 0 2 4
0 1 1 0 6 5
0 0 0 1 1
0 1 0 1 5 0 1 0 0 4 1
0 1 0 1 5 0 0 1 1 3 2
0 1 0 1 5 0 0 1 0 2 3
0 1 0 1 5 4
0 0 0 1 1
0 1 0 0 4 0 0 1 1 3 1
0 1 0 0 4 0 0 1 0 2 2
0 1 0 0 4 3
0 0 0 1 1
0 0 1 1 3 0 0 1 0 2 1
0 0 1 1 3 2
0 0 0 1 1
0 0 1 0 2 1
0 0 0 1 1

2. Foto Praktikum

INPUT INPUT OUTPUT 7-

A GAMBAR
B SEGMENT

9
 4 1 3

4 2 2

8 1 7

8 2 6

8 3 5

8 4 4

VI. ANALISIS PRAKTIKUM

Dari data hasil praktikum diatas, diperoleh data secara acak yakni:
 Saat Input desimal A bernilai 8 (input decoder D hingga A
berturutturut bernilai 1, 0, 0, 0) dan Input desimal B bernilai 3
(input decoder D hingga A berturut-turut bernilai 0, 0, 1, 1) maka
output desimal 7-segment adalah 5 (output digit segment a hingga g
berturut-turut 1,0, 1, 1, 0, 1, 1).
 Saat Input desimal A bernilai 0 (input decoder D hingga A
berturutturut bernilai 0, 0, 0, 0) dan Input desimal B bernilai 0

10
 (input decoder D hingga A berturut-turut bernilai 0, 0, 0, 0) maka
output desimal 7-segment adalah 0 (output digit segment a hingga g
berturut-turut 1,1, 1, 1, 1, 1, 0).
 Saat Input desimal A bernilai 8 (input decoder D hingga A
berturutturut bernilai 1, 0, 0, 0) dan Input desimal B bernilai 7
(input decoder D hingga A berturut-turut bernilai 0, 1, 1, 1) maka
output desimal 7-segment adalah 1 (output digit segment a hingga g
berturut-turut 0,1, 1, 0, 0, 0, 0).
 Saat Input desimal A bernilai 8 (input decoder D hingga A
berturutturut bernilai 1, 0, 0, 0) dan Input desimal B bernilai 4
(input decoder D hingga A berturut-turut bernilai 0, 1, 0, 0) maka
output desimal 7-segment adalah 4 (output digit segment a hingga g
berturut-turut 0, 1, 1, 0, 0, 1, 1).
 Saat Input desimal A bernilai 10 (input decoder D hingga A
berturutturut bernilai 1, 0, 2, 0) dan Input desimal B bernilai 7
(input decoder D hingga A berturut-turut bernilai 0, 1, 1, 1) maka
output desimal 7- 15 segment adalah 3 (output digit segment a
hingga g berturut-turut 1, 1, 1, 1, 0, 0, 1).

Apabila dilihat dari hasil percobaan dan penjabaran diatas,

praktikum
kali ini sudah sesuai teori. Pada sistem bilangan biner untuk menyatakan
bilangan negatif atau pengurangan digunakan sistem komplemen ke-2
yakni
dengan cara menambah nilai sebenarnya dengan komponen-1 (diperoleh
dari input B melalui IC Gate NOT yan berfungsi sebagai nilai pembalik)
dan ditambah 1 bit yang bernilai paling rendah. Disini bit tanda negatif
menggunakan biner 1. Sedangkan besarannya dibalik (komplemen ke-1)
lalu ditambah 1 pada bit yang bernilai rendah atau LSB untuk mendaptkan
komplemen ke-2. Sehingga apabila kita akan merancang sebuah kalkulator
minus digunakan lah gerbang pembalik pada input B karena pada B
haruslah
bernilai LSB dan input A haruslah MSB sehingga akan mendapatkan
kesinkronisasikan pemgurangan. Lalu untuk nilai carry in ditambah 1 atau
dihubungkan ke VCC.
Disii lain, pada praktikum ke-II mengenai kinerja dari IC decoder
7447, pada data sheet ketika input kaki D, C, B, A diberi masukan 0011,
segment a sampai g berturut-turut 0, 0, 0, 0, 1, 1, 0 (dalam desimal adalah
angka 1 terbalik posisi). Padahal disaat praktikum segment a sampai b
berturut-turut menghasilkan 1, 1, 1, 1, 0, 0, 1 (dalam desimal adalah
angjka3). Hal tersebut bertentangan dengan datasheet dan hasil praktikum.

11
 Tetapi kalau kita logika akan hal tersebut mengenai input kaki D, C, B, A
harusnya segment menunjukkan angka desimal 3.

VII. KESIMPULAN
Rangkaian full adder berfungsi sebagai penjumlah input yang berupa
biner yang terdiri dari Input A dan Input B yang masing-masing input
memiliki 4 input (D, C, B, A). Dalam hal ini digunakan IC 7483 sebagai IC
penjumlah paralel.
Pada sistem rangkaian kalkulator minus digunakanlah penjumlahan
sistem komplemen ke-2 yang menyatakan untuk bilangan negatif. Dalam
proses pembalikan bilangan inilah digunakan gerbang logika NOT untuk
mendapatkan komplemen ke-2. Selain penggunaan gerbang NOT, perlunya
sebuah nilai 1 pada input carry.
Setelah hasil dari rangkaian full adder, biner tersebut akan masuk ke
dalam rangkaian decoder BCD to 7-Segment ysng berfungsi sebagai
penampil yang berupa bilangan desimal. Namun pada praktikum ini, hanya
bisa menjumlahkan dengan hasil maksimal angka 9, hal tersebut karena
angka 10 sampai 15 tidak dapat ditampilkan dikarenakan angka tersebut
adalah angka hexadesimal (tertera pada praktikum ke-II).
VIII. DAFTAR PUSTAKA
 Pengenalan Rangkaian FULL ADDER 4 BIT & 8 BIT - Bundet.
(2023), from https://bundet.com/d/1056-pengenalan-rangkaian-full-
adder-4-bit-8-bit.
 Rangkaian Pengurang (Subtractor). (2023). Retrieved 15 June 2023,
from https://www.uniksharianja.com/2015/04/rangkaian-pengurang-
subtractor.html
 Decoder BCD to 7 Segmen. (2016). Retrieved 25 May 2023, from
https://goblinaxx26.wordpress.com/2016/12/08/decoder-bcd-to-7-
segmen/

12