Analisis: Rangkaian Half Adder adalah komponen dasar dalam logika digital yang digunakan untuk menambahkan dua bilangan biner. Ini memiliki dua input, A dan B, yang mewakili bit yang akan dijumlahkan, serta dua output: satu untuk hasil penjumlahan (sum) dan yang lainnya untuk carry out.
Full Adder
Gambar 5.2 Rangkaian Logika Full Adder
Analisis : Rangkaian Full Adder adalah pengembangan dari Half Adder yang mampu menambahkan tiga bilangan biner: dua input data (A dan B) serta satu carry input (Cin) yang merepresentasikan carry yang berasal dari operasi sebelumnya. Rangkaian ini memiliki dua output: sum (penjumlahan dari tiga input) dan carry out (Cout)