MODUL PRAKTIKUM

SISTEM DIGITAL

DisusunOleh:

Tim Dosen Sistem Digital

JURUSAN/PROGRAM STUDI TEKNIK INFORMATIKA

FAKULTAS TEKNIK
UNIVERSITAS PALANGKA RAYA
2016

TATA TERTIB DAN TATA LAKSANA PRAKTIKUM

TATA TERTIB
1. Praktikan WAJIB mengikuti semua modul praktikum.
2. Praktikan hanya boleh tidak mengikuti praktikum 1 (Satu) kali DENGAN ATAU
TANPA SURAT IZIN dari jumlah pertemuan praktikum.
3. Praktikan yang berhalangan mengikuti praktikum, diwajibkan melaporkan ke dosen
praktikum untuk menentukan jadwal praktikum sebagai pengganti jadwal yang
berhalangan.
4. Praktikan yang lebih dari 1 (satu) kali tidak mengikuti praktikum, tidak diperbolehkan
untuk mengikuti praktikum untuk modul-modul praktikum selanjutnya dan NILAI
AKHIR PRAKTIKUM adalah NOL.
5. Praktikan diberikan toleransi waktu keterlambatan selama 15 menit dan tidak ada
penambahan waktu praktikum.
6. Tidak diperbolehkan saling bekerja sama.
7. Dilarang menggunakan kaos oblong dan sendal selama praktikum. Bagi yang
melanggar poin ini, tidak diperbolehkan mengikuti ujian.

TATA LAKSANA :
1. Sebelum praktikum di mulai, setiap praktikum wajib mengumpulkan LAPORAN
HASIL PRAKTIKUM modul sebelumnya.
2. Jika praktikan tidak melaksanakan Tata Laksana poin 1, maka tidak diperbolehkan
mengikuti praktikum.
3. Setiap modul praktikum, akan dilakukan Pre-Test.
4. Format laporan meliputi :
Laporan Hasil Praktikum :
Halaman Depan
BAB I. Tujuan dan Landasan Teori
BAB II. Langkah Kerja
BAB III. Pembahasan
BAB IV. Kesimpulan
BAB V. Daftar Pustaka
BAB VI. Lampiran (Disertai laporan rencana praktikum modul sebelumnya)

5. Format Penulisan
Spasi
Font
Font Size
Margins
Kertas

: 1,5
: Times New Roman
12
: Top 3, Left 4, Right 3, Bottom 3
: A4

6. Penilaian Laporan Hasil Praktikum

BAB I. Tujuan dan Landasan Teori
BAB II. Langkah Kerja
BAB III. Pembahasan
BAB IV. Kesimpulan
BAB V. Daftar Pustaka
BAB VI. Lampiran

Nilai 20
Nilai 10
Nilai 40
ilai 15
Nilai 5
Nilai 10

Total

100

7. Praktikan yang mengabaikan format penulisan poin 5, akan dikurang 5

setiap kesalahan.
8. Penilaian Akhir Praktikum
Pre-Test
: 15 %
Praktikum
: 30 %
Laporan Praktikum : 20 %
Responsi
: 35 %
Total

100 %

9. Penilaian Akhir Mata Kuliah Sistem Digital :

Tugas
: 20 %
UTS
: 30 % 50 %
Praktikum
: 50 %
UAS
:
50 %
Nilai Akhir

100 %

Modul
Gerbang Logika Dasar

TUJUAN
1. Mahasiswa dapat memahami cara kerja gerbang logika dasar AND, OR, NOT,
NAND, NOR, dan XOR.
2. Mahasiswa dapat memahami fungsi logika dan tabel kebenarannya.
ALAT DAN BAHAN
1. Digital Basic Trainer
2. Kabel-kabel penghubung
DASAR TEORI
1. Gerbang AND
Rangkaian AND dinyatakan sebagai Y=A*B, dan output rangkaian Y menjadi 1
hanya ketika kedua input A dan B bernilai 1, dan output Y menjadi 1 pada nilai A
dan B yang lain.

Gambar 1.1. Simbol Gerbang AND

2. Gerbang OR
Rangkaian OR dinyatakan dalam Y = A + B, dan output rangkaian Y menjadi 0
hanya ketika kedua input A dan B bernilai 0, dan Y menjadi 1 pada nilai A dan B
yang lain.

Gambar 1.2. Simbol Gerbang OR

3. Gerbang NOT
Rangkaian NOT juga dikenal sebagai inverter dan dinyatakan sebagai Y = A. Nilai
output Y merupakan negasi dari nilai input A. Jika input A bernilai 1, maka nilai
output Y menjadi 0 demikian sebaliknya.

Gambar 1.3. Simbol Gerbang NOT

4. Gerbang NAND
Rangkaian NAND dinyatakan sebagai =
A
. B, dan output Y bernilai 0 ketika
kedua input A dan B bernilai 1, dan 0 untuk nilai yang lain.

Modul
Gerbang Logika Dasar

Gambar 1.4. Simbol Gerbang NAND

5. Gerbang NOR
Rangkaian NOR dinyatakan sebagai =
(
A
+
B
) , dan output Y bernilai 1 ketika kedua input A dan B bernilai 0, dan
output Y menjadi 0 untuk nilai-nilai input yang lain.

Gambar 1.5. Simbol Gerbang NOR

6. Gerbang XOR
Exclusive-OR dinyatakan dalam = A. B + A. B atau disederhanakan menjadi
= A B. Output menjadi 0 ketika input A dan B pada level yang sama,
dan output Y menjadi bernilai 1 ketika kedua input mempunyai level yang
berbeda.

Gambar 1.6. Simbol Gerbang XOR

PROSEDUR PERCOBAAN
1. Rangkailah gerbang-gerbang logika pada Basic Trainer Kit sesuai dengan gambar
berikut.
X1

5V

74LS86N

Gambar 1.1. Rangkaian Gerbang-gerbang Logika

2. In 1 dan In 2 sebagai masukan, berilah input logika 1 dan 0 secara bergantian pada
masing-masing In 1 dan In 2.
3. Isikan data hasil percobaan pada tabel berikut.
Tabel 1.1 Tabel Hasil Percobaan
In 1

In 2

0
0
1
1

0
1
0
1

VCC
U1A

5V

AND

2.5 V

J1
74LS08N
U2A

X2

2.5 V

Key = in 1
74LS32N
U3A

J3

Key = in 2

74LS04D
U4A

74LS00N
U5A

74LS02N
U6A

X3

2.5 V

X4

2.5 V

X5

2.5 V

X6

2.

Kondisi LED Pada Gerbang

OR NOT NAND NOR

EXOR

4. Jelaskan fungsi masing-masing dari gerbang logika berdasarkan percobaan yang

telah dilakukan.
5. Gambarkan gerbang logika NAND, NOR, EXOR menggunakan gerbanggerbang logika AND, OR dan NOT.

Modul
Minimisasi Fungsi 3 Variabel

TUJUAN
1. Mahasiswa dapat menyederhanakan (minimalisasi) fungsi Booelan
berdasarkan tabel kebenaran menggunakan Peta Karnough dengan metode
SOP dan POS.
2. Mahasiswa dapat memahami tujuan/kegunaan penyederhanaan fungsi.
ALAT DAN BAHAN
1. Digital Basic Trainer
2. Kabel-kabel penghubung
DASAR TEORI
PROSEDUR PERCOBAAN
1. Tabel Kebenaran
Tabel 1.1 Tabel Kebenaran
A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

C
0
1
0
1
0
1
0
1

Y
0
0
0
1
0
1
1
1

2. Fungsi Booeleannya tanpa minimisasi ;

a. Metode SoP : = ABC + AB C + ABC + ABC
b. Metode PoS : = (A + B + C)(A + B + C)(A + B + C)(A + B + C)
3. Rangkaian gerbang logika SoP dan PoS
A
Key = A

B
Key = A
U3 NOT

C
Key = A
U2 NOT

U1 NOT

U4

AND3 U5

U7

AND3
U6
OR4
AND3 U8

AND3

Gambar 1.1 Rangkaian SoP

Key = AKey = AKey = A

U3
NOT

U2
NOT

U1
NOT

U4

OR3 U5
U7
OR3

U6

AND4

OR3
U8

OR3

Gambar 1.1 Rangkaian PoS

4. Metode SoP (Sum of Product)
a. Sederhanakan Tabel 1.1 menggunakan Peta Karnaough dengan metode
SoP.
b. Rancanglah rangkaian digitalnya.
c. Rangkailah rancangan gerbang logika ke dalam papan Trainer.
d. Lakukan percobaan dengan cara memberi sinyal masukan pada unit
Input, dan amatilah hasil keluaran LED hingga mendapatkan tabel
kebenarannya.
e. Bandingkan gerbang logika dan tabel kebenaran rangakaian sebelum
dan sesudah minimisasi dengan metode SoP serta berikan kesimpulan.
5. Metode PoS (Product of Sum)
a. Sederhanakan Tabel 1.1 menggunakan Peta Karnaough dengan metode
SoP.
b. Rancanglah rangkaian digitalnya.
c. Rangkailah rancangan gerbang logika ke dalam papan Trainer.
d. Lakukan percobaan dengan cara memberi sinyal masukan pada
unit Input, dan amatilah hasil keluaran LED hingga mendapatkan
tabel kebenarannya.
e. Bandingkan gerbang logika dan tabel kebenaran rangakaian sebelum
dan sesudah minimisasi dengan metode SoP serta berikan kesimpulan.
6. Bandingkan hasil percobaan dengan menggunakan SoP dan PoS, dan
buatlah kesimpulan.

Modul
Penjumlahan Biner

TUJUAN
1. Mahasiswa dapat memahami cara kerja rangkaian half adder dan full adder.
2. Mahasiswa dapat menggunakan rangkaian full adder untuk operasi perhitungan
jumlah, kurang, kali, bagi.
ALAT DAN BAHAN
1. Digital Basic Trainer
2. Kabel-kabel penghubung
DASAR TEORI
Half adder adalah suatu rangkaian penjumlah system bilangan biner yang paling
sederhana. Rangkaian ini hanya dapat digunakan untuk operasi penjumlahan data bilangan
biner sampai 1 bit saja. Rangkaian half adder mempunyai 2 masukan dan 2 keluaran yaitu
Summary out (Sum) dan Carry out (Carry). Blok diagram Half adder dapat digambar sebagai
berikut :

Gambar 3.1 Blok Diagaram Half Adder

Full adder adalah suatu rangkaian yang dapat digunakan untuk menjumlahkan
bilangan biner yang lebih dari 1 bit.Ciri pokok dari Full adder dibandingkan dengan half
adder terletak pada jenis/jumlah masukan. Pada Full adder terdapat tambahan satu masukan,
yaitu Carry in. Blok diagram Full adder dapat digambar sebagai berikut :

Gambar 3.2 Blok Diagaram Half Adder

PROSEDUR PERCOBAAN
Percobaan Half Adder
1. Rangkailah rangkaian Half Adder pada Basic Trainer Kit sesuai dengan gambar
berikut.
X
A
2.5 V

Key = Space

AND2

Gambar 3.3Rangkaian Half Adder

2. Isikan data hasil percobaan pada tabel berikut.
Tabel 3.1 Tabel Hasil Percobaan
Masukan
A
B
0
0
0
1
1
0
0
0

Keluaran
X
Y

3. Buatlah kesimpulan dari data hasil percobaan yang dilakukan.

Percobaan Full Adder
1. Rangkailah rangkaian Half Adder pada Basic Trainer Kit sesuai dengan gambar
berikut.
S
5V

5V

Key = Space

AND2

Gambar 3.4Rangkaian Full Adder

2. Isikan data hasil percobaan pada tabel berikut.
1
0

V1
5V

Tabel 3.2 Tabel Hasil Percobaan

C_in

Key = Space

A
U4
Key = Space
XOR2
B

Masuk
U1
B
C
in
XOR2
0
0
0
1
U2
U3
1
0
AND2
1
1
OR2
0
0
0
1
1
0
1
1

A
0
0
0
0
1
1
1
1

U6

2.

Keluaran
X
Y

C_out
2.

3. Buatlah kesimpulan dari data hasil percobaan yang dilakukan.

Percobaan Penjumlahan Biner 4-Bit
1. Rangkailah rangkaian penjumlahan biner 4 -bit pada Basic Trainer Kit sesuai dengan
gambar berikut.
A4

A3
A1

A2

S5

S4
2.5 V

S3
2.5 V

S2
2.5 V

S1
2.5 V

2.5 V

15
2
6
9
14

B4
Key =

B3
Key =

B2
Key =

B1
Key =

C0
Key =

Gambar 3.5Rangkaian Penjumlahan Biner 4-bit

2. Isikan data hasil percobaan pada tabel berikut.
Tabel 3.2 Tabel Hasil Percobaan
C A4
00
0
0
0
0
0
0
0
0
1
1
0
1
0
1
0
1
0
1
1
0
1
1
1
0
1
0
1

A
30
0
0
1
0
0
0
0
1
0
1
1
1
0

Masuk
A an
A B B3
20 11 40 0
0
0
0 0
1
0
0 0
0
0
0 1
0
0
1 0
0
1
0 0
0
0
0 0
1
0
0 0
0
0
0 1
0
0
1 0
1
1
0 0
1
1
0 0
0
0
0 1
0
0
1 1

B
20
0
1
0
0
0
0
1
0
0
0
0
1
0

B
10
1
0
0
0
0
1
0
0
0
1
1
1
0

Keluaran
C4 S4 S3 S2 S1

11

3. Buatlah kesimpulan dari data percobaan yang telah dilakukan.

U1
V1
5V

Key = Space
XOR2
B

Key =

Key =

U2

Key =

Y
2.5 V

Key =

U3
1
3
8
10

A4S4
A3S3
A2S2
A1S1

16 B4C4
4 B3 B2 B1
7
11

74LS83N

C0
13

12

Modul
FLIP FLOP

TUJUAN
3. Mahasiswa dapat memahami karakteristik RS-FLIP FLOP, JK-FLIP.
4. Mahasiswa dapat memahami fungsi Clock pada Rangkaian Sekuensial.
ALAT DAN BAHAN
3. Digital Basic Trainer
4. Kabel-kabel penghubung
DASAR TEORI
Flip-flop merupakan suatu rangkaian sekuensial yang dapat menyimpan data
sementara (latch) dimana bagian outputnya akan me-respons input dengan cara mengunci
nilai input yang diberikan atau mengingat input tersebut. Flip-flop mempunyai dua kondisi
output yang stabil dan saling berlawanan.
Perubahan dari setiap keadaan output dapat terjadi jika diberikan trigger pada flipflop tersebut. Triger nya berupa sinyal logika 1 dan 0 yang kontinyu.
Ada 4 tipe Flip-flop yang dikenal, yaitu SR, JK, D dan T Flip-flop. Dua tipe pertama
merupakan tipe dasar dari Flip-flop, sedangkan D dan T merupakan turunan dari SR dan JK
Flip-flop. Pada percobaan akan dilakukan menggunakan SR-FLIP FLOP dan JK-FLIP FLOP
1. SR-FLIP FLOP
SR-Flip-flop dapat dibentuk dengan dua cara; dari gerbang NAND atau dari gerbang
NOR.

Gambar 4.1. RS-FLIP FLOP dengan Gerbang NAND

Gambar 4.2. RS-FLIP FLOP dengan Gerbang NOR

2. JK-FLIP FLOP
Sebuah JK-FF adalah SR-FF yang telah dimodifikasi sedemikian rupa. Pada SR-FF,
jika kedua input S dan R-nya sama-sama bernilai 1, flip-flop tidak
mampu

merespons kondisi output berikutnya (pelajari lagi sifat SR-FF). Sebuah JK-FF
dibentuk dari SR-FF dengan tambahan gerbang AND pada sisi input SR-nya. Dengan
tambahan tersebut, apabila input J dan K keduanya bernilai 1 akan membuat
kondisi output berikutnya menjadi kebalikan dari kondisi output sebelumnya.
Keadaan ini dinamakan Toggle.

Gambar 4.3. JK-FLIP FLOP

3. Clock merupakan suatu sinyal digital yang berfrekuensi konstan, dimana frekuensi ini
menentukan jumlah perubahan (transisi) dari 0 ke 1 atau 1 ke 0 dari sinyal clock ini.

Gambar 4.4. Periode Clock

PROSEDUR PERCOBAAN
RS-FLIP FLOP
1. Rangkailah gerbang-gerbang logika pada Basic Trainer Kit sesuai dengan gambar
berikut.
J3

LED1

Gambar 4.5. RS-FLIP FLOP dengan Gerbang NOR

2. S dan R sebagai masukan, berilah input logika 1 dan 0 secara bergantian pada masingmasing S dan R.
Q
Key = S
V1
5V

NOR2

Q1
Key = R

NOR2

LED2

3. Isikan data hasil percobaan pada tabel berikut.

Tabel 4.1 Tabel Hasil Percobaan

S
0
0
1
1

R
0
1
0
1

LED 1

LED 2

Keterang
an

4. Rangkailah gerbang-gerbang logika pada Basic Trainer Kit sesuai dengan gambar
berikut.
J1

LED2

Gambar 4.6. RS-FLIP FLOP dengan Gerbang NAND

5. S dan R sebagai masukan, berilah input logika 1 dan 0 secara bergantian pada masingmasing S dan R.
6. Isikan data hasil percobaan pada tabel berikut.
Tabel 4.2 Tabel Hasil Percobaan
S
0
0
1
1

R
0
1
0
1

LED 1

LED 2

Keterang
an

7. Jelaskan mengapa kondisi S=1 dan R=1 disebut dengan kondisi terlarang!
8. Buatlah kesimpulan dari percobaan SR-FLIP FLOP dengan gerbang NOR dan NAND
dan jelaskan perbedaan penggunaan kedua gerbang tersebut pada RS-FLIP FLOP
JK-FLIP FLOP
1. Rangkailah gerbang-gerbang logika pada Basic Trainer Kit sesuai dengan gambar
berikut.
J3

2.5 V

Key = RESET

X2

Key = SET

2.5 V

J1
V1
12 V

SET
JQ

Key = J
J2

X4

U1

CLK

~Q

RESET

JK_FF
Key = K
J5

Key = Clock

J4

Gambar 4.7. JK-FLIP FLOP dengan Clock

2. J dan K sebagai masukan, berilah input logika 1 dan 0 secara bergantian pada masingmasing J dan K.

3. Isikan data hasil percobaan pada tabel berikut.

Tabel 4.3 Tabel Hasil Percobaan
SE
T

U1

RESET

Key = S
NAND2

V1
5V

J2

Key = R

J
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

K
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

LED 1

LED 2

Keterang
an

4. Berilah logika SET = 0 dan RESET = 0. Isikan data hasil percobaan pada
U2
tabel berikut.
NAND2
LED1Tabel 4.4 Tabel Hasil Percobaan
SIKLUS
1
2

5.
a.
b.
c.
d.

CLOC
K
0
1
0
1

J
1
1
1
1

K
1
1
1
1

LED 1

LED 2

Keterang
an

Berdasarkan percobaan yang telah dilakukan;

Jelaskan fungsi SET dan RESET
Jelaskan kapan kondisi led 1 dan led 2 dalam kondisi Flip Flop
Jelaskan fungsi clock pada rangkaian flip flop
Buatlah kesimpulan

Modul
Pencacah/Counter

TUJUAN
1. Mahasiswa dapat memahami prinsip kerja pencacah.
2. Mahasiswa dapat merangkai pencacah mundur asinkron modulo 8 (3bit)
menggunakan JK- FLIP FLOP.
3. Mahasiswa dapat merangkai pencacah maju asinkron modulo 8 (3bit) menggunakan
JK- FLIP FLOP.
ALAT DAN BAHAN
1. Digital Basic Trainer
2. Kabel-kabel penghubung
DASAR TEORI
Counters
(pencacah)
adalah
alat/rangkaian
digital
yang
berfungsi
menghitung/mencacah banyaknya pulsa cIock atau juga berfungsi sebagai pembagi frekuensi,
pembangkit kode biner, Gray.
Ada 2 jenis pencacah yaitu:
1. Pencacah sinkron (syncronuous counters) atau pencacah jajar.
2. Pencacah tak sinkron (asyncronuous counters) yang kadang-kadang disebut juga
pencacah deret (series counters) atau pencacah kerut (rippIe counters).
Karakteristik penting daripada pencacah adalah:
1. Mencacah maju atau mundur.
2. sampai beberapa banyak ia dapat mencacah (modulo pencacah).
3. Dapat berjalan terus (free running) ataukah dapat berhenti sendiri (seIf stopping)
PROSEDUR PERCOBAAN
1. Rangkailah JK-FLIP FLOP pada Basic Trainer Kit sesuai dengan gambar berikut.

U5

Modul
Pencacah/Counter

5
Key = RESET

Gambar 5.1Pencacah Mundur

CK

J2

A B C D E FG

U4

Key = SET

7DA DB DC DD
1
2
6

OA
OB
OC
OD
OE
OF
OG

13
12
11
10
9
15
14

~EL
~BI
~LT
5
4 4511BP_15V
3

U1

U2

SET

V1
12 V

J CLK
K

~Q

J3

U3

SET

J CLK
K

SET
JQ

~Q

RESET

RESET

JK_FF

CLK

~Q

RESET

JK_FF

Key = CLOCK

X4
2.5 V

J1

JK_FF

Modul
Pencacah/Counter

2. Isikan data hasil percobaan pada tabel berikut.

Tabel 5.1 Tabel Hasil Percobaan
SET
0
0
1
1

RESET
0
1
0
1

7-SEGMENT

Tabel 5.2 Tabel Hasil Percobaan

SET

RESE
T

Sikl
us
1
2
3
4
5

6
7
8
9
10

CLOC
K
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0

7SEGMENT

3. Rangkailah JK-FLIP FLOP pada Basic Trainer Kit sesuai dengan gambar berikut.

U5

Modul
Pencacah/Counter
2. Isikan data hasil percobaan pada tabel berikut.
Tabel 5.1 Tabel Hasil Percobaan
Key = Space

CK

Gambar 5.2Pencacah Maju

J2

A B C D E F G

U4

Key = Space

7
1
2
6

DA
DBOB
DCOC
DDOD
OE
5 ~ELOF
4 ~BIOG
3 ~LT

OA 13
12
11
10
9
15
14

4511BP_15V

U1

U2

SET
JQ

V1
12 V

~Q

CLK

RESET

CLK

SET
JQ

~Q

RESET

JK_FF

X4
2.5 V

J1

CLK

~Q

RESET

JK_FF

J3

Key = Space

U3

SET
JQ

JK_FF

Modul
Pencacah/Counter

4. Isikan data hasil percobaan pada tabel berikut.

Tabel 5.1 Tabel Hasil Percobaan
SET
0
0
1
1

RESET
0
1
0
1

7-SEGMENT

Tabel 5.2 Tabel Hasil Percobaan

SET

RESE
T

Sikl
us
1
2
3
4
5

6
7
8
9
10

CLOC
K
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0

7SEGMENT

5. Berdasarkan percobaan yang telah dilakukan;

a. Jelaskan fungsi SET dan RESET
b. Jelaskan Siklus clock yang diberikan pada rangkaian pencacah, dan
hubungannya dengan jumlah kombinasi JK-Flip Flop yang digunakan.
c. Jelaskan Perbedaan rangkaian pertama dan rangkaian kedua.
d. Buatlah kesimpulan