Kompetensi Dasar
Tujuan Pembelajaran
B. URAIAN MATERI
1|Modul PRE 2
Lambang yang digunakan dalam Rangkaian Elektronika Digital adalah dengan
notasi berupa aljabar 1 serta 0. Notasi 1 merupakan perlambang adanya koneksi,
sebaliknya notasi 0 adalah perlambang tidak adanya hubungan. Cara yang paling
mudah untuk memiliki pemahanan tentang kedua notasi tersebut adalah pada saklar
sebuah lampu. Dimana saat kita menekan tombol ON akan menyebabkan terjadinya
hubungan yang dinamakan notasi 1, dan ketika kita menekan tombol OFF akan
menyebabkan putusnya koneksi yang dinotasikan 0.
2|Modul PRE 2
1. Fungsi AND gate
Fungsi AND dapat digambarkan dengan rangkaian listrik menggunakan saklar
seperti dibawah ini:
Keterangan:
A B A & B adalah saklar
Y
Y adalah lampu
Jika saklar dibuka maka berlogika 0, jika saklar ditutup maka berlogika 1. Fungsi
logika yang dijalankan rangkaian AND adalah sebagai berikut:
1. Jika kedua saklar A & B dibuka maka lampu padam
2. Jika salah satu dalam keadaan tertutup maka lampu padam
3. Jika kedua saklar tertutup maka lampu nyala
2. Fungsi OR gate
Fungsi OR dapat digambarkan dengan rangkaian seperti dibawah ini.
A Keterangan:
Y
B A dan B =Saklar
Y= lampu
3|Modul PRE 2
Simbol Gerbang OR Tabel kebenaran
OUTPU
INPUT
T
A
A B Y
Y=A+B 0 0 0
B
0 1 1
1 0 1
1 1 1
Karakteristik: Jika adalah input, output adalah kebalikan dari input. Artinya Jika
input berlogika 1 maka output akan berlogika 0 dan sebaliknya. Persamaan
Boolean untuk inverter adalah dengan menulis garis diatas variable seperti X = A
(X = tidak A)
4|Modul PRE 2
Gambar IC gerbang NOT 7404
Gerbang NAND bisa mempunyai lebih dari dua input. Dari table kebenaran,
gerbang NAND keluaran/outputnya akan selalu 1 jika kedua input 0.
Contoh IC gerbang NAND adalah adalah 7400
A
Y = A+B A
B
menjadi: Y = A+B
B
5|Modul PRE 2
NOR dengan saklar Tabel kebenaran
Input Output
A B Y
A B Y 0 0 1
0 1 0
1 0 0
1 1 0
7. Fungsi EX-NOR
Gerbang X-NOR akan memberikan output berlogika 0 jika jumlah logika 1 pada
inputnya ganjil. Dan akan berlogika 1 jika kedua inputnya sama. Rangkaian EX-
NOR disusun dengan menggunka gerbang AND, OR, NOT seperti dibawah ini.
6|Modul PRE 2
Simbol Gerbang EX-NOR Tabel Kebenaran
Input Output
A A B Y
Y= A+B
B 0 0 1
0 1 0
1 0 0
1 1 1
C. LEMBAR PRAKTIKUM
a) AND gate
Tabel 1 Gambar 1
INPUT OUTPUT
A B Software Praktek
0 0
0 1
1 0
1 1
7|Modul PRE 2
b) OR gate
Tabel 2 Gambar 2
INPUT OUTPUT
A B Software Praktek
0 0
0 1
1 0
1 1
c) NOT gate
Tabel 3. Gambar 3
INPUT OUTPUT
A Y
0
1
d) NAND gate
Tabel 4 Gambar 4
INPUT OUTPUT
A B Software Praktek
0 0
0 1
1 0
1 1
e) NOR gate
Tabel 5 Gambar 5
INPUT OUTPUT A
A B Software Praktek B
0 0 Y
0 1
1 0
1 1
8|Modul PRE 2
D. LEMBAR EVALUASI
S2
S3
4. Bagaimanakah deretan pulsa yang terlihat pada keluaran gerbang EX-OR gambar
dibawah ini:
A 01100111
B 11000100 Y
C 00101101
9|Modul PRE 2
Kegiatan Belajar 2
Kompetensi Dasar
Tujuan Pembelajaran
B. URAIAN MATERI
Rangkaian Kombinasional
Rangkaian kombinasional terdiri dari gerbang logika yang memiliki output yang
selalu tergantung pada kombinasi input yang ada. Rangkaian kombinasional melakukan
operasi yang dapat ditentukan secara logika dengan memakai sebuah fungsi boolean.
Ada beberapa Rangkaian logika kombinasional yang akan dibahas adalah Enkoder,
Dekoder, Multiplexer, dan Demultiplexer.
1) Enkoder
Enkoder adalah rangkaian logika kombinasional yang berfungsi untuk mengubah
atau mengkodekan suatu sinyal masukan diskrit menjadi keluaran kode biner.
Enkoder disusun dari gerbang-gerbang logika yang menghasilkan keluaran biner
sebagai hasil tanggapan adanya dua atau lebih variabel masukan. Hasil keluarannya
dinyatakan dengan aljabar boole, tergantung dari kombinasi - kombinasi gerbang yang
digunakan.
Sebuah Enkoder harus memenuhi syarat perancangan m < 2 n . Variabel m adalah
kombinasi masukan dan n adalah jumlah bit keluaran sebuah enkoder. Satu kombinasi
masukan hanya dapat mewakili satu kombinasi keluaran.
Rangkaian Encoder juga dapat disusun dengan menggunakan gerbang NAND sebagai
berikut:
10 | M o d u l P R E 2
Tabel kebenaran dari rangkaian Encoder Desimal ke BCD dengan dioda logika
dan gernag NAND sebagai berikut:
11 | M o d u l P R E 2
2) Dekoder
Pengertian decoder adalah suatu rangkaian yang dibangun dari gerbang-
gerbang logika untuk memecahkan sandi-sandi digital menjadi bahasa manusia
(analog).
Jenis-jenis rangkaian decoder
1. BCD to & 7segment Decoder
a
a
MSB b
D
C
7447 c f b
Input d g
B
e e c
A
f
LSB
g d
Kombinasi masukan biner dari jalan masukan akan diterjemahkan oleh decoder,
sehingga akan membentuk kombinasi nyala LED peraga (7 segment LED), yang
sesuai kombinasi masukan biner tersebut. Sebagai contoh, Jika masukan biner
DCBA = 0001, maka decoder akan memilih jalur keluaran mana yang akan
diaktifkan. Dalam hal ini saluran b dan c diaktifkan sehingga lampu LED b dan C
menyala dan menandakan angka 1.
2. Decoder BCD ke decimal
Keluarannya dihubungkan dengan tabung indikator angka. Sehingga kombinasi
angka biner akan menghidupkan lampu indikator angka yang sesuai. Sebagai
contoh D = C = B = 0 , A= 1, akan menghidupkan lampu indikator angka 1.
Lampu indikator yang menyala akan sesuai dengan angka biner dalam jalan
masuk.
9
8
7
MSB
D 6
C
7442 5
Tabungan
B 4 angka
A 3
LSB 2
1
0
INPUT OUTPUT
D C B A 0 1 2 3 4 5 6 7 8 9
0 0 0 0 1 0 0 0 0 0 0 0 0 0
0 0 0 1 0 1 0 0 0 0 0 0 0 0
0 0 1 0 0 1 0 0 0 0 0 0 0 0
0 0 1 1 0 0 1 0 0 0 0 0 0 0
0 1 0 0 0 0 0 1 0 0 0 0 0 0
0 1 0 1 0 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 0 0 0 1 0 0 0 0
0 1 1 1 0 0 0 0 0 0 1 0 0 0
0 0 0 0 0 0 0 0 0 0 0 1 0 0
0 0 0 1 0 0 0 0 0 0 0 0 1 0
12 | M o d u l P R E 2
3) Multiflexer
Multiplexer adalah suatu rangkaian elektronik digital yang sering disebut juga
sebagai data selector. Multiplexer mempunyai multi input dan umumnya akan dipilih
hanya salah satu input tersebut untuk dikeluarkan pada bagian output berdasarkan
selektor data yang dipilih.
Fungsi multiplexer adalah memilih 1 dari N sumber data masukan dan meneruskan
data yang dipilih itu kepada suatu saluran informasi tunggal. Mengingat bahwa dalam
demultiplexer hanya terdapat satu jalan masuk dan mengeluarkan data-data yang
masuk kepada salah satu dari N saluran keluar, maka suatu multiplexer sebenarnya
melaksanakan proses kebalikan dari demultiplexer. Gambar berikut adalah merupakan
suatu multiplexer 4 ke 1 saluran.
B A
Gambar Multiplexer
4 masukan ke 1
saluran keluaran
D0
.
A B
D1
.
A B
D2
.
A B
D3 .
A B
13 | M o d u l P R E 2
strobe atau enable G harus dikondisikan “low” (“0”), dengan control data selector (C,
B,A) berurutan kombinasinya sesuai tahapan counter, maka output Y pada multiplexer
dipilih salah satu sesuai urutan counter data selector , yaitu mulai dari D0-D7). Aplikasi
multiplexer ini sangat cocok untuk saluran bus data pada teknik mikrokomputer.
4) Demultiflexer
Rangkaian logika kombinasional Demultiplekser adalah Komponen yang berfungsi
kebalikan dari MUX. Pada DEMUX, jumlah masukannya hanya satu, tetapi bagian
keluarannya banyak. Signal pada bagian input ini akan disalurkan ke bagian output
(channel) yang mana tergantung dari kendali pada bagian SELECTnya.
1
INPUT A B
3
Y0
4
1
2 12
13 ?
3
Y1
4 6
5 ?
9
Y2
10 8
11 ?
1
Y3
2 12
13 ?
74LS15
5) Adder
Adder merupakan rangkain ALU (Arithmetic and Logic Unit) yang digunakan untuk
menjumlahkan bilangan. Karena adder digunakan untuk memproses operasi aritmatika,
maka adder juga sering disebut rangkaian kombinasional aritmatika. Ada 3 jenis Adder,
yaitu:
Rangkaian adder yang hanya menjumlahkan dua bit disebut Half Adder.
Rangkaian adder yang hanya menjumlahkan tiga bit disebut Full Adder.
Rangkaian adder yang menjumlahkan banyak bit disebut Paralel Adder.
a. Half Adder.
Rangkaian half adder merupakan dasar bilangan biner yang masing-masing hanya
terdiri dari satu bit, oleh karena itu dinamakan penjumlah tak lengkap.
Jika A=0 dan B=0 dijumlahkan, hasilnya S (Sum) = 0.
14 | M o d u l P R E 2
Jika A=0 dan B=0 dijumlahkan, hasilnya S (Sum) = 1.
Jika A=1 dan B=1 dijumlahkan, hasilnya S (Sum) = 0. Dengan nilai pindahan Cy (Carry
Out) = 1.
Dengan demikian, half adder memiliki dua masukan (A dan B), dan dua keluaran (S dan
Cy).
A B SUM CARRY
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
Dari tabel diatas, terlihat bahwa nilai logika dari Sum sama dengan nilai logika dari
gerbang XOR, sedangkan nilai logika Cy sama dengan gerbang logika AND. Dari tabel
diatas, dapat dibuat rangkaian half adder seperti dibawah ini.
b. Full Adder
Full adder adalag mengolah data penjumlahan 3 bit bilangan atau lebih (bit tidak
terbatas), oleh karena itu dinamakan rangkaian penjumlah lengkap. Perhatikan tabel
dibawah ini.
A B C S CY
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
C. LEMBAR PRAKTIKUM
D (Input) B A
0
D4 D3 D2 D1
LED-YELLOWLED-YELLOW LED-YELLOW LED-YELLOW
R1 R2 R3 R4
220R 220R 220R 220R
U1:A
2 4
A Y0
3 5
B Y1
6
Y2
1 7
E Y3
74LS139
16 | M o d u l P R E 2
II. Percobaan 2 (Multiflexer dengan IC 74251)
a. Buatlah rangkaian seperti di bawah ini
0
0
D3
0 LED-YELLOW
0
R2
0 U1 220R
4 6
D0 Y
0 3
D1
2 5
D2 Y
1
D3
0 15
D4
14
D5
13
D6
12
D7
11
A
10
B
9
C
7
OE
0
74251
0
0
D1
10k 10k 10k R1
D2
330R
U2
R2
1 15
A Y0
2 14 LED-RED
3
B Y1
13
330R D8
C Y2 R3
12
Y3
11
6
Y4
10
330R D7
S1 S2 S3 E1 Y5 R4 LED-RED
4 9
E2 Y6
5 7
E3 Y7 330R D6
R5 LED-RED
74LS138
330R D5
R6 LED-RED
330R D4
R7 LED-RED
330R D3
R8 LED-RED
330R
LED-RED
17 | M o d u l P R E 2
b. Isilah tabel berikut ini sesuai dengan hasil percabaan di atas!
Selektor Output
S1 S2 S3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
c. Buatlah kesimpulan
a
a
MSB b
D
C
7447 c f b
d g
B
e e c
A
f
LSB
g d
Common
Anoda
3. Hubungkan catu dari batere 5 V dengan rangkaian, kemudian amati apa yang
tejadi pada LED sebagai output jika input DCBA diberikan dan catat hasilnya dan
masukkan pada tabel.
4. Bagaimana kesimpulan dari hasil percobaan ini?
5. Kembalikan alat dan bahan ke tempat semula.
6. Buatlah laporan kerja berdasarkan hasil praktek.
18 | M o d u l P R E 2
Hasil Pengamatan BCD to 7 Segment Decoder
D. LEMBAR EVALUASI
19 | M o d u l P R E 2
5. Gambar di bawah ini adalah pengertian dari rangkaian...
A. Adder
B. Decoder
C. Encoder
D. Multiflexer
E. Demultiflexer
20 | M o d u l P R E 2
Kegiatan Belajar 3
A.Kompetensi
KOMPETENSI
DasarDASAR DAN TUJUAN PEMBELAJARAN
Tujuan Pembelajaran
B. URAIAN MATERI
Register adalah sekelompok flip-flop yang dapat dipakai untuk menyimpan dan
untuk mengolah informasi dalam bentuk linier. Atau dengan kata lain Register
merupakan sekelompok flip flop yang dapat menyimpan informasi biner yang terdiri dari
bit majemuk.
Ada 2 jenis utama Register yaitu:
1. Storage Register (register penyimpan)
2. Shift Register (register geser)
Register penyimpan (Storage Register) digunakan apabila kita hendak menyimpan
informasi untuk sementara, sebelum informasi itu dibawa ke tempat lain. Banyaknya
kata/bit yang dapat disimpan, tergantung dari banyaknya flip-flop dalam register.
Satu flip-flop dapat menyimpan satu bit. Bila kita hendak menyimpan informasi 4 bit
maka kita butuhkan 4 flip-flop. Ada dua cara menyimpan dan membaca data ke dalam
register, yaitu seri dan paralel. Dalam operasi paralel, penyimpanan maupun
pembacaan dilakukan secara serentak oleh semua tingkat register. Sedangkan untuk
operasi seri, diterapkan secara sekuensial bit demi bit sampai semua tingkat register
terpenuhi.
Contoh: Register yang mengingat bilangan duaan (biner):
1101 terbaca pada keluaran Q.
21 | M o d u l P R E 2
Q Q Q Q Q Q Q Q
1 0 1 0 1 0 1 0
Clock ke input Q1 Q2 Q3 Q4
0 0 0 0 0 0
1 1 1 0 0 0
2 0 0 1 0 0
3 1 1 0 1 0
4 1 1 1 0 1
2) Register Serial In Paralel Out (SIPO)
Register SIPO, mempunyai satu saluran masukan saluran keluaran sejumlah flip
flop yang menyusunnya. Data masuk satu per satu (secara serial) dan dikeluarkan
secara serentak. Pengeluaran data dikendalikan oleh sebuah sinyal kontrol. Selama
sinyal kontrol tidak diberikan, data akan tetap tersimpan dalam register.
22 | M o d u l P R E 2
Rangkaian Register Serial In Paralel Out
Masukan-masukan data secara deret akan dikeluarkan oleh D-FF setelah
masukan denyut lonceng dari 0 ke 1. Keluaran data/informasi serial akan dapat dibaca
secara paralel setelah diberikan satu komando (Read Out/parallel output control). Bila
dijalan masuk Read Out diberi logik 0, maka semua keluaran AND adalah 0 dan bila
Read Out diberi logik 1, maka pintu-pintu AND menghubung langsungkan sinyal-sinyal
yang ada di Q masing-masing flip-flop.
Contoh: Bila masukan data 1101
TABEL KEBENARANNYA:
Read Out Clock Input Q1 Q2 Q3 Q4 A B C D
0 0 0 0 0 0 0 0 0 0 0
0 1 1 1 0 0 0 0 0 0 0
0 2 1 1 1 0 0 0 0 0 0
0 3 0 0 1 1 0 0 0 0 0
0 4 1 1 0 1 1 0 0 0 0
1 1 0 1 1 1 0 1 1
Rangkaian diatas merupakan register geser dengan panjang kata 4 bit. Semua jalan
masuk clock dihubungkan jajar. Data-data yang ada di Io, I1, I2, I3 dimasukkan ke flip-
flop secara serempak, apabila dijalan masuk parallel input control diberi logik 1.
23 | M o d u l P R E 2
Paralel input Io I2 I3 I4 A B C D
Clock
control
0 0 0 0 0 0 0 0 0 0
0 1 1 0 0 0 0 0 0 0
1 2 1 1 0 0 1 1 0 0
1 3 0 1 1 0 0 1 1 0
1 4 1 0 1 1 1 0 1 1
Cara kerja:
Sebelum dimasuki data rangkaian direset dulu agar keluaran Q semuanya 0. Setelah itu
data dimasukkan secara paralel pada input D-FF dan data akan diloloskan keluar
secara paralel setelah flip-flop mendapat pulsa clock dari 0 ke 1.
Contoh:
TABEL KEBENARAN:
Clock Io I2 I3 D3 Qo Q1 Q2 Q3
0 1 1 0 1 0 0 0 0
1 1 1 0 1 1 1 0 1
2 1 0 0 1 1 0 0 1
3 0 0 0 1 0 0 0 1
24 | M o d u l P R E 2
C. LEMBAR PRAKTIKUM
BAHAN KERJA
1. Papan percobaan
2. Kabel penghubung
3. Catu daya + 5 volt DC
4. Multimeter
LANGKAH KERJA
Word in Clock QA QB QC QD
0
1
1
0
1
25 | M o d u l P R E 2
2. Percobaan II (SIPO Register dengan D FF)
Buatlah rangkaian berikut:
Paralel Output
Input Clock output
QA QB QC QD
control
0 0
1 0
1 1
0 1
1 1
26 | M o d u l P R E 2
Bit-bit dimasukkan pada input D0, D1, D2, D3. Sebelum pulsa clock dimasukkan,
resetlah terlebih dahulu. Masukkan data dan catat outputnya dalam tabel berikut:
Bit-bit dimasukkan melalui terminal input 1 atau 2, Clock dimasukkan melalui pin 8
dan reset melalui pin 9. Sebelum data dimasukkan resetlah terlebih dahulu.
Masukkan data dan catat outputnya dalam tabel berikut:
Input Clock QA QB QC QD QE QF QG QH
0 0 0 0 0 0 0 0 0 0
1 1
1 2
0 3
1 4
0 5
0 6
1 7
Bit-bit dimasukkan melalui terminal input 11, 12, 13, dan 14 Clock dimasukkan
melalui pin 7 dan reset melalui pin 15. Pin 1 dan 2 disatukan, pin 9 dan 10 disatukan
27 | M o d u l P R E 2
lalu diberi logic 0. Sebelum data dimasukkan resetlah terlebih dahulu. Masukkan
data dan catat outputnya dalam tabel berikut:
INPUT OUTPUT
Clock
D0 D1 D2 D3 Q0 Q1 Q2 Q3
0 0 0 1
0 1 0 1
1 1 0 1
1 0 0 1
C. LEMBAR EVALUASI
28 | M o d u l P R E 2
Kegiatan Belajar 4
RANGKAIAN COUNTER
Tujuan Pembelajaran
C. URAIAN MATERI
29 | M o d u l P R E 2
1) Pencacah Tak sinkron
(asynkronuous counters) atau ripple through counters, Masukan untuk clock
dikendalikan tidak serempak tetapi secara berurutan. karena hanya flip-flop yang paling
ujung saja yang dikendalikan oleh sinyal clock untuk flip-flop lainnya diambilkan dari
masing-masing flip-flop sebelumnya. Banyaknya clock yang dimasukkan diterjemahkan
oleh flip-flop kedalam bentuk biner.
Macam-macam Pencacah Tak Sinkron
a. Pencacah maju tak sinkron free running( Up Counter Asinkron)
Output dari flip-flop QA menjadi clock dari flip-flop QB, sedangkan output dari
flip-flop QB menjadi clock dari flip-flop QC. Perubahan pada negatif edge di
masing-masing clock flip-flop sebelumnya menyebabkan flip-flop sesudahnya
berganti kondisi (toggle), sehingga input-input J dan K di masing-masing flip-flop
diberi nilai ”1”
Diagram waktu/timing diagram rangkaian tersebut adalah sebagai berikut:
Clock
QA
QB
QC
QD
30 | M o d u l P R E 2
Tabel Kebenaran Pencacah Maju Tak Sinkron:
QD QC QB QA
Clock Desimal
MSB LSB
0 0 0 0 0 0
1 0 0 0 1 1
2 0 0 1 0 2
3 0 0 1 1 3
4 0 1 0 0 4
5 0 1 0 1 5
6 0 1 1 0 6
7 0 1 1 1 7
8 1 0 0 0 8
9 1 0 0 1 9
10 1 0 1 0 10
11 1 0 1 1 11
12 1 1 0 0 12
13 1 1 0 1 13
14 1 1 1 0 14
15 1 1 1 1 15
Pencacah diatas dapat mencacah dari bilangan biner 0000 sampai dengan
1111 (dari 0 sampai 15 desimal). Pencacah tersebut merupkan pencacah 16
modulus (modulo 16 counters).
Clock
QA
QB
QC
QD
31 | M o d u l P R E 2
Selanjutnya dari diagram waktu tersebut dapat dibuat tabel kebenaran
seperti berikut:
Clock QD QC QB QA Desimal
0 1 1 1 1 15
1 1 1 1 0 14
2 1 1 0 1 13
3 1 1 0 0 12
4 1 0 1 1 11
5 1 0 1 0 10
6 1 0 0 1 9
7 1 0 0 0 8
8 0 1 1 1 7
9 0 1 1 0 6
10 0 1 0 1 5
11 0 1 0 0 4
12 0 0 1 1 3
13 0 0 1 0 2
14 0 0 0 1 1
15 0 0 0 0 0
16 1 1 1 1 15
Pecacah diatas dapat mencacah mundur dari bilangan biner 1111 sampai dengan
0000 (atau 15 s/d 0).
D. LEMBAR PRAKTIKUM
BAHAN KERJA :
1. Papan percobaan
2. Power suplly +5V DC
3. Multimeter
4. Kabel penghubung.
32 | M o d u l P R E 2
KESELAMATAN KERJA
LANGKAH KERJA
R1 R2
470R
470R
D1 D2
LED-GREEN LED-GREEN
U1:A U1:B
7473 7473
14 12 7 9
J Q J Q
U1:A(CLK)
1 5
CLK CLK
3 13 10 8
K Q K Q
R
R
2
SW1
SW -SPDT
33 | M o d u l P R E 2
e) Setelah percobaan, matikan catu daya.
Out
Pulsa ke Desimal
B A
0
1
2
3
4
5
6
7
8
470R
D1 D2
LED-GREEN LED-GREEN
U1:A U1:B
7473 7473
14 12 7 9
J Q J Q
U1:A(CLK)
1 5
CLK CLK
3 13 10 8
K Q K Q
R
R
2
SW1
SW -SPDT
R1 R2
470R
470R
D1 D2
LED-GREEN LED-GREEN
U1:A U1:B
7473 7473
14 12 7 9
J Q J Q
U1:A(CLK)
1 5
CLK CLK
3 13 10 8
K Q K Q
R
R
2
SW1
SW -SPDT
34 | M o d u l P R E 2
b) Hidupkan rangkaian dan resetlah terlebih dahulu, kemudian berikan pulsa-pulsa
clock dan catat outputnya pada tabel dibawah.
Out
Pulsa ke Desimal
B A
0
1
2
3
4
5
35 | M o d u l P R E 2
3. Pencacah Maju Sinkron (Self Stopping)
Berhenti pada 11 (biner) = 3 (desimal)
Out
Pulsa ke Desimal
B A
0
1
2
3
4
5
D1 D4 D3 D2
LED-BLUE LED-BLUE LED-BLUE LED-BLUE
R1 R2 R3 R4
220R 220R 220R 220R
U1(CKA)
U1
14 12
CKA Q0
1 9
CKB Q1
8
Q2
11
Q3
2
R0(1)
3
R0(2)
6
R9(1)
7
R9(2)
7490
36 | M o d u l P R E 2
4. Berikan pulsa-pulsa clock dan catat output QA, QB, QC, QD kedalam tabel
berikut:
Out
Pulsa ke Desimal
D B C A
0
1
2
3
4
5
6
7
8
9
10
330
D. LEMBAR EVALUASI
37 | M o d u l P R E 2
PROGRAMMABLE LOGIC DEVICE (PLD)
URAIAN MATERI
Generasi PLD yang pertama dikenal dengan nama PAL (Programmable Array Logic)
atau PLA (Progrramable Logic Array), tergantung pada bentuk skema
pemrogramannya. PAL/PLA biasanya hanya menggunakan gerbang logika (tidak ada
flip flop), serta hanya memperbolehkan implementasi dari sebuah sirkuit kombinasional
saja. Untuk menyelesaikan masalah ini, maka dibuatlah PLD yang telah memiliki
sebuah flip-flop pada tiap output sirkuitnya. Dengan demikian, fungsi sekuensial
sederhana dapat diimplementasikan dengan baik (bukan lagi hanya funsi
kombinasional saja).
Selanjutnya, pada awal tahun 1980-an, tambahan untaian logika ditambahkan pada
tiap-tiap output PLD. Output baru tersebut diberi nama Macrocell yang diisi flip-flop,
gerbang logika dan multiplekser. Selain itu, Macrocell sendiri juga
bersifat programmable. Apalagi pada cell tersebut disediakan sinyal feedback yang
38 | M o d u l P R E 2
berasal dari output sirkuit ke progrramable array. Sinyal tersebut nantinya akan
memberikan PLD tingkat fleksibilitas yang lebih tinggi. Struktur baru dari PLD inilah
yang kemudian secara umum diberi nama PAL (GAL). Arsitektur yang serupa juga
dikanal dengan sebutan PALCE (PAL CMOS Electrically erasable/programmable).
Semuanya (baik PAL, PLA, PLD, maupun GAL/PALCE) secara umum kini lazim disebut
sebagai SPLDs(Simple PLDs)
Macrocell
Berikutnya, beberapa perlangkapan GAL dibuat pada chip yang sama dengan
menggunakan penjaluran (routing) yang lebih canggih, menggunakan teknologi silikon
yang lebih rumit serta beberapa tambahan yang menjadi ciri khas, seperti dukungan
JTAG, dan antarmuka untuk beberapa standar logika. Pendekatan ini kemudian dikenal
dengan nama CPLD (Complex PLD). CPLD saat ini lebih tekenal karena kepadatan
(density) yang tinggi, hasil yang memuaskan, dan biaya yang cukup rendah (CPLD
dapat dibeli dengan harga kisaran 1 dolar saja).
CPLD
39 | M o d u l P R E 2
Akhirnya, pada pertengahan 1980-an, FPGA(Field Proframmable Gate Arrays) mulai
diperkenalkan. FPGA berbeda dari CPLDs dari segi arsitektur, teknologi, ciri khas serta
dari segi biaya. FPGA utamanya ditujukan untuk implementasi yang membutuhkan
ukuran besar besar, serta untuk sirkuit yang memiliki kemampuan tinggi.
Dari penjelasan singkat di atas, dapat disingkat sejarah evolusi PLD pada tabel berikut :
Perlu diingat, semua jenis PLD (baik simpel atau kompleks) bersifat non-volative.
Mereka semua bersifat OTP(One-time programmable) atau hanya sekali pemrograman
saja. PLD dapat bersifat reprogrammable (dapat diprogram ulang) dengan
menggunakan EEPROM atau Flash memory (pada umumnya, sekarang menggunakan
flash memory). Di sisi lain, FPGA bersifat volatile sehingga digunakan SRAM untuk
menyimpan koneksi. Selain itu, dibutuhkan konfigurasi ROM untuk mengisi koneksi
antara satu dengan yang lain saat dihidupkan daya listrik.
40 | M o d u l P R E 2