BAB I

PENDAHULUAN

1.1 TUJUAN

Tujuan dari praktikum Elektronika Digital dengan materi Gerbang Exclusive-OR ini
adalah agar hubungan dari nilai masukan dan nilai keluaran Gerbang Logika Ex-OR dapat
dipahami oleh peserta praktikum tentang dan juga pengaplikasian Ex-OR sebagai penguji
paritas dan komparator dapat dipahami oleh peserta praktikum.

1.2 DASAR TEORI

Gerbang logika EX-OR atau kepanjangannya exclusive OR merupakan gerbang logika

kombinasional antara gerbang logika dasar AND, OR, dan inverter (NOT). Diagram logika
dari gerbang EX-OR ini ditunjukkan oleh gambar 1.2.1 dan diagram dengan simbol
khususnya ditunjukkan pada gambar 1.2.2. Karena gerbang logika ini merupakan gabungan
dari beberapa gerbang logika dasar, output dari gerbang logika ini ditunjukkan dengan tabel
kebenaran yang terdapat pada gambar 1.2.3 (Singgih, 2017).

Gambar 1.2.1 Diagram Logika EX-OR (Singgih, 2017).

Gambar 1.2.2 Simbol EX-OR (Singgih, 2017).

 Gambar 1.2.3 Tabel Kebenaran EX-OR (Singgih, 2017).

(Singgih, 2017).

Salah satu kegunaan dari gerbang OR eksklusif adalah digunakan sebagai pendeteksi
kegagalan di salah satu dari rangkaian identik yang beroperasi secara paralel. Oleh karena itu
output dari gerbang OR eksklusif adalah LOW(0). Jika salah satu rangkaian gagal, output dari
dua rangkaian akan berada pada level yang berlawanan, untuk beberapa waktu. Oleh karena
itu gerbang OR eksklusif akan menghasilkan output HIGH (1) yang menunjukkan kegagalan
adalah salah satu rangkaian (Sedha, 2008).

Gerbang logika EX-OR dapat berfungsi sebagai “carry-bit” atau sebagai kontroler
inverter, di mana salah satu input melewatkan data biner dan input lainnya berfungsi sebagai
pemberi sinyal kontrol. Gerbang logika EX-OR juga memiliki prinsip kerja yaitu bila kedua
input bernilai logika yang sama maka akan menghasilkan output logika 0 sedangkan, bila
kedua input bernilai logika berbeda maka akan menghasilkan output logika 1. (Widjanarka,
2006)

Untuk memindahkan data yang berbentuk sekumpulan sandi dari satu tempat ke tempat
lain maka kita harus menambahkan satu bit ke dalam sandi tersebut. Bit yang ditambahkan
tersebut disebut bit paritas dimana angkanya bisa 0 ataupun 1, tergantung pada jumlah angka
1 pada sandi tersebut. Bit paritas sendiri terdiri dari dua jenis, yaitu paritas ganjil dan paritas
genap. Paritas genap adalah kelompok sandi dengan bit paritas yang disusun sedemikian rupa
sehingga jumlah angka 1 dalam kelompok sandi bersama bit paritas tersebut bernilai genap.
Jika jumlah angka 1 pada kelompok sandi adalah genap maka bit paritas yang ditambahkan
adalah angka 0. Sebaliknya jika pada kelompok sandi tersebut angka 1 berjumlah ganjil maka
bit paritas yang ditambahkan adalah angka 1. (Setiawan, 2016)

Adapun penjelasan lain mengenai Gerbang Logika Exclusive-OR

atau biasa disebut sebagai Gerbang Logika XOR. Pengoperasian
Gerbang Logika Exclusive-OR dalam suatu persamaan logika
biasanya disimbolkan dengan operasi “⊕”. Berikut adalah bentuk
pengoperasian dari Gerbang Logika Exclusive-OR dengan input atau
masukan x dan y maka akan diperoleh keluaran atau output sebagai
berikut :

x⊕y=xy'+x'y

Selain itu juga ada penjelasan mengenai beberapa identitas pengoperasian dari Gerbang
Logika Exclusive-OR. Identitas - identitas dari pengoperasian Gerbang Logika Exclusive-OR
adalah sebagai berikut :

x⊕0=x

x⊕1=x'

x⊕x=0

x⊕x'=1

x⊕y'=x'⊕y=(x⊕y)'

(Mano dan Michael, 2006)

Suatu kode yang sedang ditransfer dari satu sistem digital ke sistem yang lain dapat
mengalami perubahan jika terdapat gangguan noise maupun kerusakan komponen. Bentuk
perubahan itu bisa saja perubahan dari 1 menjadi 0. Perubahan tersebut akan membuat
masalah pada sistem digital jika tidak terdeteksi dan tidak diperbaiki. Salah satu metode untuk
mendeteksi kesalahan tersebut adalah metode paritas. Prinsip dasar dari paritas adalah jika
total input dari 1 memiliki jumlah genap maka outputnya adalah 0 dan jika total input dari 1
memiliki jumlah ganjil maka outputnya adalah 1. Berikut adalah gambar gerbang EX-OR
sebagai sistem paritas dengan input 2 bit dan input 4 bit.
 Gambar 1.2.4 Gerbang EX-OR sebagai paritas

(Flyod, 2015).

Implementasi gerbang exclusive-OR atau gerbang X-OR dapat digunakan untuk menguji
dari parity checker atau pemeriksa paritas. Paritas itu ada 2 macam yaitu paritas genap dan
paritas ganjil, paritas genap ialah paritas dengan jumlah bilangan 1 yang genap dalam
beberapa bit, contohnya 1001 ini merupakan paritas genap karena memiliki jumlah dua bit 1.
Kemudian, paritas ganjil adalah paritas yang memiliki jumlah bilangan 1 yang ganjil dalam
beberapa bit, contohnya 1110 adalah bilangan paritas ganjil karena memiliki jumlah tiga bit 1.
Seperti pada gambar jika memasukkan bit 1001, maka bit 1 diketahui sebagai paritas genap.
Sedangkan, jika memasukkan bit 1110, maka jumlah bit 1 diketahui sebagai paritas ganjil.
(Meena ,2009).

Gambar 1.3 Parity Checker (Pendeteksi Paritas) (Meena ,2009).

 BAB II

METODOLOGI

2.1 ALAT DAN BAHAN

Ada beberapa alat dan komponen yang digunakan dalam Praktikum Elektronika Digital
tentang Gerbang Exclusive-OR. Alat dan komponen tersebut adalah papan percobaan, power
supply dengan besar tegangan 5 volt, modul adapter dan clock, modul 4-Bit input, modul 4-
Bit output, kabel penghubung, modul gerbang logika NOT, modul gerbang logika AND,
modul gerbang logika OR, modul gerbang logika XOR, dan NOR dengan 4 input.

2.2 TATA LAKSANA PERCOBAAN

Dengan digunakannya gerbang EX-OR, rangkaian generator paritas genap dibuat seperti
gambar 3.3

Masing masing masukan dari rangkaian dihubungkan ke switch logika

Keluaran rangkaian paritas generator paritas (bit paritas) dihubungkan ke LED logic

Sumber tegangan dihubungkan ke masing masing IC, kaki no. 14 ke Vcc = +5 V, kaki no. 7
ke ground, kemudian sumber tegangan dihidupkan

Nilai masukan dari rangkaian generator paritas dibuat, A6 A5 A4 A3 A2 A1 A0 = 1 0 1 1 1 0 1

 Nilai keluaran dari bit paritas diamati dan dicatat

Nilai masukan dari rangkaian generator paritas dibuat, A6 A5 A4 A3 A2 A1 A0 = 1 0 0 1 1 0 1

Nilai keluaran dari bit paritas diamati dan dicatat

Sumber tegangan dimatikan (rangkaian jangan dilepas)

Tahanan dan LED pada percobaan 3.4.2 dilepas, gerbang EX-OR ditambahkan pada
rangkaian 3.3 yang digunakan sebagai kontrol (agar paritas genap atau ganjil dapat dipilih)
seperti pada gambar 3.4

Langkah kedua sampai ke keempat diulangi pada rangkaian ini

Dibuat nilai masukan kontrol = 0

Langkah kelima sampai kedelapan diulangi pada rangkaian ini

 Dibuat nilai masukan kontrol = 1

Langkah kelima sampai kedelapan diulangi pada rangkaian ini

Sumber tegangan dimatikan dan rangkaian dilepas

Rangkaian comparator dibuat seperti pada gambar 3.5

Langkah kedua sampai keempat diulangi pada rangkaian ini

Nilai masukan dari rangkaian comparator dibuat. A3A2A1A0 = 1 0 0 1 dan B3B2B1B0 = 1 0 0

1

Nilai keluaran rangkaian comparator dicatat dan diamati

 Nilai B3B2B1B0 diubah ke sembarang nilai

Nilai keluaran rangkaian comparator dicatat dan diamati

Nilai A3A2A1A0 dan B3B2B1B0 diubah ke sembarang nilai

Nilai keluaran rangkaian comparator dicatat dan diamati

Sumber tegangan dimatikan. Rangkaian dilepas.

2.3 GAMBAR RANGKAIAN

Gambar 2.3.1 Papan Percobaan

 Gambar 2.3.2 Power Supply 5 Volt

Gambar 2.3.3 Modul Adapter dan Clock

Gambar 2.3.4 Modul 4-Bit Input

Gambar 2.3.5 Modul 4-Bit Output

 Gambar 2.3.6 Kabel Penghubung

Gambar 2.3.7 Modul Gerbang Logika NOT

Gambar 2.3.8 Modul Gerbang Logika AND

Gambar 2.3.9 Modul Gerbang Logika OR

 Gambar 2.3.10 Modul Gerbang Logika XOR

Gambar 2.3.11 Modul Gerbang Logika OR dan NOR (4 Input)

DAFTAR PUSTAKA

Floyd, Thomas L. 2015. Digital Fundamental. Kendallville: Pearson Education

Meena. K. 2009. Principles of Digital Electronics. New Delhi: PHI Learning Private Limited.

Mano, M. Morris, Michael D. Ciletti. 2006. Digital Design Fourth Edition. New Jersey:
Prentice Hall

Setiawan, Wawan. 2016. PENGANTAR SISTEM DIGITAL. Bandung : Media Asri

Pratama
Sedha, R.S. 2008. A Textbook Of Digital Electronics. New Delhi: S Chand And
Company Limited.
Singgih, Hariyadi. 2017. Elektronika Digital 1. Malang: Polinema Press
Widjanarka, IR Wijaya. 2006. TEKNIK DIGITAL. Jakarta : Erlangga
LAMPIRAN
(Flyod, 2015)
(Mano dan Michael, 2006)

(Singgih, 2017)

(Singgih, 2017)
 (Sedha, 2008).

(Widjanarka, 2006).
(Widjanarka, 2006).

(Setyawan, 2016).