TUJUAN

1. Menentukan beda fase antara arus dengan tegangan yang melintas pada masing-masing
komponen.
2. Melukiskan diagram fasor pada rangkaian RLC seri

TEORI

Rangkalan seri terdiri atas resistor (R), kapasitor (C) dan Induktor (L), dihubungkan dengan sumber
tegangan bolak-balik.

Tegangan sumber: Vs = Vm sin wt dan arus yang sama i = i (t) melalui R, L dan C.

Andaikan persamaan arus yang melalui rangkaian: i = i(t) = im sin (wt - tho) dengan im : arus maksimum.

Tho : beda fase antara arus dan sumber tegangan.

Gambar 1

Dengan memperhatikan beda fase antara arus dan tegangan yang melintas pada masing-masing
komponen dapat dilukis diagram fasor rangkalan RLC seri tersebut.

VR sefase dengan i, dengan harga maksimum VmR = im.R

Vc tertinggal phi/2 terhadap i, dengan harga maksimum VmC = im.Xc

VL mendahului phi/2 terhadap i, dengan harga VmL = im.XL

gambar 2

Vs = VR + VC + VL

Harga maksimum dari Vs adalah:

Vm = VR+ (VML-VMC) = √2+(XL-XC =IR²+(XL-X (1)