Bab4 Counter
Bab4 Counter
COUNTER
TUJUAN : Setelah mempelajari bab ini mahasiswa diharapkan mampu : Menjelaskan prinsip dasar Counter Membuat Counter dasar dengan prinsip sekuensial Membedakan operasi dan karakteristik Counter Sinkron dan Asinkron Menganalisa Counter melalui timing diagram Membuat Counter Mod-N Mendisain bermacam-macam aplikasi Counter menggunakan eksternal gate Mengoperasikan IC Counter Mengoperasikan Up-Down Counter
Counter :
Sebuah rangkaian sekuensial yang mengeluarkan urutan statestate tertentu,yang merupakan aplikasi dari pulsa-pulsa inputnya Pulsa input dapat berupa pulsa clock atau pulsa yang dibangkitkan oleh sumber eksternal dan muncul pada interval waktu tertentu Counter banyak digunakan pada peralatan yang berhubungan dengan teknologi digital, biasanya untuk menghitung jumlah kemunculan sebuah kejadian/event atau untuk menghitung pembangkit waktu Counter yang mengeluarkan urutan biner dinamakan Biner Counter Sebuah n-bit binary counter terdiri dari n buah flip-flop, dapat menghitung dari 0 sampai 2n - 1
Operasi Counting
22 Q2 0 0 0 0 1 1 1 1 0 0 0 0 21 Q1 0 0 1 1 0 0 1 1 0 0 1 1 20 Q0 0 1 0 1 0 1 0 1 0 1 0 1 Belum ada pulsa Setelah pulsa #1 Setelah pulsa # 2 Setelah pulsa # 3 Setelah pulsa # 4 Setelah pulsa # 5 Setelah pulsa # 6 Setelah pulsa # 7 Setelah pulsa # 8 recycle ke 000 Setelah pulsa # 9 Setelah pulsa # 10 Setelah pulsa # 11 COMMENT
Pulsa clock
10
11
Q0 Q1 Q2
000
001
PRESENT STATE
NEXT STATE
INPUT FLIP-FLOP
A2 0
A1 0 0 1 1 0 0 1 1
A0 0 1 0 1 0 1 0 1
A2 0 0 0 1 1 1 1 0
A1 0 1 1 0 0 1 1 0
A0 1 0 1 0 1 0 1 0
TA2 0 0 0 1 0 0 0 1
TA1 0 1 0 1 0 1 0 1
TA0 1 1 1 1 1 1 1 1
111
010
0 0 0
110
011
1 1
101
100
Ada dua jenis counter yaitu : 1. Asyncronous counter 2. Syncronous counter Asyncronous couter disebut ripple trough counter/serial counter,karena output masing-masing flip-flop yang digunakan akan bergulingan(berubah kondisi dari 0 ke 1 atau sebaliknya)secara berurutan.Hal ini karena flip-flop yang paling ujung saja yang dikendalikan sinyal clock,sedangkan sinyal lainnya diambil dari masing-masing flip-flop sebelunmnya. Syncronous counter,output flip-flop yang digunakan bergulingan secara serempak.Hal ini disebabkan karena masingmasing flip-flop tersebut dikendalikan secara serempak oleh satu sinyal clock.Oleh sebab itu syncronous counter disebut pararel counter
Asyncronous Counter
QA(LSB)
QB B C
QC D
QD(MSB)
A
Clock
Syncronous Counter
Clock QA
QB B C
QC QD D
Counter terdiri dari beberapa Flip-Flop pada bit di-cascadekan. Pada Ripple Counter, output dari Flip-Flop pada bit dengan level yang lebih rendah menjadi input dari Fip-Flop pada bit berlevel lebih tinggi. Dengan kata lain, input clock dari masing-masing Flip-Flop berasal dari output Flip-flop yang lain.
A0
I J Clock input I K Q I K Q Q I J Q
A1
I J Q
A2
ulsa Clock
10
A0 A1
A2
000 0 001 1 010 2 011 3 100 4 5 101 6 110 7 111 0 000 1 001 2 010
A0 A1 A2
PLH 1
PLH 1
t t
PLH 2
t
PLH 2
t
PLH 3
PLH 1 t PLH 2
PLH 3
Counter Modulo N
n MOD bilangan 2
A3
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0
A2
0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0
A1
0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0
A0
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0
A0
I J
Clock input
A1
Q I J Q
A2
I J
A3
Q
I J
DECIMAL COUNT 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 1
I K
I K
I K
I K
Contoh:
Counter MOD menggunakan 3 FF Counter MOD menggunakan 4 FF menggunakan tambahan gerbang-gerbang eksternal
Cara 1: Mode Toggle Buat input-input j dan k setiap flip-flop bernilai 1 Gunakan tabel kebenaran untuk menentukan hitungannya. Jika counter mencapai nilai bilangan, harus di-reset ke nilai 0 Dengan gerbang-gerbang logika, masukkan input dari flip-flop yang bersesuaian ke input Clear (RD) dari seluruh FF. Jika perlu, dapat ditambahkan rangkaian pemilih.
Contoh:
Desain Binary Up Counter MOD 6
A2
0 0 0 0 1 1 0 0 0 0
A1
1 1 0 0 1 1 0 0 1 1
A0
0 1 0 1 0 1 0 1 0 1
DECIMAL COUNT 0 1 2 3 4 5 0 1 2 3
Pada hitungan 6 (110),counter kembali reset menjadi 0 (000). Ada kondisi dimana A2 = A1=1 berubah menjadi A2 = 0 dan A1 = 0 Agar A2 dan A1 bersama-sama mencapai nilai 0,maka harus di-NAND kan, dan hasilnya diberikan kepada input Clear dari seluruh Flip-Flop.
I I J
Clock input
A0
Q I J
A1
Q I J
A2
Q
I K
I K
I K
A 2 A1
Cara 2: Metode Sintesa Rangkaian 1). Buat Tabel PS-NS dan Tabel eksitasi dari FF yang dipakai 2). Gunakan langkah-langkah dalam sintesa rangkaian untuk mendapatkan inputinput masing-masing Flip-Flop
PRESENR STATE
NEXT STATE
NILAI EKSTANSI
A2
0 0 0 0 1 1 1 1
A1
0 0 1 1 0 0 1 1
A0
0 1 0 1 0 1 0 1
A2
A1
0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 0
A0
1 0 1 0 1 0 0 0
JA 2
0 0 0 1 d d d d
KA2 JA 1 KA 1 JA 0
d d d d 0 1 1 1 0 1 d d 0 0 d d d d 0 1 d d 1 1
KA0
1 d 1 d 1 d 0 d d 1 d 1 d 1 d 1
A2
A1A0
0 1
00
01 0 d
11 1 d
10 0 d
A2
A1A0
0 1
00 d 0
01 d 1
11 d 1
10 d 1
0 d
JA2 = A1A0
A2
KA2 = A1+A0
11 d d 10 d d A2A1A0 0 1 00 0 d 01 d d 11 1 1 10 0 1
A1A0
0 1
00 0 0
01 1 0
JA1 = A2A0
A2
KA1 = A2+A1
11 d d 10 1 0
A1A0
0 1
00 1 1
01 d d
A A 2 1A0
0 1
00 d d
01 1 1
11 1 1
10 d d
JA0 = A1+A2 KA0 = 1 K-Map untuk mendapatkan rangkaian Binary Up Conter MOD-6
A0 J Q > 0 K Q J Q
A1 J Q >2 K Q
A2
Cp 1
> 1 K Q
Qa (LSB)
J J
Qb
J
Qc
J
Qd (MSB)
clock
A
k k
B
k
C
k
1 UP Counter 4 Bit
QA QB QC QD
3. Sebelum sinyal clock dijalankan, pertama kali masingmasing Flip-fliop di reset : 0000 . 4. Setelah sinyal clock dijalankan, pulsa pertama menyebabkan qA berguling dari 0 ke 1 sehingga rangkaian tersebut mulai menghitung : 0000 5. Pulsa clock kedua menyebabkan gA berguling dari 1 ke 0 sehingga gB akan berguling dari 0 ke 1 dan hitungan menjadi 0010 dan seterusnya
gA
gB
gC
gD
clock
A
K K
B
K
C
K
Reset/clear
Pada saat hitungan akan menuju 1010 maka counter akan menghitung :0000 lagi karena output gB = 1 dan gD=1 sehingga output NAND GATE Akan = 0 sehingga akan mereset counter menjadi : 0000
gA
gB
gC
gD
clock
A
K K
B
K
C
K
Reset
SELF STOPPING RIPPLE COUNTER Rangkaian diatas akan berhenti secara otomatis pada hitungan ke sepuluh : 1010. Hal itu dapat terjadi karena pada hitungan tersebut (pulsa clock ke-10) QD dan QB sama sama bernilai logika 1, sehingga output pintu NAND adalah 0. Logika 0 tersebut masuk sebagai input j-k flip-flop yang pertama akibatnya maka QA tetap pada kondisi semula (tidak berguling).
A0 A0
A1 A1
Q I J Q
A2 A2
I J Clock input I K
I J
I K
I K
Down Counter
I J Clock input I K Q I K Q I K Q Q I J Q I J Q
A2
1 1 1 1 0 0 0 0 1 1 1 1
A1
1 1 0 0 1 1 0 0 1 1 0 0
A0
1 0 1 0 1 0 1 0 1 0 1 0
A0
A1
3 4
A2
DECIMAL COUNT 7 6 5 4 3 2 1 0 7 6 5 4
Pulsa Clock
10
A0 A1
A2
111 7 110 6 101 5 100 4 011 3 010 2 001 1 000 0 111 7 110 6 101 5
Q Q
Kontrol Down
z
Bila dioperasikan sebagai Up counter maka rangkain tersebut akan melewatkan output Q sebagai sinyal clock flip-flop berikutnya. Bila dioperasikan sebagai Down counter yang dilewatkan adalah Q.
Up counter bekerja bila input kontrol Up = 1 dan input kontrol Down = 0. Down counter bekerja bila input kontrol Up = 0 dan input kontrol Down = 1.
1
Clock input
J K
A0
Q Q
1 1
J
A1
Q Q
1
J
A2
Q Q
IC Ripple Counter 2. Divide-by-12/Divide-by-ripple Counter (7492) Clock Cp1 Cp1 1 Cp0 14 1 14 CP0 input NC 2 13 NC 13 NC NC 2 (=f in) NC 3 12 Q0 12 Q0 NC 3 NC 4 7492 11 Q1 NC 4 7492 11 Q1 +5v Vcc 5 10 GND 10 GND Vcc 5 9 Q2 9 Q2 MR1 6 MR1 6 F out 7 8 7 8 Q3 Q3 MR2 MR2 Konfigurasi pin 7492 7492 sebagai pembagi frekuensi
Cp1 1 14 Cp0 MR1 2 13 NC MR2 3 12 Q0 NC 4 7493 11 Q3 10 GND Vcc 5 9 Q1 NC 6 8 Q2 NC 7 Konfigurasi pin 7493
Clock Cp0 1 14 Cp1 Q2 MR1 2 13 NC input 12 Q0 Q3 MR2 3 4 7493 11 Q3 NC +5V 10 GND Vcc 5 9 Q1 NC 6 8 Q2 NC 7 7493 sebagai MOD 12
1. Decaade/BCD Counter (7490) Cp1 1 14 Cp0 13 NC Cp1 1 MR1 2 14 Cp0 Clock input 13 NC 12 Q0 output 11 Q3 10 GND 9 Q1 8 Q2
7490
12 Q0 11 Q3
7490
Clock input
Cp1
MR1 2 MR2 3 NC 4 5 6 7
14 Cp0 13 NC
7490
12 Q0 11 Q3
+ 5V
7490
12 Q0 11 Q3 10 GND 9 Q1 8 Q2
ou
Presettable Ripple Counter Counter dimana proses penghitungannya dapat dimulai dari sembarang bilangan (untuk Up Counter tidak harus dari 0000,dan untuk Down Counter tidak harus dari 111) Operasi Presetting nya dinamakan Parallel Load ,dimana input input asinkronnya di aktifkan Contoh : Disain Down counter yang dapat menghitung dalam urutan 6-5-4-3-2-6-5-4-3-2-6-5-dst
1
J Q Q J Q J
1
Q
Cp
K K Q A1 1 A0 A2 Preset + 5V K Q A1
A2
Pulsa clock
10
11
12
13
14
15
16
A0 A1 A2 A3
0000 0001 0010 0 1 2 0011 3 0100 4 0101 5 0110 6 0111 7 1000 8 1001 9 1010 10 1011 11 1100 12 1101 13 1110 14 1111 15
1 J Q
A0
A1
A2
Q A3
Clock input
10
11
A0 A1
A2
111 7 110 6 101 5 100 4 011 3 010 2 001 1 000 0 111 7 110 6 101 5
J K
Clock Input
Q Q
A0
J K
Q Q
A1
J K
Q Q
A2
DOWN
4 5 6 7 8 9 10 11
A0 A1
A2
000 0 001 1 010 2 011 3 100 4 101 5 100 4 011 3 010 2 001 1 000 0
J K
Clock input
A0
Q Q
J
A1
Q Q
J
A0 A0
Q
A2
up/down
OO O O
O1 O O
11 1 1
1O O O
A1 A 0
A0
OO O 1 O O
O1 1 1
11 1 1
1O O O
TA2 = A1 A0
TA1 = A0
A1 A 0
A0
0 1
OO 1 1
O1 1 1
11 1 1
1O 1 1
TA
= 1
A2
A1
A0
Q T
Q T
Q Pulsa Clock
Soal Rancang Counter Modulo 6 dan Counter 2 4 2 1 Syncron dengan bantuan table J-K Flip-flop
J 0 0 1 1
K 0 1 0 1
Qn+1 Qn 0 1 Qn
Qn 0 0 1 1
Qn+1 0 1 0 1
J 0 1 X X
K X X 1 0
CLOCK 0 1 2 3 4 5 6
A 0 0 0 0 1 1 0
B 0 0 1 1 0 0 0
C 0 1 0 1 0 1 0
AB C
AB
0 0
JA=BC
0 1
X X
X X
X X
KA=C
X X
X X
0 1
AB C
AB
0 1
JB=AC
X X
X X
0 0
X X
KB=C
0 1
X X
X X
AB C
AB
1 X
JC=1
1 X
X X
1 X
X 1
KC=1
X 1
X X
X 1
Jadi Rangkaian :
QA
QB
QC
CLOCK
Sebagaimana telah diketahui, sandi 2421 BCD mengganti angka-angka desimal dari 0, 1, 2, . 9
2
DESIMAL CLOCK A
4
B
2
C
1
D
0 1 2 3 4 11 12 13 14 15
0 1 2 3 4 5 6 7 8 9
0 0 0 0 0 1 1 1 1 1
0 0 0 0 1 0 1 1 1 1
0 0 1 1 0 1 0 0 1 1
0 1 0 1 0 1 0 1 0 1
AB CD
0 0 0 0
jA = B
AB
1 X X X
X X X X
X X X X
CD
0 0 1 0
jB = CD
X X X X
X X X X
X X 1 X
AB CD
0 1 X X
jC = 0 + A B
AB
1 X X X
0 1 X X
X X X X
CD
jD = 1
AB CD
X0 X1 X3 X2
kA = BCD
AB
X4 X5 X7 X6
X8 X9 X11 X10
CD
X X X X
1 X X X
0 0 1 0
X X X X
kB = A + CD
AB CD
X X 1 0
kC = D
AB
X X X X
X X 1 0
X X 1 X
CD
kD = 1
Clock
APLIKASI COUNTER
60 Hz Pulsa Shaper BCD Counter CTR DIV60 BCD Counter 1 pps
MOD-2 (1 FF)
MOD-6 Counter
BCD Counter
Display
Puluhan 0-1
Display
Satuan 0-9
Display
Puluhan 0-5
Display
Satuan 0-9
Display
Puluhan 0-5
Display
Satuan 0-9
Bagian J A M
Bagian MENIT
Bagian DETIK
Latihan Soal : 1.Dengan mengunakan metode Toggle, buatlah rangkaian dari ripple counter sebagai pembagi frekuinsi, dari frekuensi clock input 10 kHz menjadi 2 kHz. 2.Buatlah sebuah ripple down Counter MOD-7 yang dapat menghitung dengan urutan 10,9,8,7,6,5,4,10,9,8,7,dst. 3.Dengan menggunakan metode sintesa rangkaian,selesaikan soal nomor 2.
4. Buat sebuah counter sinkron yang berfun gsi sebagai stop watch (dengan hitungan maksimum 99) 5. Disain sebuah Up/Down Counter MOD-16. Lengkapi dengan Tabel Kebenaran.