DIODE TRANSISTOR LOGIC (DTL)

Rangkaian NAND
D1
D2
R1
D3 D4
Q
R
C
V
CC
Z
A B
X
X Y Z
0 0
0
0
1 1
1
1
0
1
1
1
I
1
I
2 I
B
I
C
Gambar 1.4. Rangkaian NAND rumpun DTL
Jika masukan X dan Y keduanya tinggi maka dioda D1 dan D2 akan
menyumbat sehingga I
B
I
2
= I
1
akan membuat transistor menjadi
jenuh. Jika masukan X dan Ysalah satu atau keduanya rendah maka I
2
= 0 sehingga I
B
= 0 dan transistor akan menyumbat.
Akibatnya keluaran Z akan rendah.
R2
-V
BB
Y I
E
I
3
Rangkaian NOR
D1
D2
R1
R2
Q
R
C
V
CC
Z
A B
X
Y
X Y Z
0 0
0
0
1 1
1
1
0
0
0
1
I
C
I
E
I
B
I
1
I
2
Gambar 1.5. Rangkaian NOR rumpun DTL
Jika salah satu atau kedua masukan tinggi maka transistor akan jenuh
karena mendapat arus basis dari R1. Akibatnya keluaran Z menjadi
rendah. Sebaliknya jika kedua masukan rendah maka transistor akan
menyumbat karena mendapat I
B
= 0.
-V
BB
Emitter Coupled Logic (ECL)
QA QB QR
RC1 RC2
Q1
D1
D2
R1
Q2
Q3
A
C
D
V
CC1
V
CC2
ECL (Emitter Coupled Logic) adalah yang paling cepat dari semua
piranti logika. Hal ini dimungkinkan dengan mengoperasikan
pirantinya diluar daerah jenuh dengan simpangan tegangan yang kecil.
RA
RB
RE R3 R2
B
-V
EE
Masukan Diferensial
Rangkaian
bias
Keluaran pengikut
emiter
Gambar 1.10. Rangkaian ECL
Transistor Transistor Logic (TTL)
Rumpun ini menggunakan transistor bipolar sebagai piranti aktipnya.
Bagian masukan umumnya menggunakan transistor dengan emiter
ganda, seperti diperlihatkan pada Gambar 1.6.
R1
Q2
R
C
V
CC
Z
Q1
I
B1
I
C2
X Q2
I
C1
= I
B2
X
Y
Gambar 1.6. Rangkaian dasar TTL
Transistor ini dapat dianggap sebagai transistor dengan emiter tunggal
yang dilengkapi dengan sejumlah dioda pada emiternya.
Rangkaian keluaran TTL terdiri dari :
Totem-pole
Kolektor terbuka
Keluaran Totem-pole
R1
Q2
I = I
I
B1
I
C2
X
Q4
R4 R2
V
C2
= V
B4
V = V
I
B4
V
CC
Z
Q1
Disebut Totem-pole karena menggunakan dua transistor yang
ditumpuk pada bagian keluarannya seperti diperlihatkan pada Gambar
1.7.
I
C1
= I
B2
Y
R3
Q3
V
E2
= V
B3
I
B3
Gambar 1.7. Rangkaian TTL dengan keluaran Totem-pole
Q4 berfungsi sebagai penguat common collector dan Q3 berfungsi
sebagai penguat common emitter. Q2 berfungsi sebagai penggerak
yang menghasilkan sinyal komplemen sehingga Q3 dan Q4 akan
menghantar secara bergantian.
Jika salah satu atau kedua masukan rendah maka Q2 tidak menghantar
sehingga kolektornya akan tinggi sedangkan emiternya rendah.
Akibatnya Q4 menghantar sedangkan Q3 menyumbat sehingga Akibatnya Q4 menghantar sedangkan Q3 menyumbat sehingga
keluaran Z akan tinggi.
Sebalikya jika kedua masukan tinggi maka Q2 akan menghantar
sehingga sebagian arus emiternya akan menjadi I
B3
sehingga Q3 akan
menghantar. Jika Q2 jenuh V
C2
= V
B4
V
E2
sehingga Q4 akan
menyumbat dan keluaran Z akan rendah.
Keluaran Kolektor terbuka
Rangkaian ini dapat dilihat pada Gambar 1.8.
R1
Q2
I
C1
= I
B2
I
B1
I
C2
X
R2
V
E2
= V
B3
V
CC
Z
Q1
I
C3
I
C1
= I
B2
Y
R3
Q3
V
E2
= V
B3
I
B3
Gambar 1.8. Rangkaian TTL dengan keluaran kolektor terbuka
Karena menggunakan keluaran dengan kolektor terbuka maka jelas
keluaran ini hanya mampu untuk menyedot arus (sink). Agar mampu
untuk mensuplai arus, dibutuhkan pull up resistor.
Keluaran rangkaian ini umumnya digunakan sebagai switch atau
driver. Contoh penggunaan ialah sebagai driver untuk LED.
Rangkaian ini mempunyai kekurangan, yaitu kelambatan perubahan
keluaran dari logika 0 ke logika 1 yang disebabkan oleh integrator
yang terbentuk oleh tahanan kolektor (eksternal) dengan kapasitansi
beban.
RC
Vcc
I
C
Q
LED
RB
I
B
I
E
Keluaran Tri-state
R1
Q2
X
Y
R3
Q3
Q4
R4
R2
V
CC
Z
Q1
Q5
R5
CONTROL
Y
R3 R5
Gambar 1.9. Rangkaian TTL dengan keluaran tri-state
Bila control berlogika 1 maka keluaran akan berfungsi sebagai
rangkaian totem-pole tetapi jika control berlogika rendah maka
seluruh transistor akan menyumbat sehingga keluaran memiliki
impedansi yang sangat besar.
Istilah-istilah penting :
Arus
I
CC
:Arus catuan rata-rata
I
CCH
:Arus catuan pada saat keluaran tinggi
I
CCL
:Arus catuan pada saat keluaran rendah
I
IH
: Arus masukan logika tinggi
I
IL
: Arus masukan logika rendah
I
OH
: Arus keluaran logika tinggi
I : Arus keluaran logika tinggi I
OL
: Arus keluaran logika tinggi
Tegangan
V
CC
: Tegangan catuan
V
IH
: Tegangan masukan logika tinggi
V
IH(Min)
: Tegangan masukan logika tinggi minimum
V
IL
: Tegangan masukan logika rendah
V
IL(Max)
: Tegangan masukan logika rendah maksimum
V
OL
: Tegangan keluaran logika rendah
V
OH
: Tegangan keluaran logika tinggi
V
OL(Max)
: Tegangan keluaran logika rendah maksimum
V
OH(Min)
: Tegangan keluaran logika tinggi minimum
AC Switching Parameters
f
max
: frekuensi maksimum
t
PLH
: Tundaan peralihan rendah ke tinggi
t
PHL
: Tundaan peralihan tinggi ke rendah t
PHL
: Tundaan peralihan tinggi ke rendah
t
W
: lebar pulsa
t
h
: waktu hold
t
s
: waktu set-up
Spesifikasi Umum TTL
Tegangan Catuan (V
CC
) : 5 VDC 5%
Tegangan keluaran logika 0 (V
OL
) : 0,2 V
Tegangan keluaran logika 1 (V
OH
) : 3,0 V
Kekebalan derau : 1,0 V
Series Output
State
Characteristic
Standard Totem-pole
or Darlington output
Each standard
input emitter
54 / 74
Logical 1 I
load
= 400uA
V
OH
= 2.4V min
I
IH
= 40uA max
at V
in
= 2,4V
Logical 0 Isink = 16mA
V
OL
= 0,4V max
I
IL
= 1.6mA max
at V
in
= 0.4V
54H / 74H
Logical 1 I
load
= 500uA
V
OH
= 2.4V min
I
IH
= 50uA max
at V
in
= 2,4V
Logical 0 Isink = 20mA
V
OL
= 0,4V max
I
IL
= 2 mA max
at V
in
= 0.4V
54L/74L
Logical 1 I
load
= 100uA
V
OH
= 2.4V min
I
IH
= 10uA max
at V
in
= 2,4V
Logical 0 Isink = 2mA
V
OL
= 0,4V max
I
IL
= 0.18 mA max
at V
in
= 0.4V
Spesifikasi 7400 Quad 2-input NAND Gate
Fan-In : 1.0
Fan-out : 10.0
I
CCH
: 8 mA
I
CCL
: 22 mA
t
PLH
: 22 nS
T
PHL
: 15 nS
Spesifikasi 7402 Quad 2-input NOR Gate
1 2 3 4 5 6 7
14 13 12 11 10 7 8
GND
V
CC
7400
Spesifikasi 7402 Quad 2-input NOR Gate
Fan-In : 1.0
Fan-out : 10.0
I
CCH
: 16 mA
I
CCL
: 27 mA
t
PLH
: 15 nS
T
PHL
: 15 nS
1 2 3 4 5 6 7
14 13 12 11 10 7 8
GND
V
CC
7402
Dari data diatas dapat dilihat bahwa satu gerbang NAND dapat men-
drive sampai 10 gerbang NAND atau NOR maksimum.
1
2
10
t
PHL
V
IN
t
PLH
t
PHL
t
PLH
V
IN
Tundaan Propagasi (Propagation Delay)
V
OUT
Fungsi Membalik Fungsi Tak Membalik
V
OUT
GND
V
CC
1 2 3 4 5 6 7
14 13 12 11 10 7 8
CP CLR
J
K
Q
_
Q
CP CLR
J
K
Q
_
Q
7473
Q
_
Q
J
K
CP
CLR
1
2
3
14 12
13
Q
_
Q
J
K
CP
CLR
8
7
10
7 5
6
PINOUT LOGIC SYMBOL
7473 Dual JK Flipflop
Terdiri dari dua buah JK flipflop yang independen. Masing-masing
dilengkapi dengan masukan CLR (clear) untuk me-reset flipflop
terlepas dari nilai masukan Cp, J dan K.
7490 BCD Counter
GND
V
CC
1 2 3 4 5 6 7
14 13 12 11 10 7 8
7490
IN-B R
0(1)
R
0(2)
NC
NC Q0 Q3 Q1 Q2
R
9(1)
R
9(2)
IN-A
Mod-2 Mod-5 IN-A
IN-B
Q0 Q1 Q2 Q3
PINOUT LOGIC SYMBOL
Terdiri dari dua buah pencacah (counter). Pencacah pertama adalah Terdiri dari dua buah pencacah (counter). Pencacah pertama adalah
pencacah modulus-2 sedangkan pencacah kedua adalah pencacah
modulus-5.
Jika Q0 dihubungkan ke IN-B dan dipicu dari IN-A maka pencacah
akan berfungsi sebagai pencacah BCD.
Jika Q3 dihubungkan ke IN-A dan dipicu dari IN-B maka pencacah
akan berfungsi sebagai pembagi-10 yang simetri.
1 2 3 4 5 6 7 8 9 0 1 2
CP
Q0
Q1
Q2
Q3
TIMING DIAGRAM PENCACAH BCD
1 2 3 4 5 6 7 8 9 0 1 2
CP
Q0
Q1
Q2
Q3
TIMING DIAGRAM PEMBAGI-10
Q
_
Q
J
K
CP
CLR
PS
Q
_
Q
J
K
CP
CLR
Q
_
Q
S
R
CP
CLR
PS
Q
_
Q
J
K
CP
CLR
R
9(1)
R
9(2)
R
INPUT
A
INPUT
B
R
0(1)
R
0(2)
Q0 Q1 Q2 Q3
LOGIC DIAGRAM