PENDAHULUAN

Istilah 'Digital' sudah tidak lepas dari kehidupan manusia sehari-hari.

Mulai dari Komputer, Automatisasi, Robot, Ilmu Kedokteran, Transportasi,
Hiburan dan masih banyak lagi. Mulai dari sistem "ON/OFF" yang paling
sederhana hingga Sistem Komputer yang paling kompleks.
Sistem Digital adalah suatu sistem yang berfungsi untuk mengukur suatu
nilai yang bersifat tetap atau tidak teratur dalam bentuk diskrip berupa digit-digit
atau angka-angka. Contohnya bilangan integer dan pecahan.
Perkembangan teknologi dalam bidang elektronika sangat pesat, jika
beberapa tahun lalu rangkaian elektronika menggunakan komponen tabung
hampa, komponen diskrit, seperti diode, transistor, maka sekarang sudah lain,
yaitu menggunakan system digital, dan peralatan digital penyajian ata atau
informasi merupakan susunan angka-angka yang dinnyatakan dalam bentuk
digital (rangkaian logika). Da beberapa rangkaian dasar dari logika digital, yaitu
gerbang NOT, gerbang And, gerbang OR, gerbang NAND, gerbang NOR,
gerbang EXNOR. Mata kuliah system digital bertujuan agar mahasiswa
memahami cara yang sistematis dalam menspesifikasikan, merancang dan
menganalisis system digital
Sistem digital menggunakan kombinasi kombinasi biner BENAR dan
SALAH untuk menyerupai cara ketika menyelesaikan masalah sehingga disebut
juga logika logika kombinasional. Dengan system digital dapat digunakan
langkah-langkah berpifikir logis atauu keputusan keputusan masa lalu (memori)
untuk menyelesaikan masalah sehingga biasa disebut logika logika sekuensial

I
 Kata Pengantar

Puji syukur saya panjatkan kehadirat Tuhan Yang Maha Esa karena dengan
rahmat, karunia, serta taufik dan hidayah-Nya saya dapat menyelesaikan buku
tentang Sistem Digital ini dengan baik meskipun banyak kekurangan didalamnya.
Dan saya kami berterima kasih pada Bapak Riza selaku dosen mata kuliah Sistem
Digital yang telah memberikan tugas ini kepada kami.

Kami sangat berharap buku ini dapat berguna dalam rangka menambah
wawasan serta pengetahuan kita mengenai perkembangan teknik elektro. Saya
juga menyadari sepenuhnya bahwa di dalam buku ini terdapat kekurangan dan
jauh dari kata sempurna. Oleh sebab itu, saya berharap adanya kritik, saran dan
usulan demi perbaikan makalah yang telah saya buat di masa yang akan datang,
mengingat tidak ada sesuatu yang sempurna tanpa saran yang membangun.

Semoga buku sederhana ini dapat dipahami bagi siapapun yang

membacanya. Sekiranya buku yang telah disusun ini dapat berguna bagi saya
sendiri maupun orang yang membacanya. Sebelumnya kami mohon maaf apabila
terdapat kesalahan kata-kata yang kurang berkenan dan saya ucapkan terima
kasih.

Bangkalan, 28 Desember 2015

Penyusun

II
 DAFTAR ISI

PENDAHULUAN....................................................................................................I
Kata Pengantar........................................................................................................II
DAFTAR ISI..........................................................................................................III
BAB 1. SISTEM BILANGAN................................................................................1
1.1 Sejarah Bilangan dan Angka.......................................................................1
1.2 Bilangan Desimal..........................................................................................5
1.3 Bilangan Biner..............................................................................................6
1.4 Bilangan Oktal..............................................................................................7
1.5 Bilangan Heksadesimal................................................................................8
1.6 Konversi Sistem Bilangan............................................................................9
1.6.1 Konversi Biner ke Desimal......................................................................9
1.6.2 Konversi Biner ke Oktal..........................................................................9
1.6.3 Konversi Biner ke Heksadesimal...........................................................10
1.6.4 Konversi Oktal ke Biner........................................................................11
1.6.5 Konversi Oktal ke Desimal....................................................................11
1.6.6 Konversi Oktal ke Heksadesimal...........................................................12
1.6.7 Konversi Desimal ke Biner....................................................................12
1.6.8 Konversi Desimal ke Oktal....................................................................13
1.6.9 Konversi Desimal ke Heksadesimal......................................................14
1.6.10 Konversi Heksadesimal ke Biner.........................................................14
1.6.11 Konversi Heksadesimal ke Desimal....................................................15
1.6.12 Konversi Heksadesimal ke Oktal.........................................................15
1.7. Bentuk Bilangan Dalam Code Form.......................................................16
1.7.1 Binary Code Decimal (BCD).................................................................16
1.7.2 Binary Code Hexadecimal (BCH).........................................................18
BAB II GERBANG LOGIKA DASAR.................................................................19
2.1 Sejarah Penemuan Gerbang Logika....................................................19
2.2 Gerbang Logika OR..............................................................................21

III
 2.3 Gerbang Logika AND...........................................................................22
2.4 Gerbang Logika NOT...........................................................................24
BAB III GERBANG LOGIKA KOMBINASIONAL...........................................26
3.1 Gerbang Logika NOR................................................................................26
3.2 Gerbang Logika NAND.............................................................................27
3.3 Gerbang Logika XOR................................................................................29
3.4 Gerbang Logika EXNOR..........................................................................30
BAB IV AL JABAR BOOLE DAN PETA KARNAUGH....................................31
4.1 Sejarah Al Jabar Boole..............................................................................31
4.2 Hukum Hukum Al Jabar Boole.............................................................31
4.2.1 Hukum Komutatif..................................................................................31
4.2.2 Hukum Asosiatif....................................................................................33
4.2.3 Hukum Distributif..................................................................................37
4.3 Sifat sifat Khusus Aljabar Boole............................................................38
4.3.1 Sifat Khusus Dalam Operasi Gerbang OR............................................38
4.3.2 Sifat Khusus Dalam Operasi Gerbang AND.........................................39
4.3.3 Sifat Absorpsi.........................................................................................40
4.4 Teorema De Morgan...................................................................................41
4.5 Peta Karnaugh............................................................................................44
4.5.1 Menggambar Peta Karnaugh.................................................................46
4.5.2 Daerah Minterm.....................................................................................49
BAB V FLIP-FLOP...............................................................................................54
5.1 Pengenalan Flip Flop..................................................................................54
5.2 Dasar Latch.................................................................................................56
5.2.1 Gated SR Latch......................................................................................58
5.2.2 Simbol Grafik SR Latch........................................................................60
5.2.3 Gated D Latch........................................................................................61
5.3 Master-slave D Flip-Flop...........................................................................63
5.4 Master-slave D-FF dengan Masukan Clear dan Preset.........................66
5.5 T Flip-Flop..................................................................................................67
5.6 JK Flip-Flop (JK-FF)................................................................................68
5.7 Rangkaian Register....................................................................................70

IV
 5.8 Rangkaian Counter....................................................................................71
5.9 Rangkaian up-counter menggunakan T Flip-Flop.................................71
5.10 Rangkaian Down-Counter 3 Bit..............................................................72
BAB VI REGISTER..............................................................................................74
6.1 Pengertian Register....................................................................................74
6.2 Jenis Jenis Register.................................................................................75
6.2.1 Register Penyangga Data.......................................................................75
6.2.2 Register Buffer Terkendali.....................................................................75
6.2.3 Register Geser........................................................................................76
6.2.4 Dasar Dasar Register Geser................................................................76
6.2.5 Register Geser Terkendali......................................................................80
6.2.6 Penggunaan Register Geser IC 74194...................................................80
BAB VII ENCODER DECODER DAN MULTIPLEXER-DEMULTIPLEXER
................................................................................................................................82
7.1 Encoder........................................................................................................82
7.1.1 Rangkaian Encoder Desimal (10 line) ke BCD.....................................83
7.2 Decoder........................................................................................................84
7.3 Demultiplexer..............................................................................................86
7.4 Multiplexer..................................................................................................88
DAFTAR PUSTAKA.............................................................................................91

V
 BAB 1. SISTEM BILANGAN

1.1 Sejarah Bilangan dan Angka

Kemampuan menghitung adalah kemampuan yang hanya dimiliki

makhluk hidup yang bernama manusia, karena manusia memiliki susunan otak
yang paling sempurna, yang membuatnya menjadi cerdas. Makhluk lain, binatang
misalnya, bisa saja dilatih untuk menghitung sesuatu, tetapi sebenarnya binatang
hanya mamppu menghafal dan mengulang hitungan yang pernah diajarkan secara
berulang-ulang oleh manusia. Hanya manusialah yang mampu berhitung dan
mengenal bilangan dan angka. Proses peradaban manusia yang cerdas tidak terjadi
begiitu saja. Tetapi melalui tahap evolusi. Alat bantu hitung atau kalkulator
diciptakan manusia untuk membantu dirinya dalam memecahkan persoalan
perhitungan yang mereka hadapi.

Manusia-manusia primitive yang hidup berabad-abad yang lalu ternyata

sudah mengenal hitungan. Mereka telah mengenal matematika alaupun sederhana.
Jari-jemari tangan adalah alat hitung pertama yang sudah mereka kenal. Tetapi
tentu saja karena alatnya masih sederhana sekali, maka kemampuan mereka
menghitung juga dasar dan sangat sederhana, dan terbataas hanya pada bilangan
10 dan 20.

Orang primitive mengitung dengan

menggunakan jari sebagai alat hitung

1
 Sejarah mencatat bahwa pertama kali manusia menciptakann alat hitung
dengan menggunakan batu-batu kerikil yang ditaruh dilekukan tanah, atau dengan
tali-temali yang disimpul-simpul pada tiap heainya, atau juga dengan potongan
ranting pohon.

Kemudiann bangsa cina menciptakan alat hitung Sipoa, yaitu alat hitung
yang mulanya berupa batu kerikil. Sipoa berupa batu atau biji yang ditusuk di
tengahnya kemudian direntang dengan kayu atau kawat pada sebuah kotak.
Penemuan sipoa yang sangat sederhana baik ujudnya maupun penggunaannya,
ternyata sangat membantu manusia dalam memecahkan soal hitunngan.

Sipoa menerobos peradaban demi beradaban, mampu bertahan berabad-

abad sebagai alat hitung. Bahkan di jaman sekarang, bangsa cina ddan jepang
masih menggunakan sipoa untu memecahkan beberapa soal perhitugan, misalnya
dalam perhitungan perdagangan praktis. Contoh lain, anak-anak tingkat sekolah
dasar di Indonesia dilaatih menggunakan alat sejenis sipoa, dalam memecahan
soal-soal hitungan.

Alat hitung membantu perkembangan ilmu hitung (Arithmetic) dan ilmu

bangun (Geometry). Dua ilmu tersebut merupakan dasar utana dari matematika.
Tanpa kedua ilmu tersebut, sulitlah peradaban manusia berkembang. Peradaban
manusia adalah hasil dari matematika.

Tanpa matematika manusia akan hidup dalam kegelapan dan kebodohan.

Manusia tidak akan mengenal ilmu ekonomi, perdagangan, teknologi, dan
computer. Dengan jelas dapat kita bandingkan kehidupan manusia dengan
kehidupan binatang yang hanya deibekali dengan naluri (kodrat) dan sifat
emosional. Burung secara naluri akan terbang di angkasa dan hinggap, bersarang
di pohon. Seekor ikan atau buayaakan hidup berenang di air. Seekor harimau atau
ular akkann hidup di hutan belantara. Semua binatang tersebut akan saling berebut
makanan dan menimbulkan kemarahan dan kebuasan dan akhirnya terjaadi
bentrookan fisik yaitu saling memangsa satu sama lain. Binatang tak mengenal
matematika, maka peradaban binatang tidak tercipta. Dari dahulu sampaai

2
sekarang, bentuk sarang laba-laba dan lebah, meskipun unik tetap sama, tidak
mengalami perkembangan sama sekali.

Matematika dalah seumber dari semua peradaban. Manusia mampu

mebangun gedung yang tinggi, meluncurkan pesawat ruang angkasa, menciptakan
computer dan lain-lain.

Kemampuan berhitung manusia primitive sampai 20, diperkirakan

diperoleh ketika manusia mulai hidup menetap di suatu tempat dan bercocok
tanam. Batas kemampuan berhitung sampai angka 20 nampkanya berlangsung
cukup lama. Setelah manusia primtif menetap di suatu tempat dan mulai hidup
bermasyarakat, mereka mulai membuat alat bantu untuk menghitung. Batu kerikil
mulai digunakan sebagai alat hitung dimana tiap kerikil mempunyai nilai angka
tertentu.

Bangsa Inca yang tinggal di Peru (Amerika Selatan) berabad-abad yang

lalu juga telah mengenal alat hitung yang disebut Quipus, berupa tali bersimpul.
Tia simpul memiliki nilai angka tertentu. Mereka mengihtung dengan
menggunakan biji-biji jagung kemudian dipindahkan ke quipus.

Bangsa inca menghitung dengan quipus

Bilangan yang dinyataknn secara analog dinyatakan dengan cara

menghitung jumlah benda (biji kerikil, simpul pada tali atau ranting pohon,
mmisalnya) yang sesungguhnya.

3
Hasil perhitungan dari biji jagung dipindahkan ke quipus

Alat hitung sipoa

4
1.2 Bilangan Desimal

Desimal merupakan system bilangan dengan basis 10, artinya digit/angka

yang digunakan untuk menyajikannya berjumlah 10 buah yakni : 0, 1, 2, 3, 4, 5, 6,
7, 8, dan 9, serta setiap digit ppenyusunannya memiliki bobot kepangkatan 10 n
dengan n merupakan bilangan bulat positif dan negatiif.

Contoh :

Bilangan (5346)10 atau 534610 memiliki arti :

534610 = 5 x 103 + 3 x 102 + 4 x 101 + 6 x 100

Angka-angka penyusun bilangan decimal disebut digit. Digit yang

menempati posis paling kiri yakni 5 memiliki bobot terbesar sehingga dinamakan
Most Significant Digit (MSD) sedangkan digit ppaling kanan dinamakan Least
Significant Digit (LSD) yang berarti digit dengan bobot terkecil. Untuk Bilangan
decimal bulat 5346, hubungan antara digit-digit penyusunannya dengan bobotnya
dapat disajikan seperti berikut ini.

103 102 101 100 Bobot bilangan decimal bulat

5 3 4 6 Bilangan decimal
MSD LSD

Contoh lain, bilangan decimal 0,25 memilikki arti :

0,25 = 2 x 10-1 + 5 x 10-2

Berdasarkan contoh tersebut, hubungan digit-digit penyusunnya dengan bobotnya

pada bilangan decimal pecahan 0,25 dapat disajikan seperti berikut ini.

10-1 10-2 Bobot bilangan desimal pecahan

2 5 Bilangan desimal
MSD LSD

5
1.3 Bilangan Biner

Biner merupakan system bilangan dengan basis 2, artinya dalam system

ini digit yang digunakan berjumlah 2 buah yakni 0 dan 1, serta setiap digit
penyusunnya (dinamakan bit) memiliki bobot kepangkatan 2n dengan n
merupakan bilangan bulat positif dan negative.

Contoh :

Bilangan biner (10110)2 atau 101102, dalam konteks bilangan decimal memiliki
arti :

101102 = 1 x 24 + 0 x 23 + 1 x 22 + 1 x 21 + 0 x 20 = 2210

1610 0 410 210 0

Bit dengan bobot terbesar dinamakan Most Significant Bit (MSB) dan bit
yang paling kanan dengan bobot terkecil dinamakan Least Significant Bit (LSB).
Bobotnya bilangan biner ditunjukkan sebagai berikut :

24 23 22 21 20 Bobot bilangan biner bulat

1 0 1 1 0 Bilangan biner
MSB LSB

Untuk bilangan biner pecahan, bobot bit MSB dimulai dari 2-1. Contoh bilangan
biner 0,1012 memiliki arti :

0,1012 = 1 x 2-1 + 0 x 2-2 + 1 x 2-3

0,5 + 0 + 0,125 = 0,52510
Dan hubungan antara bit-bit penyusunnya dengan bobotnya adalah sebagai
berikut :
2-1 2-2 2-3 Bobot bilangan biner bulat
1 0 1 Bilangan biner
MSB LSB

6
1.4 Bilangan Oktal

Oktal merupakan system bilangan dengan basis 8. Dalam system ini digit
yang digunakann berjumlah 8 buah yakni : 0, 1, 2, 3, 4, 5, 6, dan 7, serta bobot
yang dimmiliki oleh setiap digit penyusunnya adalah kepangkatan 8n dengan n
merupakan bilangan bulat positif dan negative.

Contoh :

Bilangan octal (215)8 atau 2158 dalam konteks bilangan decimal memiliki arti :

2158 = 2 x 82 + 1 x 81 + 5 x 80 = 14110

12810 810 510

Setiap bilangan penyusun pada sisem octal disebut digit dan bobotnya
ditunjukkan sebagai berikut :

82 81 80 Bobot bilangan oktal bulat

2 1 5 Bilangan oktal
MSD LSD

Untuk bilangan octal pecahan bobotnya merupakan kepangkatan negative dari 8,

contoh bilangan octal 0,148 memiliki arti :

0,148 = 1 x 8-1 + 4 x 8-2

1 4 = 2 1 = 3
8 64 16 16 16

Dan hubungan antara digit-digit penyusunnya dengan bobotnya adalah :

82 81 Bobot bilangan oktal pecahan

1 4 Bilangan oktal
MSD LSD

7
1.5 Bilangan Heksadesimal

Heksadesimal merupakan system bilangan dengan basis 16, artinya

symbol digit yang digunakan berjumlah 16 yakin 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B,
C, D, E, dan F, serta bobot setiap digit penyusunya adalah kepangkatan 16 n
dengan n merupakan bilangan bulat positif dan negative.

Contoh :

Bilangan (BE5)16 atau BE516 dalam konteks system decimal memiliki arti :

11 x 162 + 14 x 161 + 5 x 160 = 304510

12810 810 510

Bobot digit-digit heksadesimal pada contoh ditunjukkan sebagai berikut :

162 161 160 Bobot bilangan heksadesimal pecahan

B E 5 Bilangan desimal
MSD LSD

Untuk bilangan heksadesimal pecahan, bobot terbesar dimulai dari 16-1.

Contoh bilangan heksadesimal pecahan adalah 0,C816. Bilangan heksadesunak
tersebut memiliki nilai desimmal :

0,C816 =12 x 16-1 + 8 x 16-2

12 8 = 25
16 256 32
Dan hubungan antara digit-digit penyusunannya dengan bobotnya dapat
ditulikann sebagai berikut :

16-1 16-2 Bobot bilangan heksadesimal pecahan

C 8 Bilangan desimal
MSD LSD

8
1.6 Konversi Sistem Bilangan

Konversi Bilangan digunakan untuk mengubah suatu bilangan dari suatu

sistim bilangan menjadi bilangan dalam sistim bilangan yang lain.

1.6.1 Konversi Biner ke Desimal

Cara mengkonversi bilangan biner ke desimal adalah dengan cara

mengalikan satu persatu bilangan dengan 2 (basis bilangan biner) pangkat 0,
pangkat 1 dan seterusnya sesuai dengan banyaknya bilangan biner yang akan di
konversi dan perhitungannya dimulai dari bilangan biner yang paling kanan.

Contoh:

1100102 = 10

0 x 20 = 0
1 x 21 = 2
0 x 22 = 0
0 x 23 = 0
1 x 24 = 16
1 x 25 = 32 +

Nilai decimal = 50

1.6.2 Konversi Biner ke Oktal

Cara mengkonversi bilangan biner ke oktal yakni dengan mengelompokan

bilangan biner menjadi 3 buah dimulai dari bilangan biner yang paling kanan.
Setelah dikelompokan barulah kita dapat mengkonversi menjadi bilangan Oktal.

9
Contoh :

0110101112 = 8

Kelompok 3 Kelompok 2 Kelompok 1

011 010 111

1 x 20 = 1 0 x 20 = 0 1 x 20 = 1
1 x 21 = 2 1 x 21 = 2 1 x 21 = 2
0 x 22 = 0 + 0 x 22 = 0 + 1 x 22 = 4 +
3 2 7

Nilai Oktalnya = 3278

1.6.3 Konversi Biner ke Heksadesimal

Cara mengkonversi bilangan biner ke hexadesimal tekniknya hampir sama

dengan cara konversi bilangan biner ke oktal. Yang membedakan ada pada
pengelompokan bilangan binernya, pada bilangan oktal dalam satu kelompok
terdiri dari 3 buah bilangan biner sedangkan pada hexadesimal dalam satu
kelompok terdiri dari 4 buah bilangan biner.

Contoh 1100110101112 =..16

Kelompok 3 Kelompok 2 Kelompok 1

1100 1101 0111

0 x 20 = 0 1 x 20 = 1 1 x 20 = 1
0 x 21 = 0 0 x 21 = 0 1 x 21 = 2
1 x 22 = 4 1 x 22 = 4 1 x 22 = 4
1 x 23 = 8 + 1 x 23 = 8 + 0 x 23 = 0 +
12 = C 13 = D 7

Nilai Heksadesimalnya = CD716

10
1.6.4 Konversi Oktal ke Biner

Cara mengubah bilangan Oktal menjadi Biner dengan menjadikan satu

persatu angka bilangan Oktal menjadi bilangan Biner dahulu kemudian di
satukan. Untuk bilangan Oktal haruslah memiliki 3 digit bilangan Biner sehingga
jika hanya menghasilkan kurang dari 3 digit makan didepannya ditambahkan
bilangan 0.

Contoh :

2618 =. 2

28 = 0102
68 = 1102
18 = 0012

Nilai binernya = 0101100012

1.6.5 Konversi Oktal ke Desimal

Cara mengkonversi bilangan oktal ke desimal adalah dengan cara

mengalikan satu persatu bilangan dengan 8 (basis bilangan oktal) dengan pangkat
0, 1 dan seterusnya dimulai dari bilangan oktal yang paling kanan. Kemudian
hasil dari semua pengalian dijumlahkan.

458 = 10

4 x 81 = 32
5x 80 = 5 +

37

Nilai desimalnya = 3710

11
1.6.6 Konversi Oktal ke Heksadesimal

Cara mengkonversi bilangan oktal ke hexadesimal terdiri dari dua tahap yaitu:

- Pertama, mengkonversi terlebih dahulu bilangan oktal ke bilangan biner

- Kedua, hasil konversi ke bilangan biner kemudian di konversikan ke bilangan

hexadesimal

Singkatnya seperti ini Oktal --> Biner --> Hexadesimal.

Contoh:

1458 = 16

1. Konversi bilangan oktal ke biner terlebih dahulu :

1 4 5

001 100 101

2. Kemudian konversikan bilangan biner tersebut ke bilangan hexadesimal :
0110 0101

6 5
Nilai Heksadesimalnya = 6516

1.6.7 Konversi Desimal ke Biner

Cara mengkonversi bilangan desimal ke biner adalah dengan cara

membagi bilangan desimal dengan 2 (basis bilangan biner) kemudian menyimpan
hasil bagi dan sisa bagi dari setiap pembagiannyahingga hasil baginya < 2. Nilai
konversinya adalah urutan dari hasil bagi yang terakhir kemudian sisa bagi dari
yang terakhir hingga ke awal.

12
Contoh:

1010 = 2

Pembagian Hasil Sisa Bagi

10/2 = 5 0
5/2 = 2 1
2/2 = 1 0
1/2 = 0 1
Nilai Binernya = 10102

1.6.8 Konversi Desimal ke Oktal

Cara mengkonversi bilangan desimal ke Oktal adalah dengan cara

membagi bilangan desimal dengan 8 (basis bilangan oktal) dan menyimpan hasil
bagi dan sisa bagi dari setiap pembagiannya. Nilai konversinya adalah urutan hasil
bagi yang terakhir kemudian sisa bagi dari yang terakhir hingga ke awal.

Contoh:

54410 = 8

Pembagian Hasil Sisa Bagi

544/8 = 68 0

68/8 = 8 4

8/8 = 1 0

1/8 = 0 1

Nilai Oktalnya = 10408

13
1.6.9 Konversi Desimal ke Heksadesimal

Cara mengkonversi bilangan desimal ke hexadesimal adalah dengan cara

membagi bilangan desimal dengan 16 (basis bilangan hexadesimal) dan
menyimpan hasil bagi dan sisa bagi dari setiap pembagiannya. Apabila sisa bagi >
9 maka angkanya dirubah menjadi huruf. Untuk sisa bagi berjumlah 10 = A, 11 =
B, 12 = C, 13 = D, 14 = E, 15 = F.

Contoh :

425610 =. 16

Pembagian Hasil Sisa Bagi

4256/16 = 266 0

266/16 = 16 10 = A

16/16 = 1 0

1/16 = 0 1

Nilai Heksadesimalnya = 10A016

1.6.10 Konversi Heksadesimal ke Biner

Cara mengubah bilangan HexaDesimal menjadi Biner dengan menjadikan

satu persatu angka bilangan HexaDesimal menjadi bilangan Biner dahulu
kemudian di satukan. Untuk bilangan HexaDesimal haruslah memiliki 4 digit
bilangan Biner sehingga jika hanya menghasilkan kurang dari 4 digit makan
didepannya ditambahkan bilangan 0.

14
Contoh :

C5416 = 2

C 5 4

1100 0101 0100

Bilangan Binernya = 1100010101002

1.6.11 Konversi Heksadesimal ke Desimal

Cara mengubah bilangan biner menjadi bilangan desimal dengan

mengalikan 16n dimana n merupakan posisi bilangan yang dimulai dari angka 0
dan dihitung dari belakang.

Contoh :

C5416 = 10

C5416 = C x 162 + 5 x 161 + 4 x 160

= 12 x 64 + 5 x 16 + 4 x 1

= 768 + 80 + 4

= 852

Bilangan Desimalnya = 85210

1.6.12 Konversi Heksadesimal ke Oktal

Cara mengubah bilangan HexaDesimal menjadi bilangan Oktal dengan

mngubah bilangan HexaDesimal tersebut menjadi bilangan Desimal terlebih
dahulu baru kita ubah menjadi bilangan Oktal.

Contoh : C5416 = 8

15
 1. Konversi bilangan hexadesimal ke biner terlebih dahulu :

C 5 4

1100 0101 0100

2. Kemudian konversikan bilangan biner tersebut ke bilangan oktal :

110 001 010 100

6 1 2 4

Bilangan Oktalnya = 61248

1.7. Bentuk Bilangan Dalam Code Form

Mengkonversi bilangan yang berharga besar, memerlukan hitungan yang

cukup melelahkan. Melalui bilangan dalam Code Form maka pekerjaan konversi
bilangan dapat dipermudah dan dipercepat. Di bawah ini adalah Code Form dalam
bilangan Desimal, Bilangan Oktal dan bilangan Heksadesimal yang sering
dipergunakan.

1.7.1 Binary Code Decimal (BCD)

Bilangan desimal pada setiap tempat dapat terdiri dari 10 bilangan yang
berbeda-beda. Untuk bilangan biner bentuk dari 10 elemen yang berbeda beda
memerlukan 4 bit. Sebuah BCD mempunyai 4 bit biner untuk setiap tempat
bilangan desimal.

Contoh : 31710 = .BCD

3 1 7 Desimal

16
0011 0001 0111 Biner Code Desimal

Dalam contoh ini BCD terdiri dari 3 kelompok bilangan masing-masing

terdiri dari 4 bit , dan jika bilangan desimal tersebut di atas dikonversi ke dalam
bilangan biner secara langsung adalah 31710 = 1001111012 dan hanya memerlukan
9 bit. Untuk contoh proses sebaliknya dapat dilihat di bawah ini.

Contoh : 0101000101110000BCD = 10

Biner Code Desimal 0101 0001 0111 0000

Desimal 5 1 7 0

Jadi Bilangan Desimalnya = 517010

Misalkan bilangan yang ingin dikonversi adalah 17010.dapat dilihat bahwa

bilangan biner dari :

110 > 00012

710 > 01112

010 > 00002

Tetapi, berhubung hasil yang diinginkan adalah bilangan BCD, maka basis
bilangannya tinggal ditulis sebagai berikut :

110 > 0001BCD

710 > 0111BCD

010 > 0000BCD

Maka, nilai BCD dari 17010 adalah 0001 0111 0000BCD.

Harap diperhatikan bahwa setiap simbol dari bilangan desimal dikonversi menjadi
4 bit bilangan BCD.

17
Contoh lain, misalkan bilangan yang ingin dikonversi adalah 30910.

310 > 0011BCD

010 > 0000BCD

910 > 1001BCD

Maka, nilai BCD dari 30910 adalah 0011 0000 1001BCD.

1.7.2 Binary Code Hexadecimal (BCH)

Bilangan heksadesimal dalam setiap tempat dapat terdiri dari 16 bilangan

yang berbeda-beda ( angka dan huruf ). Bentuk biner untuk 16 elemen
memerlukan 4 bit. Sebuah BCH mempunyai 4 bit biner untuk setiap tempat
bilangan heksadesimal.

Contoh :

31AF16 = BCH

Bilangan Heksadesimal 3 1 A F

Biner Code Heksadesimal 0011 0001 1010 1111

Untuk proses sebaliknya, setiap 4 bit dikonversi ke dalam bilangan heksadesimal.

Contoh : 1010 0110 0001 1000BCH =.16

Biner Code Heksadesimal 1010 0110 0001 1000

Bilangan Heksadesimal A 6 1 8

Jadi Bilangan Heksadesimalnya = A61816

BAB II GERBANG LOGIKA DASAR

18
 2.1 Sejarah Penemuan Gerbang Logika

Pada tahun 1854 Gorge Boole menciptakan logika simbolik yang sekarang
dikenal dengan aljabar Boole. Setiap peubah (variable) dalam aljabar Boole hanya
memiliki dua keadaan atau dua harga, yaitu keadaan benar yang dinyatakan
dengan 1 atau keadaan salah yang dinyatakan dengan 0. Aljabar Boole yang
memiliki dua keadaan ini semula dimaksudkan untuk menyelesaikan persoalan-
persoalan logika.

Aljabar Boole yang ditemukan pada waktu itu belum dapat diterapkan atau
memiliki penerapan-penerapan praktis, hingga tahun 1938, ketika Claude
Shannon menggunakannya dalam analisis rangkaian penyaklaran (Switching)
telepon. Shannon menggunaknnya untuk menyatakan terbuka dan tertutupnya
saklar relay (saklar electromagnet). Dengan kasus yang dipecahkan Shannon
tersebutlah, orang kemudian menyadari bahwa aljabar Boole dapat diterapkan
pada ilmu dan teknologi elektronika khususnya elektronika computer. Selain itu
dalam beberapa kasus, aljabar Boole dapat juga diterapkan pada kehidupan sehari-
hari, seperti aliran air minum, saklar-saklar pada instalasi listrik di rumah, lalu
lintas jalan raya, dan lain-lain.

Aljabar Boole diwujudkan berupa sebuah piranti atau system yang disebut
Gerbang Logika. Apakah yang dimaksud dengan gerbang logika? Bagaimana
prinsip kerjanya? Terdiri dari apakah gerbang digital itu? Apa hubungannya
gerbang logika dengan system digital dan mirkroskoper yang kita pelajari?

Pertanyaan pertanyaan tersebut akan langsung timbul di benak kita. Sekarang

ita akan bahas pertanyaan-pertanyaan itu satu per satu secara terperinci dan
terstruktur.

Gerbang logika adalah blok bangunan dasar untuk membentuk rangkaian

elektronika digital, yang digambarkan dengan symbol-simbol tertentu yang telah
diterapkan. Sebuah gerbang logika memiliki beberapa masukan tetapi hanya
memiliki satu keluaran. Keluarannya akan HIGH (1) atau LOW (0) tergantung
pada level digital pada terminal masukan. Dengan menggunakan gerbang-gerbang

19
logika, kita dapat merancang dan mendesain satu system digital yang akan
dikendalikan level masukkan digital dan menghasilkan sebuah tanggapan keluaran
tertentu berdasarkan rancangan rangkaian logika itu sendiri.

Beberapa gerbang logika dasar yang akan dibahas adalah gerbang logika OR,
gerbang logika AND, dan gerbang logika NOT (INVERTER). Sedangkan
gerbang-gerbang logika kombinasinal adalah gerbang logika NOT OR (atau
NOR), gerbang logika NOT AND (atau NAND), gerbang logika EXCLUSIVE
OR (atau EXOR), gerbang logika EXCLUSIVE NOT OR (atau EXNOR).
Gerbang-gerbang ini akan dibahas pada bab selanjutnya. Pada bab ini hanya akan
dibahas apakah dan bagaimana Gerbang Logika Dasar itu.

Gerbang logika dapat diartika sebagai rangkaian dengan satu atau lebih isyarat
masukan tetapi hanya menghasilkan satu isyarat keluaran. Gerbang logika dapat
pula diartika sebagai elemen pengambil keputusan dan penyiap operasi atau
rangkaian-rangkaian digital. Gerbang logika inilah yang digunakan untuk
memproses isyarat digital. Gerbang logika hanya beroperasi pada system bilangan
Biner, oleh karena itu disebut Gerbang Logika Biner.

2.2 Gerbang Logika OR

20
 Gerbang OR didefinisikan sebagai gerbang logika yang memberikan keadaan logika 1
(tinggi) pada outputnya, jika keadaan salah satu atau lebih inputnya berlogika 1 (tinggi).
Tabel kebenarannya untuk OR 2 input ditunjukkan pada tabel berikut ini

INPUT OUTPUT
A B X
0 0 0
0 1 1
1 0 1
1 1 1

Persamaan logika atau ekspresi Boole output gerbang OR dinyatakan dengan

persamaan

X = A + B atau X = A or B

Berikut symbol dari gerbang OR

Sedangkan yang menyediakan fungsi gerbang OR yakni IC 7432

Gerbang OR berupa gelombang kotak

A
t (s)

21
B

t (s)

t (s)

2.3 Gerbang Logika AND

Gerbang AND didefinisikan sebagai gerbang logika yang memberikan keadaan level
logika 1 (tinggi) pada outptnya, jika dan hanya jika semua keadaan inputnya berlevel
logika 1 (tinggi). Tabel kebenaran gerbang AND 2 input ditunjukkan pada tabel berikut ini

INPUT OUTPUT
A B X
0 0 0
0 1 0
1 0 0
1 1 1
Persamaan logika untuk gerbang AND 2 input adalah :
X = A.B atau X = A and B

Berikut symbol dari gerbang AND

INPUT A

INPUT B X

Sedangkan yang menyediakan fungsi gerbang OR yakni IC 7408

22
Gerbang AND berupa gelombang kotak

A
t (s)

B
t (s)

X
t (s)

2.4 Gerbang Logika NOT

Gerbang NOT merupakan logika yang memberika keadaan level logika 1

(tinggi) pada outputnya, jika keadaan inputnya berlevel logika 0 (rendah) atau
sebaliknya gerbang ini akan memberikan keadaan level logika 0 (rendah) pada
outputnya jika keadaan inputnya berlevel 1 (tinggi).

23
 Tabel kebenaran gerbang NOT ditunjukkan pada tabel berikut ini

INPUT OUTPUT
A Y
0 1
1 0

Persaamaan logika gerbang NOT adalah :

Y = not A atau Y = A

Berikut symbol dari gerbang NOT

A Y

Sedangkan yang menyediakan fungsi gerbang OR yakni IC 7404

Gerbang NOT terhadap input gelombang kotak

A
t (s)

24
Y
t (s)

BAB III GERBANG LOGIKA KOMBINASIONAL

3.1 Gerbang Logika NOR

Arti NOR adalah NOT OR atau BUKAN OR, Gerbang NOR merupakan
kombinasi dari Gerbang OR dan Gerbang NOT yang menghasilkan kebalikan dari
Keluaran (Output) Gerbang OR. Gerbang NOR akan menghasilkan Keluaran
Logika 0 jika salah satu dari Masukan (Input) bernilai Logika 1 dan jika ingin

25
mendapatkan Keluaran Logika 1, maka semua Masukan (Input) harus bernilai
Logika 0.

Simbol Gerbang NOR

Dengan persamaan yaitu :

Y=A+B

Tabel Kebenaran Gerbang OR

INPUT OUTPUT OUTPUT

OR NOR

A B A+B Y= A+B
0 0 0 1
0 1 1 0
1 0 1 0
1 1 1 0

Gerbang NOR berupa gelombang kotak

0 t (s)

0 t(s)

26
 1

0 t (s)

3.2 Gerbang Logika NAND

Arti NAND adalah NOT AND atau BUKAN AND, Gerbang NAND
merupakan kombinasi dari Gerbang AND dan Gerbang NOT yang menghasilkan
kebalikan dari Keluaran (Output) Gerbang AND. Gerbang NAND akan
menghasilkan Keluaran Logika 0 apabila semua Masukan (Input) pada Logika 1
dan jika terdapat sebuah Input yang bernilai Logika 0 maka akan menghasilkan
Output Logika 1.

Simbol Gerbang NAND

Dengan Persamaan yaitu :

Y = AB

Tabel Kebenaran Gerbang NAND

INPUT OUTPUT OUTPUT

AND AND

A B AB Y= AB
0 0 0 1
0 1 0 1
1 0 0 1
1 1 1 0

27
Gerbang NAND berupa gelombang kotak

0 t (s)

0 t (s)

0 t (s)

3.3 Gerbang Logika XOR

X-OR adalah singkatan dari Exclusive OR yang terdiri dari 2 Masukan

(Input) dan 1 Keluaran (Output) Logika. Gerbang X-OR akan menghasilkan
Keluaran (Output) Logika 1 jika semua Masukan-masukannya (Input) mempunyai
nilai Logika yang berbeda. Jika nilai Logika Inputnya sama, maka akan
memberikan hasil Keluaran Logika 0.

Simbol Gerbar XOR

28
Dengan Persamaan yaitu :

Z=X+Y

Tabel Kebenaran Gerbar XOR

INPUT OUTPUT
X Y Z
0 0 0
0 1 1
1 0 1
1 1 0

3.4 Gerbang Logika EXNOR

Seperti Gerbang X-OR, Gerban X-NOR juga terdiri dari 2 Masukan

(Input) dan 1 Keluaran (Output). X-NOR adalah singkatan dari Exclusive NOR
dan merupakan kombinasi dari Gerbang X-OR dan Gerbang NOT. Gerbang X-
NOR akan menghasilkan Keluaran (Output) Logika 1 jika semua Masukan atau
Inputnya bernilai Logika yang sama dan akan menghasilkan Keluaran (Output)
Logika 0 jika semua Masukan atau Inputnya bernilai Logika yang berbeda. Hal ini
merupakan kebalikan dari Gerbang X-OR (Exclusive OR).

Simbol Gerbang EXNOR

29
Dengan Persamaan Yaitu :

Z=X+Y

Tabel Kebenaran EXNOR

INPUT OUTPUT
X Y Z
0 0 1
0 1 0
1 0 0
1 1 1

BAB IV AL JABAR BOOLE DAN PETA KARNAUGH

4.1 Sejarah Al Jabar Boole

Dalam matematika dan ilmu komputer, Aljabar Boolean adalah struktur

aljabar yang "mencakup intisari" operasi logika DAN, ATAU dan TIDAK dan
juga teori himpunan untuk operasi union, interseksi dan komplemen.

Penamaan Aljabar Boolean sendiri berasal dari nama seorang

matematikawan asal Inggris, bernama George Boole. Dialah yang pertama kali
mendefinisikan istilah itu sebagai bagian dari sistem logika pada pertengahan
abad ke-19.

Aljabar Boolean dapat digunakan untuk menganalisa suatu rangkaian

logika dan mengekspresikan operasinya secara matematik. Suatu rangkaian dapat

30
direduksi menjadi bentuk yang lebih sederhana dengan menggunakan teorema
Boolean tertentu. Ekspresi Boolean yang lebih sederhana ini dapat menggantikan
ekspresi aslinya, karena nilainya yang ekivalen.

4.2 Hukum Hukum Al Jabar Boole

4.2.1 Hukum Komutatif

Hukum komutatif aljabar boolean memiliki kesamaan degan aljabar biasa.

Berikut ini akan kita lihat pemakaian hukum komutatif dalam gerbang-gerbang
logika

4.2.1.1 Hukum Komutatif Untuk Gerbang Logika OR

Gerbang OR dengan 2 masukan tertentu, yaitu A dan B, dapat

dipertukarkan tempatnya dan dapat merubah urutan sinyal-sinyal masukan.
Perubahan tersebut tidak akan mempengaruhi keluarannya.

Dalam hukum persamaan Boolean hal ini dapat ditulis sebagai berikut:

A+ B=B+A=Y

A+ B=Y
A B Y
0 0 0
0 1 1
1 0 1
1 1 1

31
 B+A=Y
B A Y
0 0 0
0 1 1
1 0 1
1 1 1

4.2.1.2 Hukum Komutatif Untuk Gerbang Logika AND

Gerbang OR dengan 2 masukan tertentu, yaitu A dan B, dapat

dipertukarkan tempatnya dan dapat merubah urutan sinyal-sinyal masukan.
Perubahan tersebut tidak akan mempengaruhi keluarannya.

Dalam hukum persamaan Boolean hal ini dapat ditulis sebagai berikut:

A. B = B .A=Y

A.B=Y
A B Y
0 0 0
0 1 0
1 0 0
1 1 1

32
 B.A=Y

B A Y
0 0 0
0 1 1
1 0 1
1 1 1

4.2.2 Hukum Asosiatif

4.2.2.1 Hukum Asosiatif untuk Gerbang Logika OR

Gerbang OR dengan 2 masukan tertentu, yaitu A dan B, dapat

dikelompokan tempatnya dan diubah urutan sinyal-sinyal masukannya. Perubahan
tersebut tidak akan mengubah keluarannya.

Dalam hukum persamaan Boolean ditulis sebagai berikut:

A+( B + C ) = (A+ B ) +C

Pada hakekatnya cara pengelompokan variabel dalam suatu operasi OR tidak

berpengaruh pada keluarannya. Artinya keluarannya akan tetap sama dengan :

Y=A+B+C

Perhatikan gambar berikut!

33
 A B C Y
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1

A B C Y
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1

4.2.2.2 Hukum Asosiatif untuk Gerbang Logika AND

Gerbang AND dengan 2 masukan yaitu yaitu A dan B, dapat

dikelompokan tempatnya dan diubah urutan sinyal-sinyal masukannya. Perubahan
tersebut tidak akan mengubah keluarannya.

Dalam hukum persamaan Boolean ditulis sebagai berikut:

34
A.(B.C)=(A.B)C

Setara dengan rangkaian

A.(B.C)=Y
A B C Y
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1

(A.B).C=Y

A B C Y
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
35
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
4.2.3 Hukum Distributif

Gerbang AND dan OR dengan masukan tertentu, yaitu A, Bdan C, dapat

disebarkan tempatnya, dan dapat dirubah urutan-urutan sinyal-sinyal masukannya.
Perubahan tersebut tidak akan mengubah keluarannya.

Dalam persamaan boolean ditulis sebagai berikut:

A. ( B + C ) =A. B +A. C

A.(B+C)=Y

A B C Y
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1

36
 A.B+A.C=Y
A B C Y
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1

4.3 Sifat sifat Khusus Aljabar Boole

4.3.1 Sifat Khusus Dalam Operasi Gerbang OR

- Kaidah Pertama : A + 0 = A

37
 A 0 Y
0 0 0
1 0 1

- Kaidah Kedua : A + 1 = 1

A 1 Y
0 1 1
1 1 1

- Kaidah Ketiga : A + A = A

A A Y
0 0 0
1 1 1

- Kaidah Keempat A + A = 1

A A Y
0 1 1
1 0 1

4.3.2 Sifat Khusus Dalam Operasi Gerbang AND

- Kaidah Pertama : A . 0 = 0

38
 A 0 Y
0 0 0
1 0 0

- Kaidah Kedua : A . 1 = A

A 1 Y
0 1 0
1 1 1

- Kaidah Ketiga : A . A = A

A A Y
0 0 0
1 1 1

- Kaida Keempat : A . A = 0

A A Y
0 1 0
1 0 0

4.3.3 Sifat Absorpsi

39
 A + AB = A + B

A + AB = A ( B + 1 ) + AB
A + AB = AB + A.1 + AB
A + AB = A + AB + AB
A + AB = A + B ( A + A )
A + AB = A + B.1 = A + B
Berdasarkan B + 1 = 1
Lihat sifat A.1 = A
Lihat sifat A + A = 1
Terbukti !

A A B Y
0 0 0 0
0 0 1 1
1 0 0 1
1 0 1 1

A B Y
0 0 0
0 1 1
1 0 1
1 1 1

Kedua rangkaian logika diatas memiliki keluaran yang sama untuk kondisi
masukan A dan B yang sama.

4.4 Teorema De Morgan

- Teorema Pertama

A+B=A.B

40
Perhatikan persamaan gerbang logika NOR berikut

Y=A+B A B Y
0 0 1
0 1 0
1 0 0
1 1 0

Rangkaian logika 2 masukan yang di NOT kan dan kemudian

hubungkan ke gerbang AND.
A B Y
0 0 1
0 1 0
1 0 0
1 1 0 Dari
rangkaian diatas dapat ditulis persamaan aljabar boolean sebagai berikut:

Y=A.B

Karena kedua rangkaian diatas menghasilkan masukan dan keluaran yang

ekivalen atau sama maka dapat dinyatakan sebagai berikut:

A+B=A.B Hukum De Morgan Pertama

- Teorema Kedua

A.B = A + B

Perhatikan persamaan gerbang logika NAND berikut:

Y = A.B A B Y
0 0 1
0 1 1
1 0 1
1 1 0

41
 Perhatikan rangkaian yang terdiri dari logika NOT dan gerbang logika OR
berikut :

A B Y
0 0 1
0 1 1
1 0 1
1 1 0

Rangkaian diatas dapat dituliskan ke dalam persaman berikut :

Y=A+B

Kedua rangkaian logika diatas memiliki kesamaan sifat atau dapat

dikatakan keduanya ekivalen sehingga dapat dibuktikan teorema de morgan sesuai
dengan kedua persamaan di atas.

Y = A.B

Y=A+B

A.B = A + B

Penyederhanaan dengan Al Jabar Boole

Contoh 1

X = ( A + B ) BC + A

Dapat disederhanakan dengan langkah berikutt :

X = ( A + B )BC + A

X = ABC + BBC + A perhatikan BB = B

X = ABC + BC + A perhatikan ABC+BC= BC (A+1)

42
 X = BC ( A + 1 ) + A perhatika A + 1 = 1

X = BC + A

Contoh 2

Y = AB + AB + BC + C

Penyelesaian

Y = AB + AB + BC + C

Y = ( A + A ) B + BC + C

Y = B + BC + C

Y=B(1+C)+C

Y=B+C

4.5 Peta Karnaugh

Peta karnaugh (atau K-Map) diperkenalkan oleh Maurice Karnaugh tahun

1953 adalah sebuah metode untuk menyederhanakan fungsi persamaan logika
sehingga :
1. Menggunakan jumlah gerbang lebih sedikit sehingga waktu tunda total
untai menjadi lebih kecil
2. Kemungkinan resiko kegagalan fungsi lebih kecil karena penggunaan
gerbang dan perkawatan yang lebih sedikit

3. Daya total yang dikonsumsi untai logika juga akan lebih kecil.

4. Hemat biaya

Peta Karnaugh di-"ilustrasikan" seperti matrik 2 dimensi (terdiri atas baris dan
kolom) dimana komponen baris dan kolom adalah masukan (input) dari sistem.
Input dari masukan inilah yang kemudian disebut variabel K-Map nya. Sehingga
ada sebutan K-Map 2 Peubah, K-Map 3 Peubah, 4 peubah dst.

43
 K-Map efektif digunakan hanya sampai 6 peubah. Untuk peubah lebih dari 6,
tidak lagi di-rekomendasikan menggunakan K-Map karena komputasinya sangat
tinggi sehingga disarankan menggunakan program komputer khusus.

Peta Karnaugh adalah sebuah metode untuk:

1. Menyederhanakan sebuah fungsi persamaan logika. Menyederhanakan fungsi
persamaan logika sebenarnya bisa dilakukan dengan menggunakan aturan-aturan
baku seperti:
Distributif. Misalnya (p q) (p r) p (q r) atau (p q) (p r)
p (q r).
De Morgan seperti ~p ~q ~(p q) atau ~p ~q

3. Mencari fungsi persamaan logika dari sebuah tabel kebenaran. Sebuah

tabel kebenaran (yang diperoleh dari pengumpulan kasus atau kejadian)
tetapi belum memiliki persamaan logikanya sehingga sulit membuat untai
rangkaian logikanya.
A B C Y
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1

Permasalahan diatas dapat diselesaikan dengan peta karnaugh

4.5.1 Menggambar Peta Karnaugh

4.5.1.1 Peta Karnaugh 2 Peubah

44
Ilustrasi berikut adalah peta karnaugh 2 peubah (A dan B).

A\B 0 1
0 Cell 1 Cell 2
1 Cell 3 Cell 4

Kelompok Baris adalah masukan A dan Kelompok Kolom adalah masukan

B. Tidak ada yang spesial dari aturan K-Map 2 Variabel. Cara menulisnya 0
kemudian 1 (sesuai contoh) atau 1 kemudian 0.

Sebuah fungsi persamaan dari tabel kebenaran berikut dan cara

membuatnya.

Setiap cell dari matrik (bagian tengah) akan diisi dengan hasil atau result dari
tabel kebenaran. Sebagai contoh:

A B Y A\B 0 1
0 0 1 0 1 1
0 1 1 1 1 0
1 0 1
1 1 0
Tabel Kebenaran Peta Karnaugh

4.5.1.2 Peta Karnaugh 3 Peubah

Sedikit berbeda dengan peta karnaugh 2 peubah, K-Map 3 peubah

menggunakan 2 peubah di satu rusuk dan 1 peubah di rusuk yang lain. Anda bisa
membuat K-Map dengan 2 peubah di rusuk tegak, dan 1 peubah di rusuk mendatar atau
sebaliknya. Perhatikan gambar:

AB\C 0 1
00

45
 A\BC 00 01 11 10
01 0
11 1
10

Yang perlu diperhatikan di sini adalah penyusunan kombinasi masukan 2

peubah harus mengikuti kaidah "perubahan di satu tempat". Artinya transisi dari
"0" ke "1" hanya di satu tempat saja. Sebagai contoh, kombinasi masukan dari
"01" menjadi "11". Transisi yang terjadi pada kombinasi ini hanya pada masukan
A (dari 0 menjadi 1) sedangkan masukan B tetap (1 tetap 1). Jadi tidak boleh
menulis "01" kemudian "10" (seperti yang biasa anda lakukan di tabel kebenaran).
Mengapa? karena jika susunan-nya "01" kemudian "10", berarti perubahan terjadi
di 2 masukan, A berubah dari "0" menjadi "1" dan masukan B berubah dari "1"
menjadi "0".

Seperti pada K-Map 2 peubah, isi Cell dari K-Map 3 peubah juga berisi result
(hasil) dari tabel kebenaran. Sebagai contoh:

A B C Y
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 0
Tabel Kebenaran

46
 AB\C 0 1
00 1 0
01 0 1
11 0 0
10 1 0

Peta Karnaugh

4.5.1.3 Peta Karnaugh 4 Peubah

Untuk K-Map 4 peubah, dapat dimasukkan 2 peubah di rusuk tegak dan 2

peubah di rusuk mendatar. Perhatikan gambar:

A B C D Y
0 0 0 0 1
0 0 0 1 0
0 0 1 0 0
0 0 1 1 1
0 1 0 0 1
0 1 0 1 1
0 1 1 0 0
0 1 1 1 0
1 0 0 0 1
1 0 0 1 1
1 0 1 0 0
1 0 1 1 1
1 1 0 0 1

47
 AB\C 00 01 11 10
00 1 0 1 0
01 1 1 0 0
11 1 0 1 0
10 1 1 1 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 1
Tabel Kebenaran Peta Karnaugh

4.5.2 Daerah Minterm

Proses berikutnya adalah menentukan daerah minterm. Daerah minterm

adalah sebuah daerah di dalam K-Map yang berisi nilai 1 yang "bertetangga".
Keanggotaan sebuah daerah minterm bisa berisi 2n dimana n bernilai 0, 1, 2, 3, ...
dst. Sehingga keanggotaan wilayah minterm bisa 1, 2, 4, 8, 16, dst.

Melukiskan daerah minterm, bisa secara vertikal (atas bawah) atau

horisontal (kiri dan kanan) tetapi tidak bisa secara diagonal.

Contoh daerah minterm untuk K-Map 2 peubah adalah sebagai berikut:

A A\B 0 1 B A\B 0 1
0 0 0 0 1 0
1 0 1 1 0 1

C D A\B 0 1
0 0 1
1 1 0

Keterangan:

(A): Karena nilai "1" hanya ada satu, maka daerah mintermnya juga hanya 1.

(B): Nilai "1" ada di dua tempat (cell) tetapi mereka bertetangga secara diagonal,
maka angka-angka "1" tersebut tidak bisa menjadi satu wilayah minterm.

48
(C): Terdapat 2 wilayah minterm dengan masing-masing memiliki 2 anggota
angka "1".

(D): Mirip dengan kasus point (B).

Sedikit berbeda untuk K-Map dengan dimensi yang lebih besar(di atas
dimensi 2x2), K-Map "dipandang sebagai sebuah bidang yang "bulat" seperti
globe. Artinya daerah minterm bisa saja "menyatukan" angka 1 yang di sisi atas
dan bawah atau kiri dan kanan secara berputar. Lihat contoh di bawah ini:

AB\CD 00 01 11 10
00 1 1
01
11
10 1 1

AB\CD 00 01 11 10
00 1 1
01
AB\CD 00 01 11 10
11
00 1 1
10 1 1
01
Membangun persamaan dari daerah
11
10 1 1 minterm di K-Map
Setelah daerah minterm sudah diberi tanda, proses berikutnya adalah
menentukan persamaan dari daerah minterm tersebut. Bisa menggunakan asas
"konsistensi" untuk memudahkan membangun persamaan daerah minterm
tersebut. Konsistensi yang dimaksud adalah nilai masukan yang TIDAK
BERUBAH di setiap sel daerah minterm. Sebagai contoh untuk daerah minterm
yang hanya berisi satu anggota seperti pada gambar berikut:

AB\C 0 1
00
01 1
11 49 1
10
 Karena tidak bisa membuat daerah minterm secara diagonal maka K-Map
di atas memiliki 2 daerah minterm. Untuk daerah mintem yang berisi satu anggota
saja, membuat persamaannya cukup mudah. Cukup lihat masukan untuk setiap
daerah minterm tersebut.
Daerah minterm 1: masukan dari sisi baris adalah A'B dan dari sisi kolom
adalah C'. Nilai akses (') di sini mengacu pada nilai 0 pada masukan A dan C
(sedangkan karena nilai B bernilai "1" maka tidak diberi aksen atau NOT). Daerah
minterm 2: masukan dari sisi baris adalah AB dan dari sisi kolom adalah C (semua
nilai masukan "1" maka tidak ada aksen).
Sehingga fungsi persamaan dari K-Map tersebut adalah: A'BC + ABC. Pembuktian
dengan tabel kebenaran:
A B C ABC ABC ABC + ABC
0 0 0 0 0 0
0 0 1 0 0 0
0 1 0 1 0 1
0 1 1 0 0 0
1 0 0 0 0 0
1 0 1 0 0 0
1 1 0 0 0 0
1 1 1 0 1 1

Untuk daerah minterm yang berisi lebih dari satu, asas konsistensi bisa
kita gunakan. Perhatikan contoh:

AB\CD 00 01 11 10
00
01 1 1
11 1 1
10

50
 Pada contoh di atas, daerah mintem yang terbentuk memiliki empat
anggota dimana masukannya adalah:

1. Sisi Baris (AB): 01 dan 11

2. Sisi Kolom (CD): 01 dan 11

Nilai yang konsisten di sisi baris adalah B. (A tidak konsisten karena ada A
yang bernilai "1" dan ada A yang bernilai "0". Sedangkan nilai yang konsisten di
sisi kolom adalah D. (nilai C tidak konsisten).

51
 BAB V FLIP-FLOP

5.1 Pengenalan Flip Flop

Pada bagian sebelumnya telah dibahas tentang rangkaian kombinasional,

yang merupakan rangkaian dengan keluaran yang dikendalikan oleh kondisi
masukan yang ada. Pada sistem digital, terdapat pula rangkaian yang kondisi
keluaran tidak hanya ditentukan oleh kombinasi masukan, tetapi juga ditentukan
oleh kondisi keluaran yang terakhir yang terjadi pada sistem. Rangkaian semacam
ini yang dikenal sebagai rangkaian logika sequensial. Rangkaian sequensial ini
memiliki elemen penyimpan yang melakukan penyimpanan level logika sinyal.
Kondisi atau level yang terdapat pada elemen penyimpan ini yang menentukan
state dari rangkaian sequensial. Pada rangkaian logika sequensial ini, perubahan
kondisi masukan dapat menyebabkan state rangkaian tetap berada pada state
sebelumnya ataupun dapat pula menyebabkan state rangkaian berpindah ke state
selanjutnya.

Berikut ini akan dijelaskan tentang konsep dasar elemen penyimpan dalam
sistem digital. Penjelasan akan diawali dari contoh yang paling sederhana yang
dapat menggambarkan tentang hal ini. Sebagai ilustrasi awal, akan digunakan
blok diagram pengontrol sistem alarm berikut ini :

Blok Diagram Pengontrol Sistem Alarm

52
 Alarm akan merespon masukan kontrol ON/OFF . Alarm akan ON jika
ON/OFF = 1, sebaliknya akan OFF jika ON/OFF = 0. Operasi yang diinginkan
dari blok diagram tersebut adalah alarm akan ON jika sensor membangkitkan
level tegangan positif. Kondisi Set merupakan respon terhadap keadaan yang tidak
diinginkan sehingga alarm menjadi ON. Jika alarm ON maka kondisi ON ini
harus dapat bertahan hingga keluaran dari sensor (ON/OFF ) berubah menjadi 0.
Alarm akan OFF secara atomatis jika masukan Reset diaktifkan. Rangkaian ini
membutuhkan elemen penyimpan untuk mempertahankan kondisi aktifnya alarm
hingga masukan Reset diaktifkan.

Gambar berikut ini menunjukkan elemen penyimpan rudimentary, yang

dibangun atas sistem loop dengan 2 buah inverter.

Dasar Elemen Penyimpan (Memori)

Jika diasumsikan A=0, maka B=1. Rangkaian ini akan mempertahankan

kondisi ini dalam waktu yang tak berhingga. Sehingga dapat ditunjukkan bahwa
rangkaian berada pada state yang ditentukan oleh nilai A dan B tersebut. Jika
diasumsikan A = 1, maka B = 0. Kondisi inipun akan dipertahankan dalam waktu
yang tak berhingga. Sehingga rangkaian elemen memori ini memiliki 2 buah state.
Rangkaian ini tidak digunakan dalam aplikasi selanjutnya karena kesulitan dalam
hal mekanisme perubahan state yang terjadi.

Rangkaian yang lebih baik untuk menunjukkan konsep dasar elemen

penyimpan ini adalah berikut ini :

53
 Elemen Penyimpan Dengan Transmission Gate

Rangkaian ini memiliki mekanisme transisi state yang tidak terdapat pada
rangkaian sebelumnya. Mekanisme transisi state yang terjadi menggunakan 2
buah transmission gates (TG1 dan TG2). Transmission Gate 1 (TG1) digunakan
untuk menghubungkan masukan terminal Data pada titik A dari rangkaian.
Sedangkan Transmission Gate 2 (TG2) digunakan sebagai switch pada loop
feedback (umpan balik) untuk menjaga state dari rangkaian. Transmission gates
dikontrol oleh sinyal Load. Jika sinyal Load=1, maka TG1 akan ON dan node A
akan memiliki level tegangan yang sama dengan terminal input Data. Sedangkan
pada saat yang bersamaan, TG2 akan OFF. Sehingga level logika pada node A
akan dilewatkan menuju output. Jika Load=0, maka TG1 akan OFF dan TG2 akan
ON, sehingga akan terbentuk loop feedback dari output menuju node A. Pada saat
inilah kondisi output akan dipertahankan (elemen penyimpan bekerja). Jadi saat
Load = 1 maka output akan membaca nilai logika pada node A, sedangkan pada
saat Load = 0, maka output terakhir yang terjadi akan dipertahankan.
Berdasasrkan penjelasan di atas, dapat dirumuskan sifat dasar yang harus dimiliki
oleh suatu elemen penyimpan, yaitu :

1. Elemen harus mampu menjaga state terakhir yang terjadi

2. Nilai yang tersimpan harus dapat dibaca.

3. Nilai yang tersimpan harus dapat diubah.

54
5.2 Dasar Latch

Sama dengan konsep Transmission Gates di atas, dapat pula dibangun

rangkaian penyimpan dengan menggunakan gerbang logika dasar. Rangkaian
berikut adalah elemen memori dasar yang dibangun menggunakan sepasang
gerbang NOR.

Elemen Memori Dasar Menggunakan Gerbang NOR

Terminal masukannya adalah Set dan Reset yang menentukan perubahan

state Q dari rangkaian elemen penyimpan. Cara yang lebih umum dalam
penggambaran rangkaian dasar memori menggunakan sepasang gerbang NOR ini
adalah sebagai berikut :

Bentuk Lain Elemen Memori Dasar Menggunakan Gerbang NOR

Kedua gerbang NOR dihubungkan secara cross-coupled. Rangkaian ini

yang dikenal sebagai rangkaian dasar latch. Cara kerja rangkaian ini dapat
digambarkan dalam bentuk table kebenaran berikut ini :

55
 S R Qa Qb KETERANGAN
0 0 0/1 0/1
0 1 0 1 Tidak Berubah
1 0 1 1
1 1 0 0

Forbidden condition

Berdasarkan table kebenaran di atas, latch akan mempertahankan kondisi

keluaran (state keluaran) ketika masukan S dan R bernilai 0. Pada R = S = 0
inilah latch melakukan fungsi penyimpanan. Pada kondisi/state ini dapat tercapai
Qa = 0 Qb = 1 atau Qa = 1 Qb = 0. Ketika R = 0 dan S = 1, latch akan
mengalami set sehingga state keluaran menjadi Qa = 1 dan Qb = 0. Sedangkan
pada saat R = 1 dan S = 0, latch mengalami reset sehingga Qa = 0 dan Qb = 1.
Pada semua variasi S dan R di atas terlihat bahwa Qa merupakan komplemen Qb.
Namun pada kondisi R = S = 1, kedua keluaran Qa dan Qb bernila 0.

Rangkaian latch dengan koneksi cross-coupled ini dapat digunakan

sebagai rangkaian memori pada blok diagram pengontrol alarm di atas. Dengan
menghubungkan sinyal Set pada masukan S dan Reset pada masukan R. Keluaran
Qa menghasilkan sinyal ON/OFF . Untuk inisialisasi operasi system alarm, latch
akan direset sehingga alarm akan off. Ketika sensor menghasilkan nilai logika 1,
latch akan mengalami Set sehingga Qa = 1 sehingga alarm menjadi on. Jika
keluaran sensor menjadi 0, pada saat tersebut Qa bernilai 1, maka Qa akan
mempertahankan state keluaran terakhir, sehingga alarm akan tetap on. Agar
alarm menjadi off, maka masukan Reset harus diaktifasi dengan memberikan
masukan logika 1, sehingga alarm menjadi off.

5.2.1 Gated SR Latch

Pada rangkaian latch di atas, perubahan state terjadi jika ada perubahan
sinyal S dan R. Jika perubahan pada sinyal ini tidak dapat dikontrol, maka tidak
dapat diketahui saat terjadinya perubahan state dari latch. Pada system alarm di

56
atas, dapat dirancang suatu masukan lain yang berfungsi sebagai pengontrol
terjadinya perubahan state rangkaian latch. Masukan lain ini dikenal sebagai
masukan enable. Jika masukan enable aktif, maka latch akan bekerja seperti
deskripsi table kebenaran di atas, namun jika masukan enable tidak aktif, maka
latch tidak akan bekerja. Mode tidak aktifnya sinyal enable ini dikenal juga
sebagai mode disable. Sehingga pada mode disable, jika masukan Set berubah dari
0 ke 1, maka alarm tidak akan on. Rangkaian latch di atas tidak dapat melakukan
deskripsi fungsi terakhir ini, sehingga agar deskripsi ini dapat beroperasi, maka
perlu adanya modifikasi pada rangkaian latch yang pertama. Jadi dengan
modifikasi ini, konsep kerja latch seperti pada tabel kebenaran di atas hanya
terjadi jika enable input aktif.

Modifikasi rangkaian yang dimaksud adalah sebagai berikut :

Gated SR Latch

Pada rangkaian modifikasi ini, gerbang AND berfungsi sebagai kontrol.

Jika Clk bernilai 0, maka R dan S menjadi 0, sehingga Q dan Q tidak berubah
dari state sebelumnya. Namun jika Clk = 1, maka sinyal R dan S akan sama
dengan masukan R dan S.

Sehingga saat Clk = 1 inilah latch akan bekerja dengan transisi seperti
pada table kebenaran latch di atas. Sinyal Clk inilah yang bekerja sebagai sinyal
control yang diawal diperkenalkan sebagai sinyal enable.

Rangkain latch yang menggunakan sinyal control (sinyal enable) ini

dikenal sebagai gated latch atau gated SR latch. Modifikasi table kebenaran akibat
adanya sinyal control Clk ini adalah sebagai berikut :

57
 Clk S R Q(t+1)
0 X X Q(t)
1 0 0 Q(t) Tidak berubah
1 0 1 0 Tidak berubah
1 1 0 1
1 1 1 X

Simbol grafik untuk rangkaian gated SR latch ini adalah sebagai berikut :

Simbol Grafik SR Latch

5.2.2 Simbol Grafik SR Latch

Pada bagian sebelumnya telah dibahas konsep latch sebagai elemen dasar
penyimpan. Latch yang ditunjukkan menggunakan gerbang dasar NOR. Tentu
dengan bentuk koneksi yang sama dapat dibuat latch menggunakan gerbang dasar
NAND. Dengan menggunakan gerbang NAND dapat dibentuk rangkaian gated
latch menggunakan gerbang NAND seperti berikut ini :

Gated SR Latch Menggunakan Gerbang NAND

58
 Rangkaian ini memiliki table kebenaran yang sama dengan table
kebenaran rangkaian gated latch sebelumnya. Hanya saja masukan sinyal control
Clk menggunakan gerbang NAND sebagai antarmukanya. Dengan gerbang
NAND diharapkan jumlah transistor yang terdapat pada rangkaian latch bisa lebih
sedikit jika dibandingkan menggunakan gerbang AND.

5.2.3 Gated D Latch

Bentuk latch yang secara praktis penggunaannya luas adalah D Latch.

Rangkaian D latch ini memiliki masukan tunggal yaitu D (Data), dan akan
menyimpan masukan D dengan pengendali sinyal Clk (clock). Rangkaian ini
dikenal sebagai Gated D latch dengan bentuk implementasi sebagai berikut :

Gated D Latch

Jika D = 1, maka S = 1 dan R = 0, sehingga akan mengakibatkan state Q bernilai 1

(Q = 1). Sedangkan jika D = 0, maka S = 0 dan R = 1 yang berakibat pada state Q bernilai 0
(Q = 0). Perubahan state pada Q akan terjadi jika Clk bernilai 1, sedangkan saat Clk
bernilai 0, Q akan mempertahankan state terakhirnya. Table kebenaran yang
menggambarkan cara kerja dari gated D latch ini adalah sebagai berikut :

Clk D Q(t+1)
0 X Q(t)
1 0 0
1 1 1

59
Bentuk symbol grafik dari gated D latch ini adalah sebagai berikut :

Simbol Gated D-Latch

Berdasarkan table kebenaran di atas, terdapat symbol Q(t+1) dan Q(t).

Simbol Q(t) menunjukkan nilai state saat ini, sedangkan Q(t+1) adalah nilai state
berikutnya. Pada table kebenaran di atas, pada saat Clk = 0, untuk nilai D
berapapun (D = x) maka Q(t+1) = Q(t). Kondisi inilah yang menunjukkan
terjadinya kondisi penyimpanan pada rangkaian gated D latch, artinya keluaran
tidak akan berubah dan akan sama dengan kondisi keluaran terakhir. Sedangkan
pada saat Clk bernilai 1 (Clk = 1), setiap perubahan nilai D akan menyebabkan
perubahan keluaran pada state berikutnya. Kelebihan utama dari gated D latch ini
adalah dapat dihindarinya kondisi race yang mungkin terjadi jika S = R = 1. Jadi
kondisi keluaran = x yang terlihat pada table kebenaran gated SR latch tidak
mungkin terjadi pada rangkaian gated D latch ini. Contoh penggambaran cara
kerja rangkaian gated D latch pada diagram pewaktu adalah sebagai berikut :

Diagram Pewaktu Gated D-Latch

60
 Pada gambar terlihat bahwa Q akan berubah jika Clk = 1. Pada saat Clk =
0 meskipun D berubah (lihat interval t1 t2), maka Q akan tetap.

5.3 Master-slave D Flip-Flop

Rangkaian :

Rangkaian Master-Slave D Flip-Flop

Berdasarkan rangkaian di atas, D-FF pertama adalah master, dan akan

dikendalikan oleh nilai Clk = 1, sedangkan D-FF yang kedua adalah slave dengan
pengendali pulas Clk = 0. Cara kerja rangkaian ini adalah sebagai berikut : Pada
saat masukan Clock = 1, maka master akan membaca masukan D (data) dan akan
menyebabkan Qm = D. Pada saat yang bersamaan (Clock = 1) slave akan
mempertahankan state Qs yang terakhir, sehingga Qs tidak mengalami perubahan.
Jika Clock berubah menjadi 0, maka state pada master akan tetap (Qm akan
mempertahankan keluaran terakhir saat Clock masih berharga 1), sedangkan slave
akan mengalami perubahan sehingga pada saat Clock = 0 Qs, akan membaca nilai
Qm (Qs = Qm). Sehingga dari perubahan nilai Clock, Qs sebagai keluaran akhir
dari rangkaian tersebut akan mengalami perubahan state jika Clock bernilai 0.
Rangkaian tersebut dikenal sebagai Master-slave D Flip-Flop yang memiliki
symbol grafik sebagai berikut :

61
 Simbol D Master-Slave Flip-Flop

Berdasarkan symbol grafik, tanda > menunjukkan symbol aktifasi Clock

yang akan menyebabkan perubahan state pada keluaran, dan pada symbol tersebut
dengan adanya tanda buble (o) berarti aktifasi perubahan state terjadi saat Clock
bernilai logika 0. Untuk rangkaian D Flip-Flop yang menggunakan aktifasi pulsa
clock bernilai 1 dikenal sebagai Positive-edge-triggered D Flip-Flop. Simbol
grafik untuk rangkaian Positiveedge-triggered D Flip-Flop adalah sebagai
berikut :

Positive-Edge-Triggered D Flip-Flop

Perbedaannya terlihat pada tanda > yaitu tidak adanya tambahan symbol
bubble (o). Sehingga dari symbol grafik diketahui aktifasi perubahan state jika
Clk = 1.

Untuk membandingkan antara D latch, master-slave DFF dan positive

edge-triggered DFF akan ditunjukkan dengan membandingkan keluaran rangkaian
berikut ini :

62
 D Latch dan D Flip-Flop Dengan Sumber Input Sama

Jika terdapat sinyal D dan sinyal Clock dengan bentuk perubahan seperti
di bawah ini, maka akan diperoleh perbandingan bentuk Qa, Qb dan Qc secara
lengkap adalah :

Diagram Pewaktu Rangkaian

Jadi untuk masukan D yang sama, akan diperoleh bentuk keluaran di titik
Qa, Qb, dan Qc yang berbeda.

63
5.4 Master-slave D-FF dengan Masukan Clear dan Preset

Rangkaian ini merupakan penyempurnaan dari rangkaian master-slave D-

FF sebelumnya. Pada rangkaian ini terdapat tambahan masukan yaitu masukan
Clear dan masukan Preset. Fungsi dari masukan Clear adalah membuat keluaran
Q secara langsung bernilai 0 tanpa perlu menunggu Clock bernilai 0 dan tanpa
perlu melihat berapa nilai D pada saat itu. Dengan memberi masukan Clear
bernilai 0 secara otomatis Q = 0. Sedangkan fungsi dari masukan preset adalah
sebaliknya membuat keluaran Q otomatis bernilai 1 tanpa harus menunggu Clock
bernilai 0 dan tanpa perlu melihat berapa nilai D pada saat tersebut. Simbol grafik
dari rangkaian ini adalah sebagai berikut :

Master-Slave D Flip-Flop Dengan Masukan Clear dan Preset

Sedangkan untuk Positive-edge-triggered D Flip-Flop dengan masukan Clear dan

Preset memiliki bentuk symbol grafik sebagai berikut :

Positive-Edge-Triggered D Flip-Flop

Dengan Masukan Clear dan Preset

64
5.5 T Flip-Flop

D flip-flop merupakan elemen penyimpan yang sangat banyak digunakan.

Dengan menambahkan rangkaian kombinasional sederhana pada masukannya,
dari D flip-flop ini dapat diturunkan jenis flip flop lain sebagai jenis elemen
penyimpan. Bentuk rangkaiannya adalah sebagai berikut :

Rangkaian T Flip-Flop Yang Dibangun Dari D Flip=Flop

Rangkaian di atas menggunakan positive-edged triggered D flip-flop.

Fungsi persamaan masukan D yang dihasilkan dari rangkaian kombinasional yang
ditambahkan pada flipflop mempunyai bentuk persamaan D = QTQT sehingga
jika T = 1, maka D = Q sebaliknya jika T = 0, maka D = Q. Sehingga jika
digambarkan table kebenaran dari rangkaian di atas akan diperoleh bentuk sebagai
berikut :

T Q(t+1)
0 Q(t)
1 Q(t)

Rangkaian penyimpan yang memiliki bentuk table kebenaran seperti di

atas dikenal sebagai T Flip-Flop (T-FF). Simbol T berarti Toggle, yang
menunjukkan bahwa rangkaian akan mentoggles (menginversi) state keluaran
pada saat T = 1. Simbol grafik dari T Flip-Flop ini adalah sebagai berikut :

65
 Simbol T Flip-Flop

Sebagai contoh diagram pewaktu yang menunjukkan cara kerja dari T flip-
flop ini adalah sebagai berikut :

Diagram Pewaktu Untuk T Flip-Flop

Jadi bentuk rangkaian T-FF di atas, bukanlah satu-satunya konfigurasi T-

FF yang dapat dibangun. Selama suatu konfigurasi dapat memenuhi table
kebenaran T-FF di atas, maka rangkaian tersebut dapat disebut sebagai rangkaian
T-FF. Pada kasus ini hanya dicontohkan suatu rangkaian T-FF yang dibentuk
dengan mengkonfigurasi kembali rangkaian D-FF yang ditambahkan rangkaian
kombinasional di bagian masukannya.

5.6 JK Flip-Flop (JK-FF)

Bentuk elemen penyimpan lainnya yang banyak digunakan adalah JK

Flip-Flop. Suatu rangkaian JK Flip-Flop yang dibentuk menggunakan D Flip-Flop
memiliki bentuk sebagai berikut :

66
 Rangkaian JK Flip-Flop Yang Dibangun Dari D Flip-Flop

Pada rangkaian ini, persamaan D mempunyai bentuk :

D = J Q+J Q

Sehingga diperoleh bentuk table kebenaran untuk rangkaian ini adalah sebagai berikut :

J K Q(t+1)
0 0 Q(t)
0 1 0
1 0 1
1 1 Q(t)

Simbol grafik untuk rangkaian JK Flip-Flop ini adalah sebagai berikut :

Simbol JK Flip-Flop

Rangkaian JK Flip-Flop ini menggabungkan cara kerja SR dan T flip-flop pada

sisi keunggulan masing-masing flip-flop. JK Flip-Flop berperilaku sebagai SR
Flip-Flop pada saat J = S dan K = R untuk semua kondisi masukan kecuali pada
kondisi J = K = 1. Pada kondisi yang harus dihindari di mode operasi SR Flip-
Flop (J = K = 1), JK flipflop akan mentoggles state keluarannya dan berperilaku
sebgai T flip-flop.

5.7 Rangkaian Register

67
 Rangkaian Shift Register

Suatu flip-flop akan menyimpan satu bit informasi. Jika sejumlah flip-flop
digunakan untuk menyimpan informasi sebanyak n bit, flip-flop semacam ini
yang dikenal sebagai register. Sumber clock bersama (common clock) digunakan
oleh setiap flip-flop pada suatu register.

Register Geser (Shift Register) Merupakan register yang mempunyai

kemampuan menggeser setiap bit yang berada di dalamnya.

Isi sebuah flip-flop akan dikirimkan ke flip-flop berikutnya yang berada di

sebelah kanannya dengan kendali sinyal clock bagian transisi positif (0&1).
Ilustrasi penggeseran ini akan ditunjukkan dengan adanya Input (In) : 1, 0, 1, 1, 1,
0, 0, dan 0 dengan durasi sepanjang delapan pulsa clock. Dengan asumsi nilai
awal setiap flip-flop adalah 0, maka urutan pergeseran bit dari flip-flop kiri ke
flip-flop sebelah kanannya adalah sebagai berikut :

In Q1 Q2 Q3 Q4 = out
t0 1 0 0 0 0
t1 0 1 0 0 0
t2 1 0 1 0 0
t3 1 1 0 1 0
t4 1 1 1 0 1
t5 0 1 1 1 0
t6 0 0 1 1 1
t7 0 0 0 1 1

5.8 Rangkaian Counter

Rangkaian ini digunakan dalam system digital untuk berbagai keperluan.

Rangkaian counter dapat digunakan untuk menghitung jumlah kemunculan suatu
event, membangkitkan interval waktu control untuk berbagai tugas dalam system,

68
dan lainlain. Rangkaian counter dapat diimplementasikan dengan menggunakan
rangkaian penjumlah / pengurang seperti yang dibahas pada rangkaian aritmatika
bilangan sebelumnya. Namun cara ini terbilang kurang efisien karena kebutuhan
pengubahan isi counter hanya 1 bit, sehingga menggunakan rangkaian adder /
subtractor tergolong boros sumber daya. Untuk keperluan efisiensi ini didesain
rangkaian counter menggunakan T Flip-Flop dan D Flip-Flop.

Secara umum counter dibagi menjadi up-counter dan down-counter.

Rangkaian counter yang paling mudah diimplementasi adalah yang menggunakan
T Flip-Flop. Hal ini karena karakteristik toggle yang dimiliki T-FF sangat mudah
untuk mengimplementasikan rangkaian counter.

5.9 Rangkaian up-counter menggunakan T Flip-Flop

Rangkaian Up-Counter 3 Bit

Diagram Pewaktuan Up-Counter 3 Bit

Gambar di atas menunjukkan rangkaian counter 3 bit yang dapat

melakukan penghitungan dari 0 sampai dengan 7. Masukan clock pada ketiga flip-
flop terhubung secara cascade. Setiap masukan flip-flop terhubung dengan logika
1, yang berarti bahwa state flip-flop akan mengalami pembalikan logika keluaran
setiap kemunculan pulsa clock positif. Masukan clock pada 2 flip-flop terakhir

69
berasal dari keluaran Q flip-flop sebelumnya. Hal ini mengakibatkan pembalikan
state keluaran pada output Q1 akan terjadi saat transisi negative (10) dari Q0.
Demikian pula pada Q2, pembalikan state keluaran akan terjadi setiap transisi
negative dari Q1. Sehingga secara lengkap bentuk sinyal keluaran dari rangkaian
up-counter terlihat pada diagram pewaktuan. Cara pembacaan diagram pewaktuan
untuk setiap perioda pulsa clock adalah dengan mengurutkan nilai logika keluaran
Q2, Q1, dan Q0 (Q2 Q0). Sehingga diperoleh urutan 000, 001, 010, 011, 100,
101, 110, dan 111. Karena keluaran bersifat naik maka rangkaian ini dikenal
sebagai up-counter.

5.10 Rangkaian Down-Counter 3 Bit

Sedangkan rangkaian down-counter yang dibentuk menggunakan T flip-

flop adalah sebagai berikut :

Rangkaian Down-Counter 3 Bit

Pada rangkaian down-counter ini, masukan pulsa clock untuk T-flip-flop

kedua dan seterusnya berasal dari keluaran flip-flop sebelumnya. Sedangkan
masukan T pada setiap flip-flop terhubung ke masukan logika 1. Diagram
pewaktuan yang menunjukkan cara kerja down-counter ini adalah sebagai
berikut :

70
 Diagram Pewaktuan Down-Counter 3 Bit

Urutan kombinasi keluaran (Q2, Q1, dan Q0) adalah 111, 110, 101, 100,
011, 010, 001, dan 000. Terlihat bahwa kombinasi 3 bit Q2 sampai dengan Q0
bersifat menurun sehingga rangkaian ini dikenal sebagai down-counter 3 bit.

71
 BAB VI REGISTER

6.1 Pengertian Register

Register adalah rangkaian logika yang digunakan untuk menyimpan data.

Dengan kata lain, register adalah rangkaian yang tersusun dari satu atau beberapa
flipflop yang digabungkan menjadi satu.

Flipflop disebut juga sebagai register 1 bit. Jadi untuk menyimpan 4 bit
data, register harus terdiri dari 4 buah flipflop. Untuk menyimpan data pada
register, dapat dilakukan dengan dua cara :

1. Disimpan secara sejajar (Parallel In) :

Pada cara ini semua bagian register atau masingmasing flipflop diisi (dipicu) pada
saat yang bersamaan.

2. Disimpan secara seri (Serial In) :

Pada cara ini, data dimasukkan bit demi bit mulai dari flipflop yang paling ujung
(dapat dari kiri atau dari kanan), dan digeser sampai semuanya terisi. Bila data
digeser dari kanan kekiri disebut Register geser kiri (Shift Left Register),
sebaliknya bila data digeser dari kiri kekanan disebut Register geser kanan
(Shift Right Register).

Seperti pada penyimpanan data, untuk mengeluarkan data juga dapat

dilakukan dengan dua cara :

1.Dikeluarkan secara sejajar

2.Dikeluarkan secara seri

72
6.2 Jenis Jenis Register

6.2.1 Register Penyangga Data

Register Peyangga Data (Register Buffer) Register buffer adalah jenis

register yang paling sederhana dan dasar, yang hanya berfungsi untuk menyimpan
kata digital. Register ini hanya terdiri dari kumpulan flip-flop D. register ini
membuktikan bahwa suatu flip-flop D yang jumlahnya lebih dari satu dpat
digabungkan atu dirangkai hingga menjadi register, sehingga dapat menyimpan
data lebih banyak dari 1 bit.

6.2.2 Register Buffer Terkendali

Register Buffer Terkendali adalah register buffer yang ditambah dengan

beberapa gerbang logika dasar AND, OR, dan NOT. Gambar rangkaian
menunjukkan sebuah Register buffer terkendali dengan CLR aktif tinggi. Apabila
CLR = 1, maka akan terjadi reset pada flip-flop dan data yang tersimpan (Q)
menjadi 0000. dan ketika CLR = 0, register siap beroperasi kembali.

Sinyal kendali LOAD adalah input kendali yang menentukan operasi

rangkaian.Ketika LOAD = 0, semua input data tidak diizinkan masuk, artinya flip-
flop mengisolasi input data atau menahan semua data yang ada di dalamnya.
Dengan kata lain, register tidak berubah selama LOAD = 0. Ketika LOAD = 1,
semua input data akan diterima oleh register. Ketika LOAD kembali = 0, maka
input data yang diterima register tadi akan tersimpan dengan aman tanpa
gangguan perubahan input.

73
6.2.3 Register Geser

Register Shift Terkendali adalah register geser yang ditambah dengan

beberapa gerbang logika dasar AND, OR, dan NOT. Register geser terkendali
memiliki input-input kendali yang mengatur operasi rangkaian pada pulsa-pulsa
pendetak berikutnya.

SHL adalah sinyal kendali. Jika SHL = 0, setiap output flip-flop masuk
kembali ke input datanya sehingga data tetap tersimpan pada setiap flip-flop pada
waktu pulsa-pulsa pendetak tiba. Dengan begitu, semua data dapat disimpan
selama waktu yang diinginkan. Jika SHL = 1, maka input data (D in) akan masuk
ke flip-flop yang paling kanan dan output pada flip-flop paling kanan (Q0) akan
masuk menjadi input ke flip-flop kedua di sebelah kirinya. Kemudian outputnya
(Q1) akan masuk juga menjadi input ke flip-flop selanjutnya yang di sebelah kiri.
Begitu berulang-ulang seterusnya. Dengan kata lain data yang tersimpan pada
register akan berubah karna setiap data bergeser satu posisi ke kiri. Contoh : 0001
kemudian diinputkan 0 maka akan menjadi 0010.

6.2.4 Dasar Dasar Register Geser

Jenis register dapat pula diklasifikasikan berdasarkan cara data masuk ke

dalam suatu register untuk di simpan dan cara data dikeluarkan dari register
tersebut. Untuk memasuukan dan mengeluarkan ke atau dari register secara seraial
atau paralel. Cara serial berarti data di masukkan atau dikeluarkan ke atau dari
register secara berurutan bit demi bit. Sedangkan cara paralel berarti data yang
terdiri dari beberapa bit dimasukkan atau dikeluarkan ke atau dari register secara
serempak. Berdasarkan hal itu maka dikenal 4 jenis register, yaitu :

1. Serial Input Serial Output (SISO)

2. Serial Input Paralel Output (SIPO)

3. Paralel In Serial Output (PISO)

4. Paralel Input Paralel Output (PIPO

74
 a. Serial Input Serial Output (SISO)

Siso adalah register geser dengan masukan berurutan keluaran berurutan.

- IC pembentuk : 74LS74
- Gambar Register SISO yang menggunakan JK FF
- Prinsip kerja: Informasi/data dimasukan melalui word in dan akan
dikeluarkan jika ada denyut lonceng berlalu dari 1 ke 0. Karena jalan
keluarnya flip-flop satu dihubungkan kepada jalan masuk flip-flop
berikutnya, maka informasi didalam register akan digrser ke kanan
selama tebing dari denyut lonceng (Clock).

Tabel Kebenaran (Misal masuknya 1011)

Clock ke Word In Q1 Q2 Q3 Q4
0 0 0 0 0 0
1 1 1 0 0 0
2 0 0 1 0 0
3 1 1 0 1 0
4 1 1 1 0 1
Register geser SISO ada dua macam yaitu:

a) Shift Right Register (SRR)/Register geser kanan

b) Shift Left Register (SLR)/Register geser kiri

c) Shift Control Register dapat berfungsi sebagai SSR maupun SLR

b. Serial Input Paralel Output (SIPO)

SIPO adalah register geser dengan masukan berurutan keluaran serentak.

- IC pembentuk : 74LS164
- Gambar rangkaiannya adalah sebagai berikut: (SIPO menggunakan D-
FF)
- Cara kerja: Masukan-masukan data secara deret akan dikeluarkan oleh
D-FF setelah masukan denyut lonceng dari 0 ke 1. Keluaran
data/informasi serial akan dapat dibaca secara paralel setelah diberikan
satu komando (Read Out). Bila dijalan masuk Read Out diberi logik 0,
maka semua keluaran AND adalah 0 dan bila Read Out diberi logik 1,

75
 maka pintu-pintu AND menghubung langsungkan sinyal-sinyal yang
ada di Q masing-masing flip-flop.

Contoh: Bila masukan data 1101Tabel Kebenaran

Read Out Clock Input Q1 Q2 A B

Q3 Q4 C D
0 0 0 0 0 0 0
0 0 0 0
0 1 1 1 0 0 0
0 0 0 0
0 2 1 1 1 0 0
0 0 0 0
0 3 0 0 1 0 0
1 0 0 0
0 4 1 1 0 0 0
1 0 0 0
1 1 0 1 0
1 1 1 1
c. Paralel Input Paralel Output (PIPO)

PIPO adalah register geser dengan masukan serentak keluaran serentak.

- IC pembentuk : 74LS774, 74LS173.

- Gambar rangkaiannya adalah sebagai berikut: (PIPO menggunakan D-
FF)
- Cara kerja: Sebelum dimasuki data rangkaian direset dulu agar
keluaran Q semuanya 0. Setelah itu data dimasukkan secara paralel
pada input D-FF dan data akan diloloskan keluar secara paralel setelah
flip-flop mendapat pulsa clock dari 0 ke 1.

TABEL KEBENARAN:

Clock D1 D2 D3 D4 QD QC QB QA
0 1 1 0 1 0 0 0 0
1 1 1 0 1 1 1 0 1
2 1 0 0 1 1 0 0 1
3 0 0 0 1 0 0 0 1

76
 d. Paralel Input Serial Output (PISO)

PISO adalah register geser dengan masukan serentak keluaran berurutan.

- IC pembentuk : 74LS74,74LS76
- Gambar rangkaian register PISO menggunakan D-FF adalah sebagai
berikut:

Rangkaian diatas merupakan register geser dengan panjang kata 4

bit. Semua jalan masuk clock dihubungkan jajar. Data-data yang ada di A,
B, C, D dimasukkan ke flip-flop secara serempak, apabila dijalan masuk
Data Load diberi logik 1.

- Cara Kerja: Mula-mula jalan masuk Data Load = 0, maka semua pintu
NAND mengeluarkan 1, sehingga jalan masuk set dan rerset semuanya
1 berarti bahwa jalan masuk set dan reset tidak berpengaruh. Jika Data
Load = 1, maka semua input paralel akan dilewatkan oleh NAND.
Misal jalan masuk A=1, maka pintu NAND 1 mengeluarkan 0 adapun
pintu NAND 2 mengeluarkan 1. Dengan demikian flip-flop diset
sehingga menjadi Q=1. Karena flip-flop yang lainpun dihubungkan
dengan cara yang sama, maka mereka juga mengoper informasi pada
saat Data Load diberi logik 1. Setelah informasi berada didalam
register, Data Load diberi logik 0. Informasi akan dapat dikeluarkan
dari register dengan cara memasukkan denyut lonceng, denyut-demi
denyut keluar deret/seri. Untuk keperluan ini jalan masuk D
dihubungkan kepada keluaran Q.

6.2.5 Register Geser Terkendali

77
 Sebuah register geser terkendali ( Controlled shift register ) mempunyai
masukan - masukan kendali yang mengatur operasi rangkaian pada pulsa pendetak
yang berikutnya.

Jika SHL rendah maka sinyal SHL tinggi. Keadaan ini membuat setiap
keluaran flip-flop masuk kembali ke masukan datanya. Karena itu data tetap
tersimpan pada setiap flip-flop pada waktu pulsa pulsa detak tiba. Jika SHL tinggi,
Din akan masuk kedalam flip-flop paling kanan, Q0 masuk kedalam flip-flop
kedua, Q1 masuk kedalam flip-flop ketiga, dan seterusnya. Dengan demikian
rangkaian bertindak sebagai register geser kiri.

6.2.6 Penggunaan Register Geser IC 74194

Register geser dua arah ini dirancang untuk menggabungkan secara nyata
semua sifat yang mungkin kita ingin gabungkan dalam satu register geser.
Rangkaian bergeser berisi 45 gerbang ekivalen dan mempunyai masukan paralel,
keluaran paralel, masukan seri geser ke kiri dan geser ke kanan, masukan kendali
mose operasi, dan garis klear penolak langsungf. Register mempunyai empat
mode operasi yang berbeda, yaitu : Beban paralel (seluruh sisi), Geser ke kanan
(dalam arah QA menuju QD), Geser ke kiri (dalam arah QD menuju QA ), Detak
terhalang (tidak mengerjakan sesuatu)

Pembebanan paralel sinkron dikerjakan dengan memasukkan empat bit

data dan membuata baik masukan kendali, mode So maupun S1 menjadi tinggi.
Data dibebankan ke dalam flip-flop yang bersangkutan dan muncul pada keluaran

78
sesudah transisi positif dari masukandetak. Selama pembebanan aliran data seri
dihalangi.

Geser ke kanan berlangsung secara sinkron dengan kenaikan sisi pulsa

detak pada waktu So tinggi dan S1 rendah. Data seri untuk mode ini dimasukkan
pada masukan data geser ke kanan. Bila So rendah S1 tinggi, data bergeser ke kiri
secara sinkron dan data baru dimasukkan kemasukkan seri geser ke kiri.
Pemberiandetak dari flip-flop dihalangi bila kedua masukan kendali rendah.
kendali mode S54194/N74194hendaknya hanya berubah bila masukan detak
tinggi.

Seperti telah diketahui , register geser universal dua arah 4 bit IC 74194
sangat berguna. Rangkaian dalam unit ini hanya merupakan beberapa contoh
penggunaan IC 74194. Ingatlah bahwa semua register geser menggunakan flip
flop sebagai karakteristik memori dasarnya. Register geser sering digunakan
sebagai memori sementara. Register geser dapat juga digunakan untuk menunda
informasi

BAB VII ENCODER DECODER DAN MULTIPLEXER-DEMULTIPLEXER

79
7.1 Encoder

Encoder adalah rangkaian yang memiliki fungsi berkebalikan dengan

dekoder. Encoder berfungsi sebagai rangakain untuk mengkodekan data input
mejadi data bilangan dengan format tertentu. Encoder dalam rangkaian digital
adalah rangkaian kombinasi gerbang digital yang memiliki input banyak dalam
bentuk line input dan memiliki output sedikit dalam format bilangan biner.
Encoder akan mengkodekan setiap jalur input yang aktif menjadi kode bilangan
biner. Dalam teori digital banyak ditemukan istilah encoder seperti Desimal to
BCD Encoder yang berarti rangkaian digital yang berfungsi untuk mengkodekan
line input dengan jumlah line input desimal (0-9) menjadi kode bilangan biner 4
bit BCD (Binary Coded Decimal). Atau 8 line to 3 line encoder yang berarti
rangkaian encoder dengan input 8 line dan output 3 line (3 bit BCD).

Ilustrasi Digital Encoder

Encoder dalam contoh ini adalah encoder desimal ke BCD (Binary Coded
Decimal) yaitu rangkaian encoder dengan input 9 line dan output 4 bit data BCD.
Dalam mendesain suatu encoder kita harus mengetahui tujuan atau spesifikasi
encoder yang diinginkan yaitu dengan :
1. Membuat tabel kenenaran dari encoder yang ingin dibuat
2. Membuat persamaan logika encoder yang diinginkan pada tabel kebenaran
menggunakan K-Map
3. Mengimplemenstasikan persamaan logika encoder dalam bentuk
rangkaian gerbang logika digital
7.1.1 Rangkaian Encoder Desimal (10 line) ke BCD

80
 Dalam mendesain rangkaian encoder desimal ke BCD langkah pertama
adalah menentukan tabel kebenaran encoder kemudian membuat persamaan
logika kemudian mengimplementasikan dalam gerbang logika digital seperti
berikut.

Tabel kebenaran encoder Desimal (10 Line) ke BCD

Input Y3 Y2 Y1 Y0
X0 0 0 0 0
X1 0 0 0 1
X2 0 0 1 0
X3 0 0 1 1
X4 0 1 0 0
X5 0 1 0 1
X6 0 1 1 0
X7 0 1 1 1
X8 1 0 0 0
X9 1 0 0 1

Persamaan logika output encoder Desimal (10 Line) ke BCD

Y3 = X8 + X9

Y2 = X4 + X5 + X6 + X7

Y1 = X2 + X3 + X6 + X7

Y0 = X1 + X3 + X5 + X7 + X9

Rangkaian implementasi encoder Desimal (10 Line) ke BCD sesuai tabel

kebenaran

81
 Rangkaian encoder diatas merupakan implementasi dari tabel kebenaran
diatas dan persamaan logika encoder Desimal ke BCD. jalur input X0 tidak
dihubung ke rangkaian karena alasan efisiensi komponen, hal ini karena apabil
input X0 ditekan maka tidak akan mengubah nilai output yaitu output tetap
bernilai BCD 0 (0000). Rangkaian encoder diatas hanya akan bekerja dengan baik
apabila hanya 1 jalur input saja yang mendapat input, hal ini karena rangkaian
encoder diatas bukan didesain sebagai priority encoder.

7.2 Decoder
Pengertian Decoder adalah alat yang di gunakan untuk dapat
mengembalikan proses encoding sehingga kita dapat melihat atau menerima
informasi aslinya. Pengertian Decoder juga dapat di artikan sebagai rangkaian
logika yang di tugaskan untuk menerima input input biner dan mengaktifkan salah
satu outputnya sesuai dengan urutan biner tersebut. Kebalikan dari decoder adalah
encoder.

Fungsi Decoder adalah untuk memudahkan kita dalam menyalakan seven

segmen. Itu lah sebabnya kita menggunakan decoder agar dapat dengan cepat
menyalakan seven segmen. Output dari decoder maksimum adalah 2n. Jadi dapat

82
kita bentuk n-to-2n decoder. Jika kita ingin merangkaian decoder dapat kita buat
dengan 3-to-8 decoder menggunakan 2-to-4 decoder. Sehingga kita dapat
membuat 4-to-16 decoder dengan menggunakan dua buah 3-to-8 decoder.

Beberapa rangkaian decoder yang sering kita jumpai saat ini adalah
decoder jenis 3 x 8 (3 bit input dan 8 output line), decoder jenis 4 x 16, decoder
jenis BCD to Decimal (4 bit input dan 10 output line) dan decoder jenis BCD to 7
segmen (4 bit input dan 8 output line). Khusus untuk pengertian decoder jenis
BCD to 7 segmen mempunyai prinsip kerja yang berbeda dengan decoder decoder
lainnya, di mana kombinasi setiap inputnya dapat mengaktifkan beberapa output
linenya.

Salah satu jenis IC decoder yang umum di pakai adalah 74138, karena IC
ini mempunyai 3 input biner dan 8 output line, di mana nilai output adalah 1 untuk
salah satu dari ke 8 jenis kombinasi inputnya. Jika kita perhatikan, pengertian
decoder sangat mirip dengan demultiplexer dengan pengecualian yaitu decoder
yang satu ini tidak mempunyai data input. Sehingga input hanya di gunakan
sebagai data control.

Pengertian decoder dapat di bentuk dari susunan gerbang logika dasar atau
menggunakan IC yang banyak jual di pasaran, seperti decoder 74LS48, 74LS154,
74LS138, 74LS155 dan sebagainya. Dengan menggunakan IC, kita dapat
merancang sebuah decoder dengan jumlah bit dan keluaran yang di inginkan.
Contohnya adalah dengan merancang sebuah decoder 32 saluran keluar dengan IC
decoder 8 saluran keluaran.

83
7.3 Demultiplexer

Sebuah Demultiplexer adalah rangkaian logika yang menerima satu input

data dan mendistribusikan input tersebut ke beberapa output yang tersedia.
Kendali pada demultiplekser akan memilih saklar mana yang akan dihubungkan.
Pemilihan keluarannya dilakukan melalui masukan penyeleksi. Seleksi data-data
input dilakukan oleh selector line, yang juga merupakan input dari demultiplekser
tersebut. Pada demultiplekser saluran kendali sebanyak "n" saluran dapat
menyeleksi 2n saluran keluaran. Secara bagan, kerja demultiplekser dapat
digambarkan sebagai berikut :

Rangkaian dasar demultiplekser

Pada demultiplekser, masukan data dapat terdiri dari beberapa bit.

Keluarannya terdiri dari beberapa jalur, masing-masing jalur terdiri dari satu atau
lebih dari satu bit. Masukan selector terdiri dari satu atau lebih dari satu bit
tergantung pada banyaknya jalur keluaran. Sedangkan tabel kebenaran sebuah
demultiplekser dengan 2 select line dapat ditunjukan pada Tabel

84
Tabel kebenaran demultiplekser dengan 2 select line

Input Output
S0 S1 Inp O0 O1 O2 O3
0 0 0 0 X X X
0 0 1 1 X X X
0 1 0 X 0 X X
0 1 1 X 1 X X
1 0 0 X X 0 X
1 0 1 X X 1 X
1 1 0 X X X 0
1 1 1 X X X 1

Rangkaian Demultiplexer

Rangkain Logika Demultiplexer

7.4 Multiplexer

85
 Multiplexer adalah suatu rangkaian yang mempunyai banyak input dan
hanya mempunyai satu output. Dengan menggunakan selektor, dapat dipilih salah
satu inputnya untuk dijadikan output. Sehingga dapat dikatakan bahwa
multiplexer ini mempunyai n-input, m-selector , dan 1 output. Biasanya jumlah
inputnya adalah 2m selektornya. Adapun macam dari multiplexer ini adalah
sebagai berikut:

Multiplexer 4x1 atau 4 to 1 multiplexer

Multiplexer 8x1 atau 8 to 1 multiplexer

Multiplexer 16x1 atau 16 to 1 multiplexer dsb

Tabel Kebenaran Multiplexer

INPUT OUTPUT
S0 S1 D0 D1 D2 D3 X Ket
0 0 0 X X X 0 D0
0 0 1 X X X 1
0 1 X 0 X X 0 D1
0 1 X 1 X X 1
1 0 X X 0 X 0 D2
1 0 X X 1 X 1
1 1 X X X 0 0 D3
1 1 X X X 1 1

Rangkaian Multiplexer

86
 Multiplexer atau selektor data adalah suatu rangkaian logika yang
menerima input data dan untuk suatu saat tertentu hanya mengijinkan satu dari
data input tersebut untuk lewat mencapai output. Jalan yang akan ditempuh dari
input data yang diinginkan ke output dikontrol oleh input input SELECT
(kadang kadang disebut input input ADDRESS).Di bawah ini merupakan
gambar diagram dasar multiplexer.

Diagram Dasar Multiplexer

Multiplexer bekerja seperti sebuah saklar (switch) multi posisi yang

dikontrol secara digital, dimana kode digital yang diberikan ke input - input
SELECT mengontrol input - input data mana yang di switch ke output. misalnya,

87
pada multiplexer dua input, output z akan sama dengan input data Io untuk kode
input SELECT berlogik 1, Z akan sama dengan I1 untuk kode input SELECT
berlogik 0. Dengan kata lain multiplexer memiilih 1 dari N data input dan
menyalurkan data yang terpilih ke suatu chanel output tunggal.

Rangkaian IC TTL 74153 Multiplexer 2 keluaran

DAFTAR PUSTAKA

http://tl101.ilearning.me/2015/11/03/resume-encoder-dan-decoder/

http://nosipuspita.blogspot.co.id/2013/05/teknik-eletronika-industri.html?m=1

88
http://jati.stta.ac.id/2013/06/memahami-peta-karnaugh-1.html?m=1

https://books.google.co.id/books?id=-
N3UWrHGSIMC&printsec=frontcover&hl=id&source=gbs_ge_summary_r&cad
=0#v=onepage&q&f=false

89