ELEKTRONIKA DIGITAL
(FLIP-FLOP)
Disusun oleh:
Kelompok 1
Fhaiz Rose Ambari S 135090800111002
Vincentius Zeth A P 135090800111004
Mochammad Faisal Mujib 135090800111010
Yopi Ragil Permana P 145090300111005
Suhardi Winaryo 145090307111016
Muhammad Reza Firhan 145090307111018
(FLIP-FLOP)
(KELOMPOK 1)
Pukul :
Paraf :
Korektor Asisten
(Annisa Nilamsari)
Catatan:
1.1.Tujuan
Tujuan praktikum elektronika digital tentang percobaan flip-flop yaitu
dapat dipahami cara kerja dari flip-flop. Kemudian dapat mengenal pula macam-
macam dari flip-flop.
1.2.Dasar Teori
Elemen memori elektronik yang paling sederhana "flip-flop", ditemukan
pada tahun 1919. Pada dasarnya elemen ini berisi dua amplifier, satu output
dihubungkan dengan input dari amplifier lainnya. Ratusan flip-flop dapat
membentuk "random access" memory (RAM). RAM (DRAM) yang lebih
dinamik dan padat menggunakan kapasitor untuk penyimpanan informasi. Jika
data harus disimpan atau akan dipakai kembali, diperlukan RAM meskipun data
tersebut hilang pada saat dimatikan. "Read only" memory (ROM), yang
muatannya dipasang pada saat pembuatan , sangat cocok untuk program dari
mesin yang dikontrol oleh mikroprosesor (Jones, 2000).
Sebuah flip-flop, adalah sirkuit bistable. Kedua keadaan outputnya stabil.
Sirkuit tetap dalam keadaan output tertentu tanpa batas waktu sampai dilakukan
sesuatu untuk mengubah status output. Mengacu pada sirkuit multivibrator
bistable, dua keadaan ini adalah dari transistor output dalam keadaan saturasi
(mewakili output LOW) dan di cut-off (mewakili output TINGGI). Jika output
RENDAH dan TINGGI yang masing-masing dianggap sebagai '0' dan '1', maka
output dapat menjadi '0' atau '1'. Baik '0' atau '1' dapat diselenggarakan tanpa batas
waktu sampai sirkuit yang tepat dipicu untuk pergi ke keadaan lain, sirkuit yang
dikatakan memiliki memori. Jika mengambil output dari kolektor kedua transistor,
maka dua output akan saling melengkapi. Dalam flip-flop dari berbagai jenis yang
tersedia dalam bentuk IC, dilihat bahwa semua perangkat ini menawarkan output
komplementer biasanya ditunjuk sebagai Q dan Q’ (Maini, 2007).
Masukan set (S) tinggi memaksa transitor kiri ke titik jenuh (saturasi),
sekiranya ia belum berada pada titik jenuh. Sebegitu transitor kiri terletak pada
titik jenuh maka keseluruhan rangkaian tergndel dan
Q=1
Jadi, masukan S tinggi men-set keluaran ke 1. Kemudian ia tetap begitu, sekalipun
masukan S disingkirkan. Masukkan riset (R) tinggi menggerakkan transitoe kanan
samapai ke titik jenuh jika sekiranya ia belum berada pada titik jenuh.
Sekali hal ini terjadi, maka keseluruhan rangkaian akan tetap tergrendel, sekalipun
menyingkirkan masukan R tinggi itu. Pada keadaan ini,
Q=0
Jadi, masukan R tinggi me-riset keluaran ke 0. Gbr. 1.2 merupakan contoh
bagaimana mebuat flip-flop RS yakni unsur memori transitor dengan masukan set
dan riset.
Q adalah keluarannya yang menunjukan bit yang disimpan. Sememtara, keluaran
pelengkap Q terdapat pada koletor di transitor kiri. Keluaran ini perlu atau tidak
perlu.
Manakala melihat lambang itu, maka: Rangkaian tergendel pada salah satu
daru dua keadaaan. Masukan S tinggi men-set Q ke 1; masukan R tinggi me-riset
Q ke 0. Keluaran Q akan terus menerus tetap pada keadaan itu sampai ia disulut
ke keadaan sebaliknya (Malvino, 1994).
R-S flip-flop Gambar (a) juga disebut sebagai R-S lath/gerendel. Hal ini
karena kombinasi di masukan langsung memanifestasikan dirinya pada output per
tabel kebenaran.
Dua gerbang NAND di input telah digunakan untuk beberapa R dan S masukan ke
input flip-flop di bawah kendali dari sinyal clock. Ketika sinyal clock HIGH, dua
gerbang NAND diaktifkan dan S dan R masukan diteruskan ke flip-flop input
dengan status mereka dilengkapi. Output sekarang dapat mengubah keadaan
sesuai status R dan S pada input flip-flop. Misalnya, ketika S = 1 dan R = 0 akan
diteruskan sebagai 0 dan 1 masing-masing ketika jam TINGGI. Ketika clock
LOW, dua gerbang NAND menghasilkan '1' pada output mereka, terlepas dari
status S dan R. Ini menghasilkan logika '1' pada kedua input dari flip-flop, dengan
hasil bahwa tidak ada efek pada keadaan output (Maini, 2007).
Salah satu yang paling penting perangkat logika clock adalah master-slave
JK flip-flop. Berbeda dengan D-lath/gerendel, yang memiliki memori hanya
sampai pulsa clock lain datang, JK flip-flop memiliki memori benar. Ketika J dan
K input rendah, keadaan output Q dan Q tidak berubah pada clocking. Dengan
demikian, informasi dapat ditempatkan ke bit output dan diselenggarakan sampai
diminta pada waktu mendatang. Output Q dapat clock rendah atau tinggi dengan
menetapkan (J, K) input ke (0,1) atau (1,0), masing-masing. Bahkan,
menempatkan inverter antara J dan K masukan hasil di sirkuit D-latch(Grendel).
Diagram skematik untuk JK flip-flop dan tabel kebenarannya ditampilkan di
bawah. Perhatikan bahwa JK flip-flop juga dapat SET atau RESET dengan input
logika langsung.
Counter biner terbentuk dari JK flip-flop dengan mengikat semua (J, K) input ke
logika 1 (HI) dan menghubungkan output dari masing-masing flip-flop dengan
clock flip-flop berikutnya. Sinyal clock memasuki rantai tersebut di clock pertama
flip-flop, dan hasilnya riak dibawah rantainya.
Dalam konfigurasi ini, sinyal clock dibagi dengan 2(dua) setiap kali melewati JK
flip-flop. Empat JKs di urutan dibagi dengan 24 atau 16 (Patton, 1994).
Dalam prakteknya, RS flip-flop jarang digunakan. Salah satu flip flop
yang paling umum digunakan adalah clock jenis D, yang mengingat keadaan
masukan D nya pada saat clock transisi, tetapi tidak sensitif terhadap D pada saat
clock yang lain. Digunakan D flip-flop jenis 7474, yang sensitif terhadap naik tepi
clock (rendah ke tinggi transisi); dengan kata lain, itu adalah positif edge-
triggered.
Ketika saklar pada posisi 1, output adalah pada '0' tingkat. Ketika
dipindahkan ke posisi 2, output pergi ke '1' tingkat dalam beberapa nanodetik
(tergantung pada delay propagasi dari gerbang NAND) setelah kontak pertama
dengan posisi 2. Ketika bouncing saklar kontak, itu membuat dan istirahat kontak
dengan posisi 2 sebelum akhirnya mengendap pada posisi dimaksud. Pembuatan
kontak selalu mengarah ke tingkat '1' pada output, dan melanggar kontak juga
mengarah ke tingkat '1' pada output karena fakta bahwa istirahat kontak
menghasilkan '1' tingkat di kedua input dari kait yang memaksa Output untuk
menahan state logika yang ada. Fakta bahwa ketika saklar dibawa kembali ke
posisi 1 output membuat transisi rapi untuk '0' tingkat dapat dijelaskan pada baris
yang sama (Maini, 2007).
Binary Counter, sebuah perpanjangan yang logis dari 4-bit counter untuk
lebih lebarnya data. Kontroler ditanamkan menggunakan 8-bit bus data internal,
dan mikroprosesor modern menggunakan 16- atau 32-bit jalur data. Counter biner
adalah komponen fundamental dalam sirkuit elektronik digital. Mereka digunakan
dalam segala bentuk counter modulo-n, dalam generasi harmonik clock sub
frekuensi, dan dalam banyak lebih tinggi fungsi rangka seperti digital-to-analog
dan analog-to-digital perangkat (Kaplan dan White, 2003).
BAB II
METODOLOGI
2.2.4 D Flip-Flop
Tata laksana percobaan dalam praktikum elektronika digital tentang Flip-
Flop membuat rangkaian DFF dengan menggunakan gerbang NAND (IC 7400).
Selanjutnya menghubungkan masing-masing keluaran DFF ke LED logic
indicator. Berikutnya menghubungkan salah satu keluaran debounce switch (Q) ke
masukkan clock DFF. Kemudian menghubungkan sumber tegangan ke IC NAND
dan NOT dengan nilai Vcc= +5V pada kaki no 14, serta ke ground untuk kaki no
7. Kemudian menghidupkan sumber tegangan. Langkah selanjutnya menempatkan
posisi debounce switch ke posisi SET’. Berikutnya membuat dua nilai masukkan
dengan nilai (1) D=0 dan (2) D = 1. Selanjutnya memberi pulsa clock pada DFF
dengan menempatkan debounce switch ke posisi RESET’ sebentar dan
mengembalikan lagi ke posisi SET’. Berikutnya mengamati dan mencatat nilai
keluaran dari DFF. Terakhir mematikan sumber tegangan dan melepas rangkaian.
Ketika saklar pada posisi 1, output adalah pada '0' tingkat. Ketika dipindahkan ke
posisi 2, output pergi ke '1' tingkat dalam beberapa nanodetik (tergantung pada
delay propagasi dari gerbang NAND) setelah kontak pertama dengan posisi 2.
Ketika bouncing saklar kontak, itu membuat dan istirahat kontak dengan posisi 2
sebelum akhirnya mengendap pada posisi dimaksud. Pembuatan kontak selalu
mengarah ke tingkat '1' pada output, dan melanggar kontak juga mengarah ke
tingkat '1' pada output karena fakta bahwa istirahat kontak menghasilkan '1'
tingkat di kedua input dari kait yang memaksa Output untuk menahan state logika
yang ada. Fakta bahwa ketika saklar dibawa kembali ke posisi 1 output membuat
transisi rapi untuk '0' tingkat dapat dijelaskan pada baris yang sama.
DAFTAR PUSTAKA