Modul Penunjang Praktikum PDF

Modul Materi Penunjang Praktikum Sistem Digital 2019
PENDAHULUAN
1. Pengertian Sistem Digital

Sistem digital adalah suatu sistem yang berfungsi untuk mengukur suatu nilai atau
besaran yang bersifat tetap atau tidak teratur dalam bentuk diskrit berupa digit – digit
atau angka – angka. Misalnya bilangan integer atau pecahan.
2. Sistem Bilangan
a. Biner
Sistem bilangan yang terdiri dari 0 dan 1.
b. Oktal
Sistem bilangan yang terdiri dari 0,1,2,3,4,5,6,7
c. Desimal
Sistem bilangan yang terdiri dari 0.1.2.3.4.5.6.7.8.9
d. Heksadesimal
Sistem bilangan yang terdiri dari 0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F
3. Konversi Sistem Bilangan

a. Konversi Desimal ke Biner
Contoh 1: 12(10) = ....... (2)
12 dibagi 2 = 6 sisa 0
6 dibagi 2 = 3 sisa 0 Dibaca dari bawah ke atas.
Jadi 12(10) = 1100(2)
Contoh 2: 12,875(10) = ........(2)
Untuk angka di sebelah kiri koma, menggunakan cara seperti cara di
atas. Untuk angka di sebelah kanan koma:
0,875 dikali 2 = 1,75 => diambil angka 1
0,75 dikali 2 = 1,5 => diambil angka 1 Dibaca dari atas
0,5 dikali 2 = 1,0 => diambil angka 1 ke bawah.
0,0 dikali 2 = 0 => selesai
Jadi 12,875(10) = 1100,111(2)
Laboratorium Sistem Digital-ELKOM Universitas Gunadarma 1

b. Konversi Biner ke Desimal
Contoh 1:11001(2) = ..........(10)
11001(2) = 1 x 24 + 1x23 + 0x22 + 0x21 + 1x20
= 16 + 8 + 0 + 0 + 1
= 25(10)
Jadi 11001(2) = 25(10)
Contoh 2: 1101,01(2) = .........(10)
1101,01(2) = 1x23 + 1x22 + 0x21 + 1x20 + 0x2-1 + 1x2-2
= 8 + 4 + 0 + 1 + 0 + 0,25
= 13,25(10)
Jadi 1101,01(2) = 13,25(10)
c. Konversi Desimal ke Oktal

Contoh: 98(10) = ............(8)
12 dibagi 8 = 1 sisa 4 Dibaca dari bawah ke atas.
Jadi 98(10) = 142(8)
d. Konversi Oktal ke Desimal

Contoh: 234(8) = ..............(10)
234(8) = 2x82 + 3x81 + 4x80
= 128 + 24 + 4
= 156(10)
Jadi 234(8) = 156(10)
e. Konversi Desimal ke Heksadesimal

Contoh: 1243(10) = ..............(16)
1243 dibagi 16 = 77 sisa 11 = B
77 dibagi 16 = 4 sisa 13 = D Dibaca dari bawah
4 dibagi 16 = 0 sisa 4 ke atas.
Jadi 1243(10) = 4DB(16)

f. Konversi Heksadesimal ke Desimal
Contoh: 2AC(16) = ..............(10)
2AC(16) = 2x163 + 10x162 + 12x160
= 512 + 160 + 1
= 684(10)
Jadi 2AC(16) = 684(10)
g. Axcess 3
Setiap Digit di Tambah 3 (Tiga)
Contoh: 422(10) = .................(AX-3)
422(10) = 0100 0010 0010
0011 0011 0011 +
0111 0101 0101
7 5 5
Jadi 422(10) = 755(AX-3)
h. Grey to Biner
Contoh: 1101(Grey) = ...................... (2)
1101(Grey) = 1 1 0 1
1 0 0 1
Jadi 1101(Grey) = 1001(2)
i. Biner to Grey
Contoh: 1001(2) = ....................(Grey)
1001(2) = 1 0 0 1
1 1 0 1
Jadi 1001(2) = 1101(Grey)

j. Operasi Aritmatika Digital
Penjumlahan Biner
Penjumlahan Biner serupa dengan penjumlahan pada bilangan desimal.
Dua bilangan yang akan dijumlahkan disusun secara vertikal dan digit-digit
yang mempunyai signifikasi sama ditempatkan pada kolom yang sama. Digit –
digit Ini kemudian dijumlahkan dan jika dijumlahkan lebih besar dari bilangan
basisnya (10 untuk desimal dan 2 untuk biner), maka ada bilangan yang
disimpan. Bilangan yang disimpan ini kemudian dijumlahkan dengan digit
disebelah kirinya, dan seterusnya. Dalam penjumlahan biner, pinyimpanan aka
terjadi jika jumlah dari dua digit yang dijumlahkan adalah 2. Operasi ilmu
hitung dengan bilangan biner juga mengikuti aturan yang berlaku untuk
bilangan desimal, bahkan lebih sederhana karena angka-angkanya yang
terlibat hanyalah 0 dan 1. Untuk mendapatkan aturan penambahan dalam
bilangan biner perlu dibahas empat kasus sederhana berikut:
1. Bila kosong ditambah dengan kosong, Hasilnya adalah kosong. Perwakilan

biner dalam hal ini adalah 0 + 0 = 0.
2. Bila kosong ditambah dengan 1 maka hasilnya adalah 1. Dengan bilangan
biner dapat dituliskan sebagai 0 + 1 =1.
3. Bila 1 ditambah dengan kosong, hasilnya 1. Setara biner untuk ini adalah
1 + 0 = 1.
4. Bila 1 ditambah dengan 1, Hasilnya adalah 2. Dengan menggunakan
bilangan biner,hal itu diwakili oleh 1 +1 = 10.
Jadi keempat kasus di atas dapat disimpulkan sebagai berikut:

0+0=0
0+1=1
1+0=1
1 + 1 = 10 (0 dengan simpanan 1)
untuk menjumlahkan bilangan yang lebih besar, simpanan untuk kolom

dengan urutan yang lebih tinggi dilakukan seperti hanya dengan bilangan
desimal biasa.

Contoh :
Jumlahkanlah bilangan biner 101 dengan 110.
Jawab 1011
110 + 101
Kolom pertama : 1 + 0 = 1 110
Kolom kedua : 0 + 1 = 1 101 +
Kolom ketiga : 1 + 1 = 10 (0 dengan simpanan 1) 1011
Pengurangan Biner
Pada bagian ini hanya akan ditinjau pengurangan bilangan biner yang
memberikan hasil positif. Dalam hal ini, metode yang digunakan adalah sama
dengan metode yang digunakan untuk pengurangan pada bilangan desimal.
Dlam pengurangan bilangan biner jika perlu dipinjam 1 dari kolom disebelah
kirinya, yaitu kolom yang mempunyai derajat lebih tinggi.
Untuk mengurangkan bilangan biner, ditinjau terlebih dahulu empat kasus

berikut:
0-0 =0
1-0 =1
1-1 =0
10 - 1 = 1
Hasil terakhir itu mewakili 2 – 1 = 1. Dalam operasi pengurangan tersebut,

seperti halnya dengan pengurangan bilangan desimal, dilakukan kolom demi
kolom. Bila perlu dilakukan Peminjaman dari kolom dengan urutan yang lebih
tinggi.
Contoh :
Hitunglah 110 dikurangi dengan 101.
Jawab
110
101 -
001
Kolom Pertama : 10 – 1 = 1 (setelah meminjam)
Kolom kedua : 0 – 0 = 0 (setelah dipinjamkan)
Kolom ketiga :1–1 =0

Perkalian Biner
Perkalian pada bilangan biner mempunyai aturan sebagai berikut :
0x0=0
0x1=0
1x0=0
1x1=1
Perkalian bilangan biner dapat dilakukan seperti pada perkalian bilangan
desimal. Sebagai contoh, untuk mengalikan 1110(2) = 14(10) dengan
1101(2) = 13(10) langkah-langkah yang harus ditempuh adalah
Biner Desimal
1110 14
1101 13
-----------x ----x
1110 42
0000 14
1110 -------- +
1110 182
--------------------+
10110110
Perkalian juga bisa dilakukan dengan menambahkan bilangan yang dikalikan

ke bilangan itu sendiri sebanyak bilangan pengali.
Contoh di atas, hasilnya akan sama dengan jika kita menambahkan 111(2) ke
bilangan itu sendiri sebanyak 1101atau 13 kali.
Pembagian Biner
Pembagian pada sistem bilangan biner dapat dilakukan sama seperti
contoh pembagian sistem bilangan desimal. Sebagai contoh, untuk membagi
110011 (disebut bilangan yang dibagi) dengan 1001 (disebut pembagi),
langkah-langkah berikut yang perlu dilakukan.
Hasil 101
----------------
1001 / 110011
/ 1001
------------------ -
001111
1001
------------ -
sisa 110

Sehingga hasilnya adalah 101(2)dan sisa pembagian
adalah110(2).Pembagian bisa juga dilakukan dengan cara
menjumlahkansecara berulang kali dengan bilangan pembagi denganbilangan
itu sendiri sampai jumlahnya sama denganbilangan yang dibagi atau setelah
sisa pembagian yangdiperoleh lebih kecil dari bilangan pembagi.
k. Konversi Bilangan BCD (Binary Code Decimal).
Sistem desimal disandi secara biner atau BCD (Binary Coded Decimal =
bilangan desimal terkode bilangan biner) digunakan untuk menyatakan setiap 10
angka desimal sebagai kode 4-bit. Kode ini sangat berguna untuk outputing bagi
display yang selalu menggunakan numerik atau angka (0 sampai 9), demikian juga
angka seperti yang ada pada jam digital atau voltmeter digital.
Bentuk sebuah angka BCD, secara sederhana mengubah setiap angka desimal
ke bentuk kode biner 4-bit. Bilangan BCD sangat berguna jika informasi data
desimal hendak disalurkan ke dalam atau ke luar dari sebuah sistem digital. Sebagai
contoh, rangkaian dalam kalkulator saku dapat mengolah bilangan BCD. Dengan
memasukan bilangan desimal melalui papan tombol kalkulator, akan diperoleh
jawaban terbentuk bilangan desimal pada penampang –penampil LED dan LCD.
Contoh lain aplikasi BCD adalah pencacah elektronik, multimeter digital, dan jam
digital. Semu rangkaian tersebut bekerja pada sistem BCD.
Contoh :
Ubahlah bilangan desimal 6 7 8 ke dalam BCD.
Penyelesaian :
6 7 8
0110 0111 1000 => 0110 0111 1000 BCD
Ubahlah BCD ke dalam bentuk desimal, menggunakan kebalikan proses di atas.

0110 0111 1000

6 7 8 => 678(10)
Tabel Konversi Bilangan
4. Gerbang Logika
Gerbang Logika adalah Suatu rangkaian logika dengan satu keluaran dan satu atau
beberapa masukan ; sinyal keluaran hanya terjadi untuk kombinasi– kombinasi sinyal
masukan tertentu (logiika 0 atau logika 1).
4.1. Gerbang Dasar
Gerbang dasar terdiri dari : AND, OR, NOT
A. AND: Disebut dengan perkalian logika dengan symbol tanda perkalian titik
atau dibaca dot.
Simbol Gerbang AND

Truth Table Gerbang AND

A B Y=A.B
0 0 0
0 1 0
1 0 0
1 1 1
KET : Output akan berlogika 1 jika semua inputan berlogika 1 atau output akan
berlogika 0 jika salah satu inputan berlogika 0.
B. OR : Disebut dengan penjumlahan logika dengan symbol tanda plus.
Simbol Gerbang OR
Truth Table Gerbang OR A B Y=A+B

0 0 0
0 1 1
1 0 1
1 1 1

KET : Output akan berlogika 1 jika salah satu inputan berlogika 1 atau output
akan berlogika 0 jika semua inputan berlogika 0.
C. NOT : Disebut komplementasi logika atau inversi.
A Y = A'
0 1
1 0
4.2 Gerbang Turunan

Gerbang Turunan adalah gerbang logika yang terbentuk dari gerbang dasar.
Gerbang turunan terdiri dari : NAND, NOR, EXOR, EXNOR.
A. NAND : Not – And ; AND gate di ikuti oleh sebuah inverter. Artinya
melakukan operasi AND atas masukannya dan kemudian melakukan operasi
NOT pada hasil operasi AND.
Simbol Gerbang NAND

KET : Output akan berlogika 0 jika

semua inputan berlogika 1.
B. NOR : NOT – OR ; OR gate di ikuti oleh sebuah inverter. Artinya

melakukan operasi AND atas masukannya dan kemudian melakukan operasi
NOT pada hasil operasi AND.
Simbol Gerbang NOR
KET : Output akan berlogika 1

jika semua inputan berlogika 0.
C. EXOR : Disebut gerbang logika parity ganjil, output akan berlogika 1 jika
inputan berjumlah ganjil.
Simbol Gerbang EXOR

D. EXNOR : Disebut gerbang logika parity genap, output akan berlogika 1 jika
inputan berjumlah genap.
Simbol Gerbang EXNOR
5. Penyederhanaan Logika
5.1. Aljabar Boolean
Hukum aljabar boole pada dasarnya tak jauh berbeda dengan aljabar biasa.
Beberapa dasar aljabar boole memiliki sifat yang sama dengan aljabar biasa,
contohnya adalah kepemilikannya atas sifat komutatif, asosiatif, dan distributif.
Namun demikian, dalam beberapa hal aljabar boole memiliki perbedaan dengn aljabar
biasa. Perbedaan inilah yang membuat aljabar Boole sangat ini berguna dalam
perancangan teknik digital, misalnya dalam melakukan penyederhanaan rangkaian
logika yang rumit dan kompleks menjadi rangkaian logika yang lebih sederhana, agar
biaya produksi dapat menjadi jauh lebih murah.

(1) A’’ = A (6) A + A= A
(2) A . 1 = A (7) A + 0 = A
(3) A’ . A = 0 (8) A + A’ = 1
(4) A . A = A (9) A + 1= 1
(5) A . 0 = 0
(10) A . (B + C) = A . B + A . C
(11) A + B . C = (A + B) . (A + C)
(12) (A.B)’ = A’ + B’ => Hukum De Morgan
(13) (A + B)’ = A’ . B’ => Hukum De Morgan
(14) A . (B . C) = (A . B) . C => Hukum Asosiatif
(15) A + (B + C) = (A + B) + C => Hukum Asosiatif
(16) A . (A’+C) = A . C => Sifat Absorpsi
(17) A + A’ . C = A + C => Sifat Absorpsi
(18) A + A . B = A => Sifat Absorpsi
(19) A . (A + B) = A => Sifat Absorpsi
Hukum-hukum Aljabar Boolean

1. Hukum identitas: 2. Hukum idempoten:
(i) a + 0 = a (i) a + a = a
(ii) a  1 = a (ii) a  a = a
3. Hukum komplemen: 4. Hukum dominansi:

(i) a + a’ = 1 (i) a  0 = 0
(ii) aa’ = 0 (ii) a + 1 = 1
5. Hukum involusi: 6. Hukum penyerapan:

(i) (a’)’ = a (i) a + ab = a
(ii) a(a + b) = a
7. Hukum komutatif: 8. Hukum asosiatif:

(i) a + b = b + a (i) a + (b + c) = (a + b) + c
(ii) ab = ba (ii) a (b c) = (a b) c
9. Hukum distributif: 10. Hukum De Morgan:

(i) a + (b c) = (a + b) (a + c) (i) (a + b)’ = a’b’
(ii) a (b + c) = a b + a c (ii) (ab)’ = a’ + b’
11. Hukum 0/1

(i) 0’ = 1
(ii) 1’ = 0

5.2. Karnaugh Map (K-MAP)
Kelebihan dari aljabar Boole dan teorema De Morgan dapat digunakan
untuk menyederhanakan suatu rangkaian digital yang rumit. Metode penyederhanaan
dengan menggunakan peta karnaugh sangat penting untuk mereduksi harga rangkaian,
ukuran fisik, dan menelusuri kesalahan gerbang-gerbang logika dan sebagainya.
Sebuah peta Karnaugh adalah sebuah metode penyederhanaan secara geografis berupa
table kebenaran yang menunjukkan level keluaran dari persamaan Boole untuk setiap
kemungkinan masukan variable kombinasi yang dikehendaki. Setiap level keluaran
ditempatkan pada sel atau sel kotak dari peta Karnaugh. Keluaran yang dikehendaki
ditandai dengan 1. Sisanya ditandai dengan 0.
Penyederhanaan dengan Karnaugh map ada tiga bagian : Oktet, Kuad dan
Pasangan. Diutamakan yang terbesar dahulu.
Contoh bentuk K – Map dengan berbagai jumlah inputan :
K – Map dua masukan K – Map tiga masukan
A’ A A' B' A' B AB A B'

B’ C'
B C
K – Map empat masukan

A' B' A' B AB A B'
C' D'
C' D
C D
C D'
Contoh soal untuk penyederhanaan K – Map :

1. Y = ABCD + ABC’D + ABCD’ + AB’CD + ABC’D’ + AB’CD’
Dit :
a. Buat tabel K – Map
b. Cari Output Y nya

Jawab :
a.
b. Y = AB + AC
2. Y = A’BC’ + ABC’ + ABC

Jawab
a.
A' B' A' B AB A B'
C' 0 1 1 0
C 0 0 1 0
b. Y = BC’ + AB
3. Y = A’B’ + A’B

Jawab
a. A’ A
B’ 1 0
B 1 0
b. Y = BC’ + AB

MATERI PERCOBAAN 3
Decoder , Encoder, dan Multiplexer
1.1 DECODER
14 13 12 11 10 9 8 14 13 12 11 10 9 8
Vcc Vcc
Gn d Gn d
1 2 3 4 5 6 7 1 2 3 4 5 6 7
IC74LS04 IC74LS08
Gambar 1.1 Skematik IC untuk Rangkaian Decoder
Decoder adalah nama yang diberikan kelompok rangkaian yang menyerap informasi
berguna bagi isyarat yang dikodekan atau mengubah isyarat dari suatu bentuk pengkodean ke
bentuk pengkodean yang lain. Proses pengubahannya disebut Decoding. Pada hakekatnya,
decoder berfungsi sebagai penterjemah sandi yang telah disandikan oleh piranti encoder.
Pada bagian masukan dari Decoder terdapat lebih dari satu jalur (tunggal) yang aktif.
Sedangkan bagian keluarannya yang aktif satu-satu saja. Tetapi bagian masukan ini harus
berupa bilangan biner. Jadi pada hakekatnya, bagian masukan dari decoder adalah system
bilangan biner yang hanya dimengerti oleh mesin digital atau computer,sedangkan bagian
keluaran dari decoder biasanya menggunakan kode dengan sistem bilangan yang biasa
digunakan dalam kehidupan sehari-hari. Pada bagian keluaran decoder inilah hasil yang
diproses pada dasarnya sama dengan bagian masukan encoder, karena encoder dan decoder
(disingkat Endec) berfungsi untuk menyandikan suatu isyarat atau pola yang menggunakan
system analog, kemudian dibuat sandi digitalnya untuk diolah, disimpan, atau dikirim.
Sesudah itu isyarat akan dikembalikan lagi menjadi isyarat atau pola analog yang segambar
atau serupa. Isyarat yang diproses Endec dapat berupa isyarat analog, digital, atau komposit.
Decoder hampir mirip dengan Multiplekser, hanya saja pada Decoder tidak mempunyai data
input seperti Multiplekser. Decoder hanya mempunyai input Kontrol Bits dimana akan
menghasilkan satu keluaran yang aktif. Decoder yang mempunyai n input akan menghasilkan
2n keluaran dengan satu keluaran yang aktif.

B A
IC1 = 74LS04
1 3 IC2 = 74LS08
IC1 IC1
2 4
1
IC2 3 Y0
2
4
IC2 6 Y1
5
9
IC2 8 Y2
10
12
IC2 11 Y3
13
Rangkaian Decoder 2 to 4
1.2 ENCODER
14 13 12 11 10 9 8
Vcc
Gn d
1 2 3 4 5 6 7
IC74LS32
Gambar 1.2 Data Sheet IC Rangkaian Encoder
Piranti encoder atau piranti penyandi (pengkode), pertama kali digunakan dalam
system kendali digital, bidang telekomunikasi digital, militer, alat-alat keamanan, dan lain-
lain. Sekarang encoder banyak ditemukan dalam kehidupan modern yang penuh fasilitas
kenyamanan. Contohnya pada tombol telepon digital atau seluler, timer alat pemasak, atau
timer microwave, remote control television, keyboard computer, kode bergraph pada barang
yang dibeli di swalayan dan supermarket. Biasanya, dalam kehidupan sehari-hari ,Encoder
Desimal ke biner adalah jenis yang paling banyak digunakan.
Encoder adalah suatu piranti yang dapat mengubah suatu sistem ( bilangan desimal,
contohnya) yang terdapat pada bagian masukan , menjadi system bilangan biner yang
terdapat ada bagian keluarannya. Proses pengubahannya disebut encoding (penyandian atau
pengkodean). Pada bagian masukan dari encoder hanya terdapat satu jalur (tunggal) yang

aktif dapat lebih dari satu, tetapi bagian keluaran ini harus berupa system bilangan biner.
Pada hakekatnya, bagian masukan dari encoder biasanya berupa kode dengan dengan system
bilangan biner yang hanya dimengerti oleh mesin digital atau computer.
S0
S1
S2
S3
S4
S5
S6
12 13 9 10 12 13
IC1 IC1 IC2
IC1 ; IC2 = 11 8 11
74LS32
1 2 4 5 1 2
IC1 IC1 IC2
3 6 3
Y2 Y1 Y0
Rangkaian Encoder 1 - 6
1.2.1 Prinsip Kerja IC Encoder

Pertama-tama , generator sinyal akan mengaktifkan pemindai atau scanner terhadap fungsi
tombol-tombol pada keyboard. Jika misalnya tombol fungsi power on-off yang ditekan ,
maka sandi fungsi tombol power on-ff akan dibuat oleh key in encoder. Setelah itu akan
diubah menjadi sederatan instruksi oleh Instruction Decoder, dengan basis waktu tertentu.
Proses penyandian inilah yang disebut dengan system dinamik. System encoder dinamiknya
dijalankan dengan cara memindai atau menscan sandi yang dipilih, sebanyak ribuan kali
dalam 1 detik.
Setelah ini data dimodulasi untuk dikirimkan atau ditransmisikan, setelah dimodulasi
kemudian data dikirimkan melalui penyangga (buffer) keluaran.
Isyarat pulsa yang telah disandi (encoded), ditransmisikan dalam bentuk pulsa-pulsa sinar
Inframerah (Infra Red). Sinar infra red di hasilkan oleh diode IR2 dan IR2, transistor NPN
2SD 545 berfungsi sebagai penguat arus supaya sinar yang dipancarkan dapat mencapai jarak
yan jauh.

Sinar infra merah ini kemudian akan diterima oleh foto diode yang mampu bekerja dengan
kecepatan switching hingg lebih dri mikro detik. Setelah diterima oleh fotodioada akan
diteruskan ke penguat awal (pre-amp) karena kasih sangat lemah. Dari penguat wal ini
kemudian pulsa diumpankan ke sebuah penguat operasional (op-amp).
Seringkali, pulsa-pulsa cahaya di dalam perambatannya mengalami efek fading menyebabkan
tegangan isyarat yang diterima tak stabil harganya. Untuk mengatasi masalah ini maka
ditambahkanlah rangkaian penguat otomatis sederhana. Setelah memasuki rangkaian AGC,
pulsa-pulsa kemudian dimasukan ke bagian penerima IC decoder. Di dalam penerima
tersebut pulsa-pulsa akan diproses akan disalurkan. Contohnya adalah remote tv.
Gambar 1.3 Remote TV
1.3 BCD TO SEVEN SEGMENT
1 B Vcc 16
2 C f 15
3 LT g 14
4 B I/RB O a 13
5 RB I b 12
6 D c 11
7 A d 10
8 G nd e 9
IC 7447 / 247
Gambar 1.4 Data Sheet IC Rangkaian BCD
Sistem bilangan disandi secara biner atau BCD (binary coded decimal) digunakan
untuk menyatakan setiap 10 angka decimal sebagai kode 4-bit. Kode ini sangat berguna untuk
outputing bagi display yang selalu menggunakan numerik atau angka (0 sampai 9), demikian
juga angka seperti yang ada pada jam digital atau voltmeter digital. Bentuk sebuah angka
BCD, secara sederhana mengubah setip angka desimal ke bentuk kode biner 4-bit.

1.4 MULTIPLEKSER
14 13 12 11 10 9 8 14 13 12 11 10 9 8 14 13 12 11 10 9 8
Vcc Vcc Vcc
Gn d Gnd Gn d
1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7
IC74LS04 IC74LS11 IC74LS32
Gambar 1.5 Data Sheet IC Rangkaian Multiplekser
Multiplekser adalah rangkaian yang memiliki banyak masukan tetapi hanya

mempunyai satu keluaran. Dengan menggunakan sinyal-sinyal kendali kita dapat mengatur
penyaluran masukkan tertentu kepada keluarannya. Sinyal kendali ini akan mengatur bagian
mana atau alamat (address) mana akan diaktifkan atau dipilih Oleh karena itu Multiplekser
dapat dikatakan IC yang bertindak sebagai saklar selektor besar. IC-IC ini diperoleh dengan
isi selektor 4 ke 1, 8 ke 1 dan 16 ke 1 saluran. Piranti-piranti yang tersedia dipasaran berupa
kemasan chip IC yang praktis. Salah satunya adalah IC TTL 74150. IC Multiplekser ini
memiliki 24 pin. Seperti gambar dibawah ini :
Gambar 1.6 Skematik IC 74150
Dalam gambar diatas terliaht IC tersebut memiliki 16 masukan jalur data digital, yaitu
dari E0 sampai E15, 4 buah sinyal kendali pengalamtan, yaitu dari E0 sampai E3, sebuah
jalur keluaran Y, sebuah sinyal kendali E (enable) atau pengaktifan IC, yang bekerja dalam
mode aktif rendah. Jadi supaya IC ini bekerja, pin 9 tersebut harus dihunbungkan ke ground
(dalam keadaan 0). Pin sisanya adalah untuk catu daya +5 Volt dan 0 volt.

S1 S0
IC1 = 74LS04
1 3 IC2 ; IC3 = 74LS11
IC1 IC1
IC3 = 74LS32
2 4
1
2 IC2 12
13
D0 1
IC4 3
3 2
4 IC2 6
D1 5 9
IC4 8
Y
9 10
10 IC2 8
D2 11 4
IC4 6
1 5
2 IC3 12
D3 13
Rangkaian Multiplekser
1.4 DEMULTIPLEKSER
14 13 12 11 10 9 8 14 13 12 11 10 9 8
Vcc Vcc
Gn d Gnd
1 2 3 4 5 6 7 1 2 3 4 5 6 7
IC74LS04 IC74LS11
Demultiplekser adalah Rangkaian digital yang mempunyai satu line input dan
mempunyai beberapa line output. Demultiplekser sering disingkat DE-MUX atau DE-MPX.
Dengan menggunakan sinyal kendali, kita dapat mengatur penyaluran masukan tertentu pada
keluarannya. Sinyal ini akan mengatur bagian mana atau alamat (address) mana yang akan
diaktifkan atau dipilih.
Rangkaian Demultiplekser

MATERI PERCOBAAN 4
Aritmatika Digital dan Comparator
Unit aritmatika dan logika merupakan bagian pengolah bilangan dari sebuah
komputer. Ini berarti bagian tersebut bukan hanya melakukan operasi-operasi aritmatika,
tetapi juga melaksanakan operasi logika (OR, AND, NOT dan sebagainya). Pada percobaan
ini akan dibahas tentang operasi penjumlahan dan pengurangan pada bilangan-bilangan
biner.
Dalam menjumlahkan suatu bilangan pada umumnya dimulai dengan menjumlahkan

digit yang disebelah kanan, yaitu digit yang mempunyai bobot yang paling kecil (LSB)
dilanjutkan dengan menjumlahkan kolom berikutnya dengan memperhatikan apakah ada
nilai pindahan (carry) yang harus dijumlahkan. Dalam rangkaian logika cara penjumlahan
ini sering disebut ADDER (penjumlahan). Adapun fungsinya adalah untuk menjumlahkan,
mengurangi, mengali, dan membagi angka-angka biner dimana dalam pelaksanaannya dapat
dianggap sebagai cara penjumlahan. Berdasarkan penggunaannya ADDER dapat dibagi
menjadi :
2.1 HALF ADDER
Half Adder merupakan rangkaian elekronik yang bekerja melakukan perhitungan

penjumlahan dari dua buah bilangan binary, yang masing-masing terdiri dari satu
bit.Rangkaian ini memiliki dua input dan dua buah output, salah satu outputnya dipakai
sebagai tempat nilai pindahan dan yang lain sebagai hasil dari penjumlahan.
Rangkaian ini bisa dibangun dengan menggunakan IC 7400 dan IC 7408. Seperti
yang terlihat pada gambar dibawah ini, rangkaian half adder merupakan gabungan beberapa
gerbang NAND dan satu gerbang AND. Karakter utama sebuah gerbang NAND dalah bahwa
ia membalikkan hasil dari sebuah gerbang AND yang karakternya hanya akan menghasilkan
nilai satu ketika kedua inputnya bernilai satu, jadi gerbang NAND hanya akan menghasilkan
nilai nol ketika semua inputnya bernilai satu.

Ketika salah satu atau lebih input bernilai nol maka keluaran pada gerbang NAND
pertama akan bernilai satu. Karenanya kemudian input di gerbang kedua dan ketiga akan
bernilai satu dan mendapat input lain yang salah satunya bernilai nol sehingga PASTI
gerbang NAND yang masukannya nol tadi menghasilkan nilai satu. Sedangkan gerbang lain
akan benilai nol karena mendapat input satu dan satu maka keluaran di gerbang NAND
terakhir akan bernilai satu, karena salah satu inputnya bernilai nol.
Untuk menghitung carry digunakan sebuah gerbang AND yang karakter utamanya
adalah bahwa iahanya akan menghasilkan nilai satu ketika kedua masukannya bernilai satu.
Jadi carry satu hanya akan dihasilkan dari penjumlahan dua digit bilangan biner sama-sama
bernilai satu, yang dalam penjumlahan utamanya akan menghasilkan nilai nol.
2.2 FULL ADDER
14 13 12 11 10 9 8 14 13 12 11 10 9 8 14 13 12 11 10 9 8
Vcc Vcc Vcc
Gn d Gn d Gnd
1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7
IC74LS86 IC74LS08 IC74LS32
Gambar 2.1 Data Sheet IC Rangkaian Full Adder
Full Adder merupakan rangkaian elektronika yang menjumlahkan dua bilangan yang
telah dikonversikan menjadi bilangan-bilangan biner. Masing-masing bit pada posisi yang
sama saling dijumlahkan. Full adder sebagai penjumlahan pada bit-bit selain yang terendah.
Full adder menjumlahkan dua bit input ditambah dengan nilai carry-out dari penjumlahan bit
sebelumnya. Output dari full adder adalah hasil penjumlahan (sum) dan bit
kelebihannya(carry out).
Seperti halnya dengan rangkaian ADDER, maka perhitungan yang dilakukan oleh
rangkaian dasar pengurang dapat dilakukan secara langsung, artinya dilakukan dimulai dari
digit yang disebelah kanan dilanjutkan dengan pengurangan dari kolom berikutnya dengan
memperhatikan apakah ada nilai pinjaman (borrow) yang harus dikurangkan dan kalau
mungkin ada selisihnya (difference). Dalam rangkaian logika cara pengurangan seperti ini
disebut SUBTRACTOR. Berdasarkan penggunaannya SUBTRACTOR dapat dibagi atas :

2.3 HALF SUBTRACTOR
Half Subtractor adalah rangkaian pengurangan system bilangan biner yang paling
sederhana, karena hanya dapat digunakan untuk operasi pengurangan data bilangan biner 1
bit saja.Half subtractor memiliki 2 terminal input untuk 2 variabel bilangan biner dan 2
terminal output, yaitu SUMMARY OUTPUT (SUM) dan BORROW OUTPUT (BORROW).
Persamaan logika dari Half Subtractor adalah :
SUM = A.B' + A'.B
BORROW = A'.B
2.4 FULL SUBTRACTOR

14 13 12 11 10 9 8 14 13 12 11 10 9 8 14 13 12 11 10 9 8 14 13 12 11 10 9 8
Vcc Vcc Vcc Vcc
Gn d Gnd Gnd Gnd

1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7
IC74LS04 IC74LS86 IC74LS08 IC74LS32
Gambar 2.2 Data Sheet IC Rangkaian Full Adder
Full Subtractor adalah rangkaian yang digunakan untuk mengurangkan bilangan-

bilangan biner yang lebih dari 1 bit.Masing-masing bit pada posisi yang sama saling
dikurangkan. Full Subtractor mengurangkan dua bit input dan nilai Borrow-Out dari
pengurangan bit sebelumnya Output dari Full Subtractor adalah hasil pengurangan (Remain)
dan bit pinjamannya (borrow-out).Jika setiap elemen yang dihubungkan salah satu ada yang
Benar/(1) maka pernyataan pada percobaan Rangakaian Full Subtractor r ini menunjukan
pernyataan Benar/(1).
Skema Pengkabelan Rangkaian Full Subtractor

2.5 COMPARATOR
14 13 12 11 10 9 8 14 13 12 11 10 9 8 14 13 12 11 10 9 8 14 13 12 11 10 9 8
14 13 12 11 10 9 8
Vcc Vcc Vcc Vcc Vcc
Gn d Gnd Gnd Gnd Gnd

1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7
IC74LS04 IC74LS86 IC74LS08 IC74LS11 IC74LS32
Gambar 2.3 Data Sheet IC Rangkaian Comparator
Untuk membandingkan 2 buah bilangan digunakan comparator. Comparator adalah

suatu rangkaian yang dapat membandingkan suatu kondisi ligika.Comparator tersebut
digunakan untuk membandingkan 2 buah bilangan apakah lebih besar ( > ), lebih kecil ( < ),
atau sama dengan ( =).Untuk membuat identitas comparator dapat diapakai gerbang logika
XOR atau XNOR biasa, sedangkan untuk magnitude comparator diperlukan desain
menggunakan table kebenaran.

MATERI PERCOBAAN 5
Flip-Flop
Banyak orang bertanya-tanya, mengapa sebuah komputer dapat menyimpan suatu

data atau informasi? Mengapa suatu kejadian dapat direkam dan diulangi kembali pada suatu
waktu, bahkan bias dibentuk dan ditata kembali atau dirakayasa?.
Gerbang logika hanya mampu mengubah sinyal keluaran sajalan dengan sinyal
masukan. Bagaimana bentuk ragam gelombang dari seperubahan sinyal tersebut tergantung
pada rangkaian logikanya. Prinsip dasar dari rangkaian-rangkaian gerbang logika dasar dan
kombinasional adalah perubahan keadaan level keluaran tergantung dari keadaan masukan,
untuk setiap saat dari waktu ke waktu. Jika setiap keadaan masukan berubah maka gerbang
logika akan merubah keadaannya, sehingga keluaran juga berubah keadaannya saat itu juga.
Jadi rangkaian gerbang logika hany berfungsi menyiapkan suatu operasi logic dan
memutuskan suatu operasi logika tersebut, kemudian hasilnya dinyatakan pada keluaran.
Dengan menggunakan gabungan gerbang-gerbang logika menjadi suau gerbang

logika kombinasional, dan kemudian diumpan balikkan, kita dapat membangun suatu
rangkaian logika yang dapat menyimpan data. Rangkaian logika inilah yang disebut dengan
piranti atau rangkain flip-flop. Suatu rangkaian penyimpanan terdiri dari bagian unit memori-
memori. Bagian memori yang terkecil dan dasar disebut dengan sel-sel memori atau elemen
memori. Sel-sel memori inilah nantinya akan membentuk suatu susunan rangkian logika yang
dapat menyimpan. Tiap elemen mampu menyimpan 1 bit data biner, yang dinyatakan dalam
system biner yaitu 0 dan 1. Tiap elemen terdiri dari sebuah rangkaian logika yang berupa flip-
flop. Flip-flop merupakan elemen terkecil yang dapat menyimpan data sebesar 1 bit, yaitu 1
dan 0. Flip-flop merupakan piranti yang memiliki dua keadaan stabil. Piranti ini akan
bertahan pada salah satu dari keadaan itu sampai ada pemicu yang membuatnya berganti
keadaan.
Salah satu rangkaian logika yang sangat bermanfaat yaitu rangkaian logika sekuensial
yang diinterkoneksikan untuk penyimpanan, pewaktu, perhitungan dan pengurutan. Bentuk
dasar dari rangkaian logika sekuensial adalah rangkaian flip-flop yang dirangkai dari gerbang
logika seperti NAND dan AND.
Nama lain dari flip-flop adalah multivibrator bistabil, dimana keluarannya adalah
suatu tegangan rendah (0) atau tinggi (1). Keluaran ini tetap rendah atau tinggi selama belum
ada masukkan yang merubah keadaan tersebut. Rangkaian yang bersangkutan harus di-drive

(dikendalikan) oleh satu masukkan yang disebut pemicu (trigger). Keadaan tersebut akan
berubah kembali bila ada masukkan pemicu lagi. Istilah ultivibrator bistabil biasanya
diungkapkan dalam membhas prinsip kerja rangkaian dasar, ungkapan ini memang lebih
bersifat teknis. Sedangkan istilah flip-flop jika kita membicarakan secara umum dan
keseluruhan, dn diungkapkan ini lebih praktis , sebab kata flip-flop lebih identik dengan
lampu yang menyala berkedip-kedip, hidup-padam-hidup-padam, secara bergantian.
Sesungguhnya multivibrator dan flip-flop memiliki prinsip kerjanya sama.
Suatu bagian memori yang sesunggunhnya seperti yang dipakai pada computer
pribadi (personal computer atau PC) terdiri dari beberapa sampai ribuan bahkan lebih
rangkaian logika flip-flop. Bukan hanya itu saja, bagian penyimpanan tersebut dilengkapi
dengan pengalamatan (addressing), sinyal kendali(control signal) dan sinyal pendetak atau
denyut (clock signal). Semunya itu dikemas dalam satu chip IC.
Berdasarkan cara penyimpanannya flip-flop dapat digolongkan atas :
 RS Flip-flop
 JK Flip-flop
 D Flip-flop
 T Flip-flop
3.1 RS FLIP-FLOP
Kebanyakan flip-flop dasar di sebut flip-flop RS. Flip-flop ini mempunyai 2 masukan
yang di beri label dengan set (S) dan reset (R), flip-flop RS mempunyai masukan rendah aktif
pada masukan S dan R. Tidak seperti gerbang logika, flip-flop mempuyai 2 komplementer,
keluaran tersebut di beri label Q dan Q’, keluaran Q di anggap merupakan keluaran normal
dan paling sering di gunakan. Keluaran lain Q merupakan merupakan komplemen dari
keluaran Q dan di sebut juga keluaran komplementer. Pada kondisi normal, keluaran-
keluaran ini selalu merupakan komplementer, dengan demikian bila Q = 1 maka Q’ = 0, atau
bila Q = 0 maka Q’ = 1 .
S
1 Q
2 Q
R

3.1 RS Flip-flop dengan Gerbang NAND
3.1 Tabel RS Flip-flop

Masukan Keluaran
Mode
S R Q Q’
Operasi
Larangan 0 0 1 1
Set 0 1 1 0
Reset 1 0 0 1
Tetap 1 1 Tidak berubah
Gambar Flip – flop RS di rangkaikan dari dua gerbang NAND seperti di atas, karakteristik
yang ada dari keluaran satu gerbang NAND ke masukan gerbang lainnya. Sama halnya
dengan gerbang logika, tabel kebenaran merupakan penentuan operasi RS flip-flop ini. Baris
1 pada tabel kebenaran itu di sebut keadaan terlarang dalam arti bahwa keadaan tersebut
memungkinkan kedua keluaran menjadi 1 atau tinggi, kondisi ini tidak di gunakan pada flip-
flop RS. Baris 2 pada tabel tersebut menunjukkan kondisi set dari flip-flop. Di sini, level
rendah atau logika 0 mengaktifkan masukan set (S). Logika 0 ini mengeset keluaran Q
normal menjadi tinggi atau 1, seperti di tunjukkan pada tabel kebenaran. Kemudian kondisi
set ini akan terlihat bila menganalisa gambar rangkaian RS flip-flop dengan gerbang NAND.
Logika 0 pada gerbang 1 membangkitkan 1 pada keluaran. Logika 1 ini di masukkan kembali
ke gerbang 2, sekarang gerbang 2 mempunyai dua logika 1 yang di masukkan pada
masukannya, sehingga mendorong keluaran menjadi 0. Maka keluaran Q’ menjadi 0 atau
rendah, kemudian baris 3 pada tabel merupakan kondisi reset. Level rendah atau logika 0
mengaktifkan masukan reset tersebut. Hal ini akan mereset keluaran normal Q menjadi 0.
Kemudian baris ke 4 dari tabel tersebut menunjukkan kondisi tak terbuka atau tetap dari flip-
flop RS, keluaran masih tetap seperti keadaan sebelum terjadi kondisi tetap. Jadi tidak
terdapat perubahan keluaran dari keadaan sebelumnya.
Bisa di simpulkan, bila tabel kebenaran di atas yang menunjukkan kondisi set, hal ini
berarti pengesetan keluaran Q menjadi 1. Begitu pula, kondisi reset berarti di reset dan
keluaran Q menjadi 0. Dengan demikian berarti kondisi operasi menunjuk pada keluaran
normal dan bahwa keluaran komplementer (Q) adalah berlawanan dengan keluaran tersebut,

oleh karena itu fungsi flip-flop yang memegang data sementara, maka flip-flop di sebut
kancing RS.
R 0
s 0
Q 1
Q 0
Diagram Waktu RS Flip-Flop
3.2 D (DELAY FLIP-FLOP)

Dengan melakukan perubahan (modifikasi) pada flip-flop SR maka didapatlah suatu
jenis flip-flop yang baru yaitu: D flip-flop atau lebih dikenal dengan Penahan D (D Latch.
Huruf D adalah singkatan dari Data, atau bias disebut Delayed(ditunda). Prinsip kerja kerja
penahan D jenis ini juga tak kalah sederhan. Isyarat-isyarat digital yang masuk pada D akan
dibagi menjadi dua jalur. Jalur pertama melewati gerbang inverter kemudian melewati
gerbang NAND (OR kedua masukan dibalik) yang berada dibagian atas, yaitu melewati
RESET. Sedangkan jlaur yang kedua langsung menuju ke gerbang NAND (ekivalen kedua
masukan dibalik) yang dibagian bawah yaitu SET.
Penahan D ini sama sekali tidak menggunakan sinyal kendali apapun atau sinyal detak
(clock) sekalipun. Rangkaian akan berada dalam keadaan SET dan RESET dengan sendirinya
sejalan dengan sinyal yang masuk pada D, yaitu 0 dan 1. Jadi jika sinyalmasukan 0 maka
keluaran Q akan tetap 0. Jika sinyal masukan 1 maka keluaran Q juga akan tetap 1. Flip-flop
ini jarang sekali dipakai, baik dalam pemakaian secara umum maupun pada system digital
atau computer praktis.
Adapun prinsip kerja penahan flip-flop D diuraikan sebagai berikut:
1. Flip-flop bekerja sebagai penahan data.
a. Penahan D menyimpan data 1
Pertama-tama akan mencoba menguji penahan D yang dapat berfungsi sebagai

panahan data (deretan pulsa biner). Jika pada penahan D masukan enable dalam keadaaan
0(atau rendah)maka isyarat yang masuk melalui masukan D akan ditahan, apapun isi isyarat

tersebut. Sedangkan data yang ada akan tetap tersimpan samapai masukan enable diubah
keadaannya menjadi 1 (tinggi).
Contoh pertama-tama masukan enable kita buat 1. Kemudian pada masukan D kita
beri isyarat logika 1 dan kita panjar terus. Sesudah itu, masukan enable diubah dari 1 menjadi
0. Sewaktu masukan enable = 1, data yang melalui masukan D akan dilewatkan penahanan D
sehingga Q juga akan sama dengan 1 dan jika enable berubah menjadi 0 maka data akan
ditahan (latched).Penahan D sekarang menyimpan data, maka jika kita masukan isyarat,
penahan D sama sekali tidak mau menyimpan.
b. Penahanan D menyimpan data 0
Pertama-tama masukan enable diberi sinyal logika 1. Kemudian pada masukan D

diberi isyarat 0. Sesudah itu, masukan enable diubah dari 1 menjadi. Sewaktu enable = 1, data
yang melalui D akan dilewatkan penahan D. Jika masukan enable kita ubah sinyal logika
menjadi 0 maka data akan ditahannya (latched), dan penahanan D sekarang menyimpan data
0. Jika sewaktu-waktu pada masukan D kita masukan isyarat, penahan D sama sekali tidak
mau menerimanya.
2. Flip-flop bekerja sebagai transparent data.
Jika masukan enable diberikan isyarat 1 secara terus menerus atau dipanjar, mak
keluarannya Q akan mengikuti (followa) perubahan masukan D dengan pasti. Dalam kata
lain, apapun isyarat yang masuk pada masukan D, penahanan D akan melewatkannya begitu
saja menujuu ke keluaran Q. sewaktu menjalankan penahanan D dalam bentuk (mode)
operasi ini, penahan D dikatakan transparan atau bersifat tembus cahaya.disebut demikian
karena penahan D seperti kaca bening yang tembus cahaya, apa yang ada di isi yang satu
akan tampak dibidang yang lainnya. Demikianlah prinsip kerja dari penahan data yang
dilengkapi di dengan masukan enable sebagaia kendali. Penahan D dapat dibangun menyusun
gerbang logika. Tetapi penahan D akan lebih cepat, mudah,dan praktis, jika kit menggunakan
rangkaian terpadu (atau IC) yang banyak dijual di pasaran (komersial). Dalam satu kemasan
chip terdapat beberapa penahan D dalam kedaan siap digunakan. Sedangkan kode IC adalah
IC TTL 7475. Setiap IC berisi 4 buah flip-flop D.

Sebuah masalah yang terjadi pada Flip-flop RS adalah saat keadaan R=1, S=1 harus
dihindarkan. Satu cara untuk mengatasinya adalah dengan mengizinkan hanya satu input saja.
FF-D mampu mengatasi masalah tersebut.
Dari gambar rangkaian gerbang FF-D di atas, maka simbol logika FF-D yang dirangkai dari
FF-RS menjadi

3.3 JK FLIP-FLOP
Dari semua flip-flop yang ada, flip-flop JK ini merupakan yang paling ideal
digunakan sebagai piranti penyimpanan (memori). Flip-flop jk sangat luas penggunaannya.
Flip-flop JK dipakai pada setiap computer digital computer maupun piranti-piranti digital
lainnya.Dalam bidang pemakaian bidang elektronika jug sangat banyak manfaatnya,
misalnya sebagai pencacah frekuensi, pembagi frekuensi,pembangkit ragam gelombang kotak
simetri, dan lain-lain. Flip-flop JK dibagi menjadi dua jenis yaitu flip-flop JK pemicuan dan
flip-flop JK MS (master slave).
JK Flip-flop Adalah rangkaian flip-flop yang mencacah banyaknya positive edge

trigger (pada saat tepi naik) atau negatif edge trigger (pada saat tepi turun). Piranti ini dapat
di anggap sebagai flip-flop universal, flip-flop ini mempunyai 3 masukan sinkron yang di
ilustrasikan dengan label J, K dan CK. Masukan J dan K merupakan masukan data dan
masukan detak memindahkan data dari masukan ke keluaran. Terdapat juga 2 keluaran yakni
keluaran normal (Q) dan komplementer (Q’).
Gambar 3.2 JK Flip-Fop
Masukan Keluaran
Mode
Operasi CK J K Q Q’
NC 0 0 Tidak berubah
Reset 0 1 0 1
Set 1 0 1 0
Togel 1 1 Keadaan Berlawanan
Ket :
NC = No change atau tetap pada nilai terakhirnya
Togel = Keadaan berlawanan dari input sebelumnya atau berpindah ke
keadaan lawannya.

Berdasarkan mode operasi pada tabel kebenaran di atas, baris ke 1 menunjukkan
kondisi tetap atau kondisi terbuka karena masukan J dan K adalah rendah. Kondisi reset dari
flip-flop di tunjukkan pada baris 2, bila J = 0 dan K = 1 serta pulsa detak datang pada
masukan CK, maka flip-flop tersebut di reset (Q = 0). Baris ke 3 menunjukkan kondisi set
dari flip-flopJK, bila J = 1 dan K = 0 serta terdapat pulsa detak, maka keluaran Q di set
menjadi 1. Kemudian baris 4 dalam kondisi yang sangat berguna dari flip-flop JK, kondisi ini
di sebut posisi togel (Toggle), bila masukan J dan K keduanya sama-sama tinggi, maka
keluaran akan berlawanan dengan keadan waktu pulsa tiba pada masukan CK.
1
CK 0
1
K 0
J 0
1
Q 0
Diagram waktu JK Flip-flop
3.4 T (TOGGLE) FLIP-FLOP
Sedangkan, T Flip-flop merupakan rangkaian flip-flop yang dibangun dengan

menggunakan flip-flop J-K yang kedua inputanya dihubungkan menjadi satu maka akan
diperoleh flip-flop yang memiliki watak membalik output sebelumnya jika inputannya tinggi
dan outputnya akan tetap jika inputnya rendah.Simbol T berarti “Toggle”, yang menunjukkan
bahwa rangkaian Toggles(menginversi)state keluaran pada saat T=1.
3.5 MS (Master Slave) FLIP-FLOP
Flip-flop JK Master Slave atau flip-flop JK ini paling banyak digunakan dalam
computer, teknik digital, bahkan pada penggunaan yang umum. Adapun cirri-ciri khusus
Master Slave Flip-Flop yaitu memiliki 2 masukan sinyal kendali sinkron J dan K, serta
memiliki 2 masukan sinyal kendali Asinkron S dan R. Flip-flop JK MS dapat dikendalikan
dengan 3 mode operasi yaitu sinkron,asinkron, dan kombinasi sinkron dan asinkron.
Rangkaian dari flip-flop Jk ini memiliki terrdiri dari rangkaian gerbang-gerbang

logika,seperti halnya flip-flop yang lainnya tetapi flip-flop JK MS memiliki keunikan
tersendiri , yaitu pada rangkaian logikanya terdapat 3 jenis umpan balik.
Ada 3 jenis Umpan Balik :
1. Umpan Balik Flip-flop bagian majikan (Master)
Umpan balik ini befungsi supaya rangkaian gerbang logika yang berada dalam garis putus-
putus FL M, dapat menahan sebuah data biner. Letaknya di muka, yang berada dibagian
master.
2. Umpan Balik Flip-flop bagian budak (Slave)
Sama seperti diatas hany saja letakny di belakang, dibagian slave.
3. Umpan Balik Togel (Toggle)
Umpan balik ini menyebabkan flip-flop Jk dapat mengalami togel. Umpan balik toggle
berasla dari keluran Q dan Q’, yang diumpankan ke masukan J dan K secara berlawanan.
Prinsip Kerja Master Slave Flip-Flop :
A. Pada saat sinyal detak berada pada tingkat tinggi, majikan aktif dan budak tidak aktif.
B. Pada saat sinyal detak berada pada tingkat rendah, majikan menjadi tidak aktif dan
budaknya menjadi aktif.
C. Apa yang dilakukan Majikan akan diikuti oleh budak. Apabila pada majikan dibuat
kedaannya SET pada saat sinyal pendetak 1 (tinggi),maka budak akan menjadi SET
ketika sinayk pendetak menajdi 0 (rendah)
Kondisi-kondisi yang ada pada Flip-Flop :
 Set terjadi apabila output Q=1,Q’=0. Kondisi ini terjadi pada RS,D dan JK Flip-flop
 Reset terjadi apabila output Q=0, Q’=1. Kondisi ini terjadi pada RS,D dan JK Flip-
flop
 Memori terjadi apabila output Q dan Q’ sama dengan output sebelumnya. Kondisi
terjadi pada RS Flip-flop
 Terlarang terjadi apabila output Q=1,Q’=1. Kondisi terjadi pada RS dan D Flip-flop
 Toggle terjadi apabila output berlawanan dengan output sebelumnya. Kondisi ini
terjadi pada JK flip-flop
 NC(No Change) terjadi apabila output sama dengan output sebelumnya, berbeda
dengan kondisi memori, No Change terjadi pada JK flip-flop.

MATERI PERCOBAAN 6
Counter dan Register
Kehidupan nyata sehari-hari yang telah diubah dan disimpan dapat diatur cara dan
bentuk penyimpanannya, dan sekali tersimpan,data itu akan terus tinggal dalam rangkaian
elektronika sampai waktu yang tak berhingga. Tetapi permasalahannya,data yang talah
tersimpan sangat kecil jumlahnya, hanya satu data saja, yang dikenal dengan 1 bit data biner.
Padahal semua kejadian jumlahnya sangat besar dan selalu berubah setiap saat. Inilah
permasalahannya , flip-flop hanya mampu menyimpan data biner sebesar hanya 1 bit saja.
Tidak bias lebih. Jadi diperlukan suatu system untuk menyimpan data yang lebih banyak.
Dalam register, data biner yang tersimpan dapat menetap tetapi banyak juga register yang
berfungsi menyimpan dan menggeser data biner untuk operasi perhitungan.
Register adalah suatu kumpulan flip-flop yang dapat secara bersama-sama

menyimpan data biner dalam jumlah yang sangat banyak. Pada hakekatnya tak terbatas.
Tetapi biasanya dikelompokkan berupa kelipatan 4 flip-flop dalam setiap register yang
disebut dengan nibble.
Jadi Register atau yang disebut dengan memori adalah suatu rangkaian logika yang
mampu menyimpan data dalam bentuk bilangan biner. Fungsi dari register ini selain sebagai
penyimpanan data juga untuk menghindari berkedipnya angka yang ditunjukkan oleh display
(seven segment) pada saat menerima pulsa-pulsa yang diberikan oleh decoder.
Sebuah register geser dapat memindahkan bit-bit yang tersimpan ke kiri atau ke
kanan. Register geser dikelompokkan sebagai urutan rangkaian logika, oleh karena itu
register geser disusun dari rangkain Flip-Flop. Selain untuk pergeseran data, register geser
juga dapat digunakan untuk mengubah data seri ke paralel atau dari data parallel ke seri.
Register yang paling sederhana tidak lebih dari sebuah penyimpanan data biner. Register
yang terdiri dari 4 bit disebut nibble dan jika terdiri 8 bit disebut byte. Selain kemampuannya
dalam menyimpanan dat register juga dapat menahan dan menggeser (shift) ke kiri dan ke
kanan.
Register yang dipakai dalam computer digital beraneka ragam jenis dan fungsi
rangkaian elektroniknya. Register paling sederhana dan dasar yaitu register buffer atau
register penyangga data. Register buffer adalah jenis register yang paling sederhana dan dasar
yang hanya berfungsi untuk menyimpan kata digital. Register ini hanya terdiri dari kumpulan
flip-flop D. Rangkaian register ini membuktikan bahwa suatu flip-flop D yang jumlahnya

lebih dari satu dapat digabungkan atau dirangkai hingga menjadi register, sehingga dapat
menyimpan data lebih banyak dari 1 bit.
Berdasarkan cara serial register dibagi enjadi 4 jenis :Serial In Serial Out (SISO), Serial In
Paralel Out(SIPO), Paralel In Serial Out (PISO),dan Paralel In Paralel Out (PIPO).
Kita sering melihat keinerja sebuah jam digital yang mampu mencacah detik demi
detik, atau odometer digital kendaraan yang mencacah kilometer demi kilometer, atau
timbangnan digital yang mencacah gram demi gram, mesin otomatis pengisi bahan bakar
mencacah liter demi liter bensin, dan lain –lain. Mengapa piranti tersebut dapat mencacah?
Jawabannya yaitu karena ada piranti pencacah atau counter. Penggabungan dari berbagai
macam piranti digital seperti gerbang logika,flip-flop, dan register dapat diciptakan suatu
piranti pencacah, yakni suatu piranti dengan kemampuan baru, kemampuan mecacah,
disamping kemampuannya sebagai pembentuk logika, menyimpan dan menggeser data. Jadi
piranti pencacah terdiri dari: gerbang logika, flip-flop, dan register yang dibangun dengan
arsitektur umpan balik, sehingga mempunyai kemampuan baru, yakni dapat mencacah. Ada
berbagai jenis piranti pencacah yang dapt diciptakan orang yaitu piranti yang paling dasar
ialah pencacah riak atau pencacah ripple.
Adapun macam-macam Register yaitu :

1. Register Peyangga Data (Register Buffer)
Register buffer adalah jenis register yang paling sederhana dan dasar, yang hanya
berfungsi untuk menyimpan kata digital. Register ini hanya terdiri dari kumpulan flip-flop D.
register ini membuktikan bahwa suatu flip-flop D yang jumlahnya lebih dari satu dpat
digabungkan atu dirangkai hingga menjadi register, sehingga dapat menyimpan data lebih
banyak dari 1 bit.
2.Register Buffer Terkendali
Register buffer tersebut di atas dapat menyimpan data lebih besar dari 1 bit, dalam hal
ini 4 bit, tetapi register tersebut hanya dpat menyimpan saja sedereatan data-data biner, tanpa
mampu mengendalikannya. Dengan menggembangkan suatu rancangan yang lebih baik dapat
dibangun suatu register buffer yang dilengkapi dengan sinyal kendali.Yang dimaksud adalah
sinyal kendali LOAD dan CLEAR (RESET). Load adalah sinyal kendali untuk
mengendalikan register supaya menyimpan data biner yang diterimanya.Clear berfungsi
untuk membersihkan register dari data biner yang diterima dan disimpannya, atau berfungsi
untuk menghapus data biner yang disimpannya.

3. Register Geser
Dasar dari register geser adalah menggeser data yang disimpannya.sebagai contoh
sebuah register 4 bit akan menggeser data biner yang saling berurutan sebanyak 4 kali. Proses
bergesernya data yang masuk ke dalam register terjadi sejalan dengan sinyal pendetak. Cepat
lambatnya pewaktuan dalam pergesaran ditentukan oleh sinyal pendetak yang digunakan.
Setiap kali sinyal pendetak berdenyut, maka data yang tersimpan akan bergeser satu posisi.
Jika pulsa pendetak berdenyut sekali lagi, maka data yang tersimpan akan bergeser satu
posisi. Jika pula pendetak berdeak sekali lagi, maka data yang tersimpan akan bergeser satu
posisi lagi, dan selanjutnya.
Adapun cara kerja dari register geser yaitu :
A. Keadaan Tanpa Sinyal Masukan

Pertama-tama register berada dalam keadaaan tanpa sinyal pendetak. Kemudian diberi
sinyal pendetak berupa gelombang kotak terus-menerus berdenyut. Tetapi pada D input yaitu
masukan data tidak terdapat biner yang masuk. Dengan kata lain, register geser tidak
menerima informasi dari biner.
B. Keadaan Dengan Sinyal Masukan Pada Masukan
Selanjutnya pada bagian masukan D input diberi pulsa tunggal 1. Maka
terlihatlahbahwa sewaktu pus pendetak berdenyut, flip-flop yang pertama akan aktif.
C.Register Mengalami Keadaan Pergesaran Data
Pulsa pendetak berdenyut untuk kedua kalinya, sehingga jika led dipasang maka akan
berpindah dari flip-flop yang pertama menuju ke flip-flop yang kedua.
D. Keadaan Menggeser data Secara Terus-Menerus
Setalah flip-flop kedua menayala atau aktif, kemudian berpindah (bergeser) menuju
flip-flop yang ketiga. Selanjutnya flip-flop yang ketiga aktif, kemudian berpindah menuju ke
flip-flop yang ke empat.
4. Register Geser Terkendali

sebuah register geser terkendali yang mempunyai masukan-maukan kendlai yang
mengatur operasi rangkaian pada pulsa-pulsa yang berikutnya.
5. Register Geser Dengan Masukan Paralel Keluaran Serial

Merupakan register geser yang paling rumit dan mungkin paling unik, yaitu register
geser dengan masukan parallel keluaran serial atau parallel in serial out disingkat dengan

PISO. Register jenis ini terdiri dari beberapa flip-flop, yang bagian sinyal kendali
Asinkronnya (berupa set data) berfungsi sebagai masukan data, sedangkan masukan lainnya
tetap atau telah disetel.
6. Register Geser Dengan Masukan Serial Keluaran Serial

Register geser jenis ini bekerja dengandata yang masuk dan keluaran secra berurutan
sehingga disebut Serial In Serial Out atau disingkat SISO. Register ini banyak dipakai
sebagai penyalur data lewat media tunggal. Media yang digunakan biasanya berupan
penghantar, gelombang radio,atau optic. Contoh piranti yang menggunakan system ini adalah
kendali jauh atau remote control yang digunkan pada peswat TV modern dan peralatan Audio
HIFI stereo kelas atas.
Pengelompokan Register Geser Berdasarkan Pergerakkan Aliran Data yang Masuk-

Keluar dan Konversinya:
1. Masukan serentak Keluran Serentak, disebut juga dengan Paralel Input Paralel Output
atau disingkat PIPO.
Contohnya : 1. Register Buffer
: 2. Register Buffer Terkendali
IC Pembentuk : 74LS774, 74LS173, dan lain-lain.
Gambar 4.1 Skematik IC 74LS774 dan IC 74LS173

1. Masukan berurutan keluran serantak, disebut juga dengan Serial Input Paralel Output
atau disingkat SIPO.
Contohnya : 1. Register Geser Kiri.
: 2. Register Geser Kanan
IC Pembentuk : 74LS164

Gambar 4.2 Skematik IC 74LS164
2. Masukan Serentak Keluaran Berurutan, disebut juga dengan Paralel Input Serial
Output atau disingkat PISO.
Contohnya : 1. Register yang mengubah data serentak menjadi Serial, dengan
memasukan data pada sinyal kendali SD (Set Data).
IC Pembentuk : 74LS74, 74LS76
Gambar 4.3 Skematik IC 74LS74 dan IC 74LS76
3. Masukan Berurutan Keluran Berurutan, disebut juga dengan Serial Input Serial
Output atau SISO.
Contohnya : 1. Register yang sering digunakan dalam komunikasi data.
IC Pembentuk : 74LS74
Gambar 4.3 Skematik IC 74LS74

4.1 PENCACAH (COUNTER)
Counter atau pencacah merupakan rangkaian pengurut. Hal ini dikarenakan counter
membutuhkan karakteristik memori dan yang memegang peranan penting dalam counter ini
adalah clock. Sebagaimana rangkaian sekuensial yang lain untuk menyusun sebuah counter
digunakan rangkaian Flip-Flop. Counter terbagi menjadi :
1. Counter yang berdasarkan Clock, yaitu :

 Asynchronous Counter
 Synchronous Counter
2. Counter yang berdasarkan Pencacahnya, yaitu :

 Up Counter
Mode oprerasi pencacah naik bekerja dengan mode penghitungan naik, maka
sinyal kendali COUNT-UP dibuat keadaannya tetap tinggi atau 1, sedngakan
sunyal kendali COUNT-DOWN dibuat keadaannya tetap rendah atu 0. Setelah
disetel, maka begitu sinyal pendetek CLOCK aktif, pencacah akan menghitung
mundur. Setiap pulsa tiba, hitungan akan berkurang 1 hitungan.
 Down Counter
Mode operasi pencacah mundur bekerja erbalik dengan pencacah naik, dimana
sinyal kendali COUNT-UP dibuat keadaannya tetap rendah atau 0. Sedangkan
sinyal kendali COUNT-DOWN dibuar keadaannya tetap tinggi atau 1. Setelah
disetel, maka begitu sinyal pendetak
 Up / Down Counter
Counter dapat digunakan untuk menghitung banyaknya detak pulsa dalam waktu yang
tersedia (pengukur Frekuensi). Selain itu dapat digunakan untuk membagi frekuensi,
penyimpanan data pengurutan alamat dan dapat digunakan dalam rangkaian aritmatika.

MATERI PERCOBAAN 7
VHDL DAN VERILOG
5.1 VHDL
Xilinx (Xilinx foundatation series) adalah suatu perangkat lunak yang berguna untuk
merancang dan mensimulasikan suatu rangkaian digital. Dengan menggunakan Xilinx proses
perancangan suatu alat atau rangkaian digital melalui proses simulasi rangkaian yang telah
dirancang untuk melihat apakah rancangan yang telah dibuat sudah benar atau masih salah.
Untuk perancangan rangkaian digital, Xilinx mempunyai tiga cara yaitu dengan
menggunakan state diagram,HDL (Hardware Description Language) dan schematic.
Perancangn biasa menggunakan salah satu cara saja atau menggabungkan ketiga cara
tersebut.
VHDL adalah singkatan yang dipersingkat karena aslinya adalah VHSIC HDL.
Program VHIC (Very Highspeed Integrated Circuit) dikembangkan akhir tahun 1970-an
sampai awal 1980-an.
Inilah evolusi berdasarkan sumber dari Universitas Waterloo :
 1981, VHDL diusulkan sebagai bahasa deskripsi hardware

 1986, VHDL diusulkan sebagai standar IEEE
 1987, Standar pertama VHDL (IEEE-1076-1987)
 1993, Standar VHDL direvisi (IEEE-1076-1993)
 2002, Standar VHDL sekarang (IEEE-1076-2002), dan
 Sekarang digunakan dengan luas oleh kalangan industri dan akademi, dengan
penambahan IEEE-1164-1993 untuk mengenalkan nilai sistem logika.
VHDL (Very high speed integrated Hardware Definition Language ) adalah sebuah
bahasa pemrograman VHSIC (Very High Speed Integrated Circuit) yang dikembangkan oleh
IEEE (Institute of Electrical and Electronic Engineering). Pada VHDL, konsep serta syntax
diperlukan untuk mengerti bagaimana rancangan VHDL sebagai bagian dari pembuatan
gerbang dalam rangkaian digital.
Ada beberapa dasar – dasar teknik penulisan kode dalam VHDL. Diantaranya adalah
entity, architecture, basic type variables and operator, decisions, loops, dll. Terdapat pula

berkas-berkas yang nantinya berkas ini dapat digunakan sewaktu-waktu untuk berbagai
keperluan tanpa harus menulisnya ulang. Biasanya berkas ini langsung disertakan menjadi
satu dalam sebuah library. Istilah library sendiri dikenal sebagai sekumpulan koleksi
bermacam-macam berkas kode. Bila suatu berkas kode disimpan di dalam library maka
berkas kode tersebut dapat digunakan serta dibagikan dengan rancangan lain.
Berikut adalah keuntungan daripada VHDL yang merupakan pemodelan untuk
merangakai atau merancang rangkaian digital :
 VHDL mampu melakukan desain hardware hingga ke sistem yang lebih kompleks.
 Kemudahan dalam mendeteksi kesalahan secara lebih mudah dalam simulasi.
 Bahasa pemrograman yang mudah dimengerti.
 Kemampuannya untuk menggunakan gabungan level dari model yang memiliki
arsitektur yang berbeda seperti ditunjukkan sebagai berikut.
DEVICES
ENTITY
Functional
ARCHITECTURE Behavioral
Structural
Gerbang logika atau sering juga disebut gerbang logika Boolean merupakan sebuah
system pemrosesan dasar yang dapat memproses input-input yang berupa bilangan biner
menjadi sebuah output yang berkondisi yang akhirnya digunakan untuk proses selanjutnya.
Tegangan yang digunakan dalam gerbang logika adalah TINGGI (1) atau RENDAH (0).
Gerbang logika dapat menghasilkan input – input yang masuk kemudian
menjadikannya sebuah output yang sesuai dengan apa yang ditentukan olehnya. Terdapat 3
gerbang logika dasar, yaitu : AND, OR, & NOT. Ketiga gerbang ini dapat menghasilkan
gerbang berikutnya atau yang sering kita sebut dengan gerbang turunan, yaitu : NAND, NOR,
XOR, XNOR. Dimana NAND & NOR merupakan gerbang universal.
5.2 VERILOG
Verilog pertama kali dikembangkan sebagai HDL (hardware description language)

berlisensi kepemilikan untuk spesifikasi dan simulasi sistem digital oleh Gateway Design
Automation Inc. sekitar 1984. Ada rumor bahwa versi awal dari bahasa ini didesain dengan

mengambil fitur-fitur dari bahasa HDL yang paling popular pada waktu itu yang disebut
HiLo, seperti halnya dari bahasa komputer tradisional seperti C. Pada waktu itu, Verilog tidak
distandarisasi dan bahasanya dimodifikasi di hampir semua revisinya yang keluar antara 1984
sampai 1990.
Di akhir 1990, Cadence Design System, memutuskan untuk membeli Gateway

Automation System. Cadence sekarang menjadi pemilik dari bahasa Verilog dan produk
Gateway lainnya, dan melanjutkan untuk memasarkan Verilog sebagai sebuah bahasa
sekaligus simulator. Pada saat yang bersamaan, Synopsys memasarkan metodologi desain
top-down, menggunakan Verilog. Ini merupakan sebuah kombinasi yang mantap.
Pada 1990, Cadence mempublikasikan bahwa jika Verilog tetap menjadi bahasa yang
tertutup, tekanan akan standarisasi akan mengakibatkan industri beralih ke VHDL.
Akibatnya, Cadence membentuk Open Verilog International (OVI), dan pada 1991
memberikan dokumentasi untuk Verilog Hardware Description Language. Inilah titik
baliknya Verilog menjadi bahasa yang “open“.
Lambat laun disadari bahwa jika ada terlalu banyak perusahaan di dalam pasar untuk
Verilog, setiap orang akan mengubah bahasa tersebut untuk kepentingan mereka sendiri. Ini
akan bertentangan dengan tujuan utama dari melepas bahasa ini ke domain publik. Alhasil
pada 1994, IEEE 1364 working group dibentuk untuk mengubah OVI LRM (Language
Reference Manual) ke standar IEEE. Kemudian Verilog menjadi sebuah standar IEEE pada
Desember 1995.
Ketika Cadence memberikan LRM kepada OVI, beberapa perusahaan mulai bekerja
pada Verilog simulator. Pada 1992, Verilog simulator pertama diumumkan. Yang paling
berhasil dari semua simulator ini adalah VCS (Verilog Compiled Simulator), dari
Chronologic Simulation. Ini merupakan compiler yang sesungguhnya, bukan sebuah
interpreter, layaknya Verilog-XL. Alhasil, kecepatan eksekusi simulasi menjadi lebih cepat.
Popularitas dari Verilog dan PLI meningkat secara exponensial. Verilog sebagai
sebuah HDL lebih digemari daripada VHDL yang strukturnya lebih baik. Hanya masalah
waktu sebelum orang-orang di OVI menyadari kebutuhan akan sebuah standar yang lebih
bisa diterima secara universal. Kemudian OVI meminta IEEE untuk membentuk sebuah

komite kerja untuk mempersiapkan Verilog sebagai sebuah standar IEEE. Komite kerja 1364
dibentuk di pertengahan 1993 dan pada 14 Oktober 1993, pertemuan pertama dimulai.
Standarnya, yang mengombinasikan sintaks bahasa Verilog dan PLI di dalam sebuah
single volume, dikeluarkan pada May 1995 dan sekarang dikenal sebagai IEEE Std. 1364-
1995.
Setelah beberapa tahun, fitur-fitur baru ditambahkan ke Verilog, dan versi barunya
disebut Verilog 2001. Versi ini telah memperbaiki banyak masalah yang Verilog 1995 miliki.
Versi ini disebut 1364-2001.
Verilog adalah sebuah bahasa yang termasuk HARDWARE DESCRIPTION

LANGUAGE (HDL). Dimana bahasa yang digunakan untuk menggambarkan sistem digital
pada suatu perangkat keras. Verilog seperti bahasa deskripsi perangkat keras lainnya,
memungkinkan desainer untuk merancang sebuah desain dalam dua metodologi, yaitu
Bottom-up dan top-down metodologi.
 Bottom-Up Design
Pada Bottom-Up, Setiap desain dilakukan pada level gerbang menggunakan gerbang
dasar standar. Dengan meningkatnya kompleksitas desain rancangan digital saat ini
dengan sistem baru yang terdiri dari mikroprosesor dengan kompleksitas ribuan
transistor teknik ini hampir mustahil untuk dipertahankan.
 Top-Down Design
Top-down design gaya desain yang hamper selalu dipakai dari semua desainer
program verilog. topdown sesungguhnya memungkinkan pengujian desain awal,
mudah melakukan perubahan teknologi yang berbeda, memungkinkan sebuah desain
sistem terstruktur dan menawarkan banyak keuntungan lain. Tapi sangat sulit untuk
mengikuti murni desain top-down. Karena fakta ini sebagian besar programmer
Verilog menggunakan desain campuran dari kedua metode, dan menerapkan beberapa
elemen penting dari kedua desain.
Verilog mendukung desain pada berbagai tingkat abstraksi yaitu:

1. Behavorial Level (Tingkat perilaku)
Tingkat ini menggambarkan sebuah sistem menggunakan algoritma bersamaan
(Perilaku). Tiap algoritma itu sendiri adalah berurutan, yang berarti terdiri dari satu
set instruksi yang dilaksanakan satu demi satu.

2. Register-Transfer Level (RTL)
Desain menggunakan Register-Transfer level menentukan karakteristik rangkaian dari
operasi dan transfer data antara register. Desain RTL berisi kemungkinan waktu yang
tepat. Operasi dijadwalkan untuk terjadi pada waktu-waktu tertentu.
3. Gate Level
Dalam tingkat logika karakteristik dari sistem dijelaskan oleh logis link dan sifat
waktu sistem atau Semua sinyal diskrit sistem. Sistem hanya memiliki nilai-nilai logis
tertentu ( `0 ',` 1', `X ',` Z `), Operasi yang dapat dimanfaatkan standar logika primitif
(AND, OR, NOT dll gerbang). Menggunakan tingkat gerbang pemodelan mungkin
bukan ide yang baik untuk setiap tingkat desain logika. Tingkat Gate kode yang
dihasilkan oleh alat bantu seperti alat sintesis dan netlist ini digunakan untuk tingkat
gerbang simulasi dan untuk backend.
5.3 SOFTWARE XILINX ISE 9.2i
Untuk perancangan rangkaian digital , Xilinx mempunyai tiga cara yaitu dengan
menggunakan State Diagram HDL (Hardware Description Language) dan Schematic.
Metode Schematic
Suatu rancangan rangkaian dapat diwujudkan ke dalam FPGA dengan cara

menggambar skema rangkaian tersebut. Penggambaran skema rangkaian tersebut dapat
dilakukan pada perangkat lunak (software). FPGA buatan Xilinx dengan perangkat lunaknya
yakni ISE WebPack. Skema rangkaian di gambar dengan cara membuat tiap komponen serta
jalur-jalur yang menghubungkan komponen-komponen tersebut menjadi satu kesatuan.
Metode ini terbilang mudah dan efektif terutama bila dipakai untuk skema rangkaian yang
sederhana serta tidak memiliki jalur-jalur yang rumit.
Skema desain skematik merupakan seperangkat system yang memungkinkan untuk
menangkap struktur desain baik sebagai deskripsi datar atau hirarkis seperangkat komponen ,
dan konektivitas antara komponen-komponen tersebut. Schematic dapat single-level (flat)
atau multi-tingkat(hirarkis).

Metode HDL(Hardware Description Language).
Metode lain yang digunakan merancang rangkaian ialah menggunakan Bahasa Deskripsi
perangkat Keras. Kode untuk HDL ada dua yaitu Verilogn dan VHDL. Verilog dan VHDL
lebih terkenal karena mudah dipahami dan dimengerti. Metode ini lebih banyak digunakan
daripada metode schematic.

MATERI PERCOBAAN 8
FINITE STATE MACHINE (FSM) dan ALGORITHMIC
STATE MACHINE (ASM)
Bahasa formal dapat dipandang sebagai entitas abstrak, yaitu sekumpulan string-string
simbol alphabet tertentu. Namun bahasa juga dapat dipandang sebagai entitas-entitas abstrak
yang dapat dikenali atau dibangkitkan melalui suatu mesin komputasi. Mesin yang dapat
mengenali bahasa kelas ini adalah finite state machine.
Algorithmic State Machine (ASM) adalah cara menjelaskan state diagram dari sistem
sekuensial dengan cara seperti menggunakan flowchart. Dan juga aksi yang dilakukan di jalur
data (data path). Bila flowchart sendiri tidak bergantung waktu, ASM secara tegas
menunjukkan urutan aksi yang dilakukan sesuai waktunya.

A.) ASM Chart
ASM Chart terdiri dari:
1. Kotak keadaan (state box)
2. Kota keputusan (decision box)
3. Kotak kondisi output (conditional output box)

Dimana kotak-kotak yang ada dihubungkan dengan garis-garis berarah.
B.) ASM Block
C.) Desain Rangkaian dengan ASM Chart


D.) PLA Control

Modul Penunjang Praktikum PDF

Diunggah oleh

Informasi Dokumen

Deskripsi Asli:

Judul Asli

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

Modul Penunjang Praktikum PDF

Diunggah oleh

Hak Cipta:

Format Tersedia

Modul Materi Penunjang Praktikum Sistem Digital 2019

1. Pengertian Sistem Digital

3. Konversi Sistem Bilangan

Laboratorium Sistem Digital-ELKOM Universitas Gunadarma 1

c. Konversi Desimal ke Oktal

d. Konversi Oktal ke Desimal

e. Konversi Desimal ke Heksadesimal

Laboratorium Sistem Digital-ELKOM Universitas Gunadarma 2

Laboratorium Sistem Digital-ELKOM Universitas Gunadarma 3

1. Bila kosong ditambah dengan kosong, Hasilnya adalah kosong. Perwakilan

Jadi keempat kasus di atas dapat disimpulkan sebagai berikut:

untuk menjumlahkan bilangan yang lebih besar, simpanan untuk kolom

Laboratorium Sistem Digital-ELKOM Universitas Gunadarma 4

Untuk mengurangkan bilangan biner, ditinjau terlebih dahulu empat kasus

Hasil terakhir itu mewakili 2 – 1 = 1. Dalam operasi pengurangan tersebut,

Laboratorium Sistem Digital-ELKOM Universitas Gunadarma 5

Perkalian pada bilangan biner mempunyai aturan sebagai berikut :

Perkalian juga bisa dilakukan dengan menambahkan bilangan yang dikalikan

Laboratorium Sistem Digital-ELKOM Universitas Gunadarma 6

k. Konversi Bilangan BCD (Binary Code Decimal).

bilangan desimal terkode bilangan biner) digunakan untuk menyatakan setiap 10

memasukan bilangan desimal melalui papan tombol kalkulator, akan diperoleh

digital. Semu rangkaian tersebut bekerja pada sistem BCD.

Ubahlah BCD ke dalam bentuk desimal, menggunakan kebalikan proses di atas.

Laboratorium Sistem Digital-ELKOM Universitas Gunadarma 7

Tabel Konversi Bilangan

Simbol Gerbang AND

Laboratorium Sistem Digital-ELKOM Universitas Gunadarma 8

Truth Table Gerbang AND

Truth Table Gerbang OR A B Y=A+B

Laboratorium Sistem Digital-ELKOM Universitas Gunadarma 9

C. NOT : Disebut komplementasi logika atau inversi.

4.2 Gerbang Turunan

Simbol Gerbang NAND

Laboratorium Sistem Digital-ELKOM Universitas Gunadarma 10

KET : Output akan berlogika 0 jika

B. NOR : NOT – OR ; OR gate di ikuti oleh sebuah inverter. Artinya

Simbol Gerbang NOR

KET : Output akan berlogika 1

Simbol Gerbang EXOR

Laboratorium Sistem Digital-ELKOM Universitas Gunadarma 11

Simbol Gerbang EXNOR

Laboratorium Sistem Digital-ELKOM Universitas Gunadarma 12

Hukum-hukum Aljabar Boolean

3. Hukum komplemen: 4. Hukum dominansi:

5. Hukum involusi: 6. Hukum penyerapan:

7. Hukum komutatif: 8. Hukum asosiatif:

9. Hukum distributif: 10. Hukum De Morgan:

11. Hukum 0/1

Laboratorium Sistem Digital-ELKOM Universitas Gunadarma 13

K – Map dua masukan K – Map tiga masukan

A’ A A' B' A' B AB A B'

K – Map empat masukan

Contoh soal untuk penyederhanaan K – Map :

Laboratorium Sistem Digital-ELKOM Universitas Gunadarma 14

2. Y = A’BC’ + ABC’ + ABC

a. Buat tabel K – Map

a. Buat tabel K – Map

Laboratorium Sistem Digital-ELKOM Universitas Gunadarma 15

Gambar 1.1 Skematik IC untuk Rangkaian Decoder

Laboratorium Sistem Digital-ELKOM Universitas Gunadarma 16

Gambar 1.2 Data Sheet IC Rangkaian Encoder