I.

DASAR RANGKAIAN SEKUENSIAL

Tujuan :
1. Memahami perbedaan antara rangkaian kombinasional dan
sekuensial
2. Mengerti State Diagram
3. Mengerti maksud dan tujuan Elemen Penyimpan Biner
4. Dapat membuat SR Flip-flop dari gerbang NOR
5. Dapat membuat SR Flip-flop dari gerbang NAND
6. Mengerti Elemen Penyimpan dengan Clock
7. Dapat melakukan Analisa Rangkaian Sekuensial
8. Dapat melakukan Sintesa Rangkaian Sekuensial

Rangk. Sekuensial 1
 INPUT OUTPUT
RANGKAIAN
KOMBINASIONAL

a) Blok Diagram Rangkaian Kombinasional

INPUT OUTPUT
RANGKAIAN
KOMBINASIONAL Next Present
State Elemen State
Penyimpan

b) Blok Diagram Rangkaian

Rangk. Sekuensial Sekuensial 2
 Fungsi Delay pada Elemen Penyimpan

tPD

1
X
0
2 7
1
A
X 0

2 1
A B
0
12
1
F ( A, B, X ) 1
1
3 5 0
B 3 8
1
2
0
3 8
4 1
3
0
13
1
f ( A, B, X ) = XA. AB.B X 4
0
13
1
5
0
4 9 14

Rangk. Sekuensial 3
 C

A B
D
G

1
G
0
5 19
1
A
0
6 9 12 15 18 20
1
B
0
7 10 13 16 19 21
1
C
0
8 11 14 17 20 22
1
D
0
9 12 15 18 21 23

OSILASI DARI 4 BUAH GERBANG NAND

Rangk. Sekuensial 4
A X X (t + ∆) = A(t ).B(t )
Z
B Y (t + ∆) = B(t ).C (t )
Z (t + 2∆) = X (t + ∆) + Y (t + ∆)
= A(t ) B (t ) + B (t )C (t ) = B (t )[A(t ) + C (t )]
C Y

1
0 5 10
A
1
4 12 18 21
B0
1
C0 15 23
1
Z0 7 12 20 23

RANGKAIAN KOMBINASIONAL
Rangk. Sekuensial
& TIMING DIAGRAM 5
A X
Zn
B
Z (t + 2∆) = X (t + ∆) + Y (t + ∆)
Y = B (t )[A(t ) + Z (t )]

1
A
0 5 10
1
B
0 4 12 18 21
1
Zn
0 7 14

RANGKAIAN SEKUENSIAL & TIMING DIAGRAM

Rangk. Sekuensial 6
 STATE DIAGRAM

• Menggambarkan perubahan kondisi sebuah variabel (output) dari

kondisi sekarang (Present State) ke kondisi berikutnya (Next State).
• Kondisi tersebut berubah karena adanya pengaruh input dari luar

State diagram terdiri dari

a. Lingkaran (node) yang jumlahnya satu untuk tiap-tiap keadaan.
b. Anak panah transisi, yang meninggalkan tiap-tiap keadaan
dan berakhir pada keadaan berikutnya.

Rangk. Sekuensial 7
 A
B
A B

Rangkaian sekuensial A = Present input B = Present output

gerbang NAND
0
1
0 1 0
1

State Diagram untuk

rangkaian NAND di atas

Rangk. Sekuensial 8
 AB xyz = present state
xyz
A X AB = present input
0-,-0
Z 01
B
Y -0 0-,-0
000 001 010
11
11 0-,-0 0-,-0

-0 -0 110
100 11

Tabel 8-1Tabel
00
PS/NS
Tabel Present utk rangkaian
state/next di atasgambar 8-9
state untuk rangkaian 11
Present Next State X(t + τ).Y(t + τ). Z(t + τ) 011
01 01
State Present input A(t). B(t)
111 11 01 101
X(t)Y(t)Z(t) 00 01 10 11
000 000 000 000 100 11
001 000 010 000 110 11 11
010 001 001 001 101
011 001 011 001 111
State diagram utk
rangkaian di atas
100 001 001 001 101
101 001 011 001 111
110 001 001 001 101
111 001 011 001 111

Rangk. Sekuensial 9
ELEMEN PENYIMPAN BINER
Bentuk sederhana dari elemen penyimpan biner adalah sebuah
rangkaian yang dapat mengingat sebuah sinyal biner sebelumnya,
terutama nilai logika.

S Y Z Z(t) = 0 , t ≤ 0
τ τ2 S(t) = 0 , t ≤ 0
1
Y(t) = 0, t ≤ 0

1
S0
t1 t2 t3 t4
Y1
0 t1+ τ1
Z1
2 t1+ τ1+τ2
Rangk. Sekuensial 10
NOR SR FLIP-FLOP

S(t) = 0
S Y Y(t) =1
τ
1 Z R(t) = 0
τ
2
R Z(t) = 0, t ≤ 0
τ1 = τ2 = 1 unit

S
1
Y (t + τ 1 ) = Z (t ) + S (t )
0

1
5 10 Z * (t + τ 2 ) = Y (t ) + R(t )
R 0

Z (t + τ 1 + τ 2 ) = Y (t + τ 1 ) + R(t + τ 1 )
15 20
1
Y 0

1
6 17 = Z (t ) + S (t ) + R (t + τ 1 )
Z
= R (t + τ 1 )[Z (t ) + S (t )]
0
7 16

Rangk. Sekuensial Persamaan NOR SR Flip-flop

11
 S Z 1
S 1

Z
R 0 Z 0
R

Simbol Logika NOR SR Flip-flop

Tabel Kebenaran NOR SR Flip-Flop

S R Z* Z Kondisi
0 0 Zn Zn Hold
0 1 0 1 Reset
1 0 1 0 Set
1 1 0 0 Not used

Rangk. Sekuensial 12
 NAND SR FLIP-FLOP
* S(t) = 1
S Z R(t) = 1
Z
Z*(t) = 1
R Z(t) = 1

1
S
0
5 10
1
R
0
15 20
*
1
Z
0
6 17
1
Z
0
7 16

Rangk. Sekuensial 13
S 1
S Z
*
Z

R 0
R Z

Simbol Logika NAND SR Flip-flop

Tabel Kebenaran NAND SR Flip-flop

S R Z* Z Kondisi
0 0 Zn Zn Hold
0 1 0 1 Reset
1 0 1 0 Set
1 1 1 1 Not used

Rangk. Sekuensial 14
ELEMEN PENYIMPAN DENGAN CLOCK
Di dalam sistem digital sering terjadi beberapa buah SR flip flop yang
bekerja secara bersamaan (synchron). Untuk mengatasi hal itu,
maka diperlukan suatu alat pengontrol yang bekerja untuk mengatur
proses dari rangkaian tersebut.

Clock SR flip flop yaitu menambahkan sinyal enable pada gerbang SR.
Tujuan dari suatu sinyal clock adalah agar user dapat menahan dan
mengembalikan SR flip flop untuk berhenti sejenak (rest state)
selama perubahan terjadi pada input SR.
R S
Z Z

C C

Z* Z*
S R
a b
NOR SR-FF dengan Clock NAND SR-FF dengan Clock
S 1

R C 0

Rangk. Simbol
c Sekuensial Logika SR-FF dengan Clock
15
Persamaan output untuk gerbang NOR :
Z(t + ∆) = [R(t) + C(t)][S(t)C(t) + Z(t)]

Z(t + ∆) = [S(t) + C(t)][R(t)C(t) +Z(t)]

Jika C(t) = 0
Z(t + ∆) = Z(t), Z*(t + ∆) = Z*(t)

Jika C(t) = 1
Z(t + ∆) = R(t)[S(t) + Z(t)],
Z(t + ∆) = S(t)[R(t) + Z*(t)]

Rangk. Sekuensial 16
ANALISA RANGKAIAN SEKUENSIAL
Digunakan untuk mendapatkan hasil keluaran dari sebuah
rangkaian sekuensial yang diketahui

Langkah-langkah melakukan analisa :

a. Tentukan persamaan logika kombinasional untuk input S dan R,

serta anggap gerbangnya dalam keadaan ideal.

b. Tentukan apakah S.R = 0

Catatan : Jika S.R ≠ 0, prosedur harus dihentikan.

c. Gunakan persamaan gerbang NAND atau NOR untuk

menentukan persamaan next state.
Z(t + ∆) = S(t) + R (t)Z(t) NAND
Z(t + ∆) = R (t)[S(t) + Z(t)] NOR
Catatan : Jika S.R = 0, kedua persamaan ini adalah ekivalen.17
Rangk. Sekuensial
Contoh 1 :
Tentukan persamaan next state dan tabel present state/next state
untuk clock SR flip flop di bawah ini.

A S 1
X
R 0
B C
clock

Jawab :
1. S(t) = A(t) , R(t) = A(t) + B(t) = A(t) ⋅ B(t)
2. S(t) . R(t) = A(t) . A(t) B(t) = 0
3. X(t + ∆) = S(t) R+ (t)X(t)
= A(t) + [A(t) + B(t)] X(t)
= A(t) + B(t)X(t)

Rangk. Sekuensial 18
Tabel Present State / Next State untuk soal contoh 1 :
Tabel 8-8 Tabel PS/NS untuk gambar 8-20
Present
Present Input Next State
State
A(t) B(t) X(t) X (t + ∆)
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1

State Diagram untuk soal contoh 1

0- 1- 1-,1-
0 1
AB
00 X
Rangk. Sekuensial 19
SINTESA RANGKAIAN SEKUENSIAL
Digunakan untuk mendisain sebuah rangkaian logika sekuensial,
jika diberikan deskripsi dari fungsi rangkaian tersebut

Prosedur sintesa dengan menggunakan clock SR flip flop :

1. Dengan menggunakan persamaan next state yang diketahui,
buatlah tabel present state/next state untuk rangkaian yang
akan dibangun.
2. Tambahkan kolom pasangan eksitasi SXi(t) dan RXi(t) untuk setiap
variabel keadaan. Masukkan ke dalam kolom ini, dengan
menggunakan pasangan : [Xi(t), Xi(t + ∆)
3. Tuliskan persamaan logika untuk kolom eksitasi SQi(t) dan RQi(t).
4. Buatlah tabel eksitasi dan persamaan outputnya.
5. Periksa kembali dan analisa setiap flip flop dengan
menggunakan persamaan umum next state, yaitu :
Qi(t + ∆) = SQi(t) +RQi(t)Qi(t)
Kemudian : SQi(t) .RQi(t) =Rangk.
0 Sekuensial 20
Contoh 2 :
Rancanglah rangkaian sekuensial dengan menggunakan clock
SR flip flop dimana persamaan next statenya adalah :
X(t + ∆) = A(t)X(t) + B(t)

Jawab :
Dengan menggunakan persamaan next state, maka dapat
dibangun tabel present state/next statenya
Tabel 8-12 Tabel present state/next state contoh 8-4
Present Next
Present Input Nilai eksitasi
State State
A(t) B(t) X(t) X(t + ∆) Sx(t) Rx(t)
0 0 0 0 0 d
0 0 1 0 0 1
0 1 0 1 1 0
0 1 1 1 d 0
1 0 0 0 0 d
1 0 1 1 d 0
1 1 0 1 1 0
1 1 1 1
Rangk. d
Sekuensial 0 21
Mencari persamaan logika menggunakan K-Map :
Untuk Sx Untuk Rx

A B A B A B A B A B A B A B A B
X 1 1 X d d

X d d d X 1

Sx(t) = B(t) Rx(t) = A (t).B(t) = A(t) + B(t)

Bentuk rangkaian adalah sbb :

B S 1
X
R 0
A C
clock

Rangk. Sekuensial 22