MAKALAH

“Pencacah Biner dan Register”

Disusun Untuk Memenuhi Salah Satu Tugas Mata Kuliah Elektronika Digital
Dosen Pengampu :
Ibu Dr. Wahyuni Handayani, S.Si.,MT
Ibu Winda Setya, M.Sc

Disusun oleh:
KELOMPOK 7
Cecep Sanusi (1192070012)
Ila Nuraila (1192070027)
Sri Nurkoimah (1192070070)
Semester/Kelas: 5A/B

PROGRAM STUDI PENDIDIKAN FISIKA

FAKULTAS TARBIYAH DAN KEGURUAN
UNIVERSITAS ISLAM NEGERI SUNAN GUNUNG DJATI BANDUNG
2021
 KATA PENGANTAR

Puji dan syukur penulis panjatkan kepada Allah SWT yang telah memberikan rahmat
dan karunia-Nya sehingga penulis dapat menyelesaikan makalah yang berjudul “Pencacah
Biner dan Register”. Makalah ini dibuat dengan tujuan untuk memenuhi salah satu tugas mata
kuliah Elektronika Digital pada Program Studi Pendidikan Fisika Fakultas Tarbiyah dan
Keguruan. Makalah ini juga dimaksudkan sebagai bahan pembelajaran Elektronika Digital
untuk meningkatkan wawasan memudahkan mahasiswa/i secara imajiner mengenai “Materi
Pencacah Biner dan Register “
Penulis menyampaikan banyak terima kasih atas segala saran dan bantuan dari
beberapa pihak sehingga penyusunan makalah dapat diselesaikan tepat pada waktunya.
Penulis menyadari bahwa masih sangat banyak kekurangan dalam makalah ini. Oleh karena
itu, saran dan kritik yang bersifat membangun sangat penulis harapkan demi perbaikan
makalah yang telah dibuat. Meskipun demikian, semoga Makalah ini menjadi akses ibadah
dan memberikan asas kebermanfaatan.

Bandung, 21 September 2021

Penulis

i
 DAFTAR ISI

KATA PENGANTAR................................................................................................................i
DAFTAR ISI..............................................................................................................................ii
BAB I PENDAHULUAN..........................................................................................................1
A. Latar Belakang................................................................................................................1
B. Rumusan Masalah...........................................................................................................1
C. Tujuan..............................................................................................................................1
BAB II PEMBAHASAN...........................................................................................................2
A. Pencacahan Biner............................................................................................................4
1. Pencacah Biner Tak Sinkron (Serial atau Riak)........................................................5
2. Pencacah Biner Tak Sinkron (Serial atau Riak)................................................... ....7
3. Aplikasi..........................................................................................................................7
B. Register............................................................................................................................9
C. Jenis-Jenis Register.........................................................................................................9
BAB III PENUTUP..................................................................................................................14
A. KESIMPULAN.............................................................................................................15
DAFTAR PUSTAKA..............................................................................................................16

ii
 BAB I
PENDAHULUAN

A. Latar Belakang
Seiring dengan berkembangnnya ilmu pengetahuan dan tekhnologi saat ini, tentu
banyak problematika yang perlu dipersiapkan oleh generasi millenial saat ini, tekhnologi
yang canggih mampu mengendalikan tatanan segala aktifitas manusia. Salah satu produk
tepat guna yang dapat mendorong hal demikian adalah dengan pembelajaran. Maka
dengan hal ini, yang dapat mewujudkannya adalah dengan hadirnya suatu Mata kuliah
Elektronika Digital yang merupakan materi yang sangat penting untuk dipelajari,
khususnya di bidang elektronika. Berbagai produk elektronika canggih saat ini
dikembangkan dengan menggunakan teknologi elektronika digital. Teknologi
mutakhir yang paling mengagumkan dan yang memiliki fleksibilitas tinggi
adalah komputer. Komputer yang dibangun dari rangkaian digital, terdiri dari
sekelompok gerbang logika (logic gate) yang dapat menampilkan tugas-tugas yang
sangat berguna. Rangkaian digital menjadi otak dunia teknologi. Rangkaian digital
banyak digunakan untuk pengendalian proses (otomatisasi), mulai dari proses
industri dengan tingkat kompleksitas yang tinggi, robot, peralatan laboratorium, alat
rumah tangga, hiburan, hingga permainan anak. Oleh karena itu, elektronika digital
merupakan pelajaran yang wajib dikuasai oleh siapapun yang bergelut di bidang
elektronika, sistem kontrol, dan instrumentasi untuk dapat merancang atau
mengembangkan perangkat keras berkualitas tinggi. Hal demikian dapat menjadi solusi
yang tepat bagi kemajuan Indonesia pada umumnya.

B. Rumusan Masalah
Adapun rumusan masalah yang ditujukan diantaranya sebagai berikut:
1. Apa yang dimaksud dengan Pecahan Biner?
2. Bagaimana pecahan biner dan aplikasinya ?
3. Apa yang dimaksud dengan Register?
4. Apa saja jenis-jenis Register ?

C. Tujuan
Berdasarkan rumusan masalah yang telah dikaji, makalah ini bertujuan untuk
mengetahui dan memahami Pecahan Biner, Jenis Pecahan Biner dan Aplikasinya, serta
Register san jenis-jenisnya

1
 BAB II
PEMBAHASAN

A. Pencacahan Biner
Aplikasi flip-flop yang paling luas pemakaiannya adalah sebagai komponen
pembangun pencacah dan register. Teknologi sistem digital menjadi semakin semarak
antara lain karena peranan flip-flop yang dapat menampilkan fungsi baik sebagai pencacah
(counter) maupun register. Dalam kehidupan sehari-hari sering dijumpai mesin-mesin
digital yang bekerja sebagai pencatat seperti pencatat waktu, pencatat frekuensi, pencatat
bilangan, pencatat banyaknya orang yang memasuki suatu tempat, dan sebagainya. Flip-
flop merupakan komponen utama dalam menyusun rangkaian pencacah, seperti dalam
gambar berikut:

Gambar 1.1 Tiga FF-JK yang disusun secara serial.

1. Pencacah Biner Tak Sinkron (Serial atau Riak)
Di samping fungsi sebagai pembagi frekuensi, rangkaian seperti Gambar 1.1 juga
bekerja sebagai pencacah biner. Hal ini dapat ditunjukkan dengan menyelidiki sederetan
keadaan setiap FF setelah suatu pulsa detak berubah dari 1 ke 0. Deretan keadaan tersebut
tampak pada tabel berikut :

Q2 Q1 Q0

0 0 0 Sebelum dikenakan pulsa detak (keadaan awal)

0 0 1 sesudah pulsa 1 (pertama)
0 1 0 sesudah pulsa 2 (ke dua)
0 1 1 sesudah pulsa 3 (ke tiga)
1 0 0 sesudah pulsa 4 (ke empat)
1 0 1 sesudah pulsa 5 (ke lima)
1 1 0 sesudah pulsa 6 (ke enam)
1 1 1 sesudah pulsa 7 (ke tujuh)
0 0 0 sesudah pulsa 8 (ke delapan), kembali berputar ke keadaan awal

Tabel 1.1 deret keadaan

Dari hal tersebut kita berikan contoh nilai kombinasi dari Q 2 Q 1 Q0merupakan bilangan
biner, di mana Q 2 adalah posisi 22 (empatan), Q 1 adalah posisi 21 (duaan), dan Q 0 adalah
posisi 20 (satuan). Delapan deret yang pertama dari keadaan Q 2 Q 1 Q0 pada tabel di atas
akan dikenal sebagai serial perhitungan biner dari 000 ke 111. Sesudah pulsa pertama FF-
FF itu dalam keadaan 001 (Q 2 = 0, Q 1 = 0, dan Q 0 = 1) yang menggambarkan biner 0012
(seta

ii
ra dengan desimal 1); sesudah pulsa ke dua FF-FF itu dalam keadaan 010 (Q 2 = 0, Q 1 = 1,
dan Q 0 = 0) yang menggambarkan biner 0102 (setara dengan desimal 2); sesudah pulsa ke
tiga FF-FF itu dalam keadaan 011 (Q 2 = 0, Q 1 = 1, dan Q 0 = 1) yang menggambarkan
biner 011 2 (setara dengan desimal 3); dan seterusnya sesudah pulsa ke tujuh FF-FF itu
dalam keadaan 111 (Q 2 = 1,Q 1= 1, dan Q 0 = 1) yang menggambarkan biner 1112 (setara
dengan desimal 7). Pada akhir pulsa ke delapan ketiga FF kembali ke keadaan 000 dan
serial biner terulang dengan sendirinya untuk pulsa detak yang berturut-turut.
Pada kejadian tersebut tampak bahwa untuk tujuh pulsa masukan yang pertama,
fungsi rangkaian itu sebagai pencacah biner di mana keadaan dari FF-FF tersebut
menggambarkan bilangan biner yang setara dengan banyaknya pulsa yang telah terjadi.
Pencacah di atas menghitung nilai tertinggi 1112 = 710 (8 keadaan) dan selanjutnya
kembali ke 000.
Jenis pencacah dengan konfigurasi seperti pada Gambar 1.1 dikenal sebagai pencacah
tak sinkron atau pencacah serial atau pencacah riak (ripple), di mana setiap keluaran FF
bertindak sebagai sinyal masukan Ck pada FF berikutnya. Keadaan keluaran setiap FF
berubah secara tidak bersamaan (tak sinkron) terhadap pulsa detak. Hanya FF-0 yang
dikenai pulsa detak. Perubahan keadaan keluaran FF-1 menunggu hingga terpicu dari FF-
0. Perubahan keadaan keluaran FF-2 menunggu hingga terpicu dari FF-1, demikian
seterusnya.
Pencacah seperti pada Gambar 1.1 di atas memiliki 2 3 = 8 keadaan yang berbeda (dari
000 s/d 111) dan dikenal sebagai pencacah modulo 8 (tepatnya sebagai pencacah biner
tak sinkron modulo 8 atau 3 bit). Jika sebuah FF sejenis ditambahkan menyambung,
seperti tampak pada Gambar 1.3, maka deretan keadaan yang berbeda yang akan dihitung
dalam biner ada sebanyak 16 keadaan, yaitu dari 0000 s/d 1111. Pencacah tersebut
memiliki modulo 16 atau 4 bit. Secara umum dapat dikemukakan bahwa jika ada N buah
FF (atau N bit) yang disusun seperti gambar 10.3 maka pencacah itu memiliki 2 N keadaan
yang berbeda dan dikatakan bahwa pencacah tersebut merupakan pencacah biner (N bit)
modulo 2N. Pencacah modulo 2N akan mampu menghitung dari nol hingga setinggi 2N-1
sebelum kembali ke keadaan nol-nya. Jelas bahwa bilangan modulo selalu sama dengan
banyak kombinasi keadaan keluaran pencacah yang berbeda pada satu siklus (putaran)
sebelum kembali ke keadaan awalnya. Banyaknya Modulo = 2N. (10-2) Bilangan modulo
suatu pencacah tak sinkron juga menunjukkan pembagi frekuensi yang diperoleh pada FF
terakhir.

Gambar 1.2 Pencacah biner (4 bit) tak sinkron modulo 16.

3
Ingat bahwa untuk semua FF dipertahankan J = K = 1. Detak (pulsa) masukan dikenakan
pada Ck dari FF-0. Kemudian keluaran FF-0 akan berubah ke keadaan yang berlawanan
(ter-toggle) setiap kali detak masukan membuat transisi dari tinggi ke rendah (transisi
negatif). Keluaran (Q) dari FF-0 dikenakan pada masukan Ck dari FF-1, sehingga
keluaran FF-1

2
akan ter-toggle pada setiap kali Ck-nya mengalami transisi negatif. Dengan cara yang
sama, FF-2 dan FF-3 akan ter-toggle setiap kali Ck-nya mengalami transisi negatif. Jika
detak dikenakan terus menerus, maka kombinasi keluaran setiap FF menggambarkan
bilangan biner (4 bit) dengan keluaran FF-3 sebagai MSB dan keluaran FF-0 sebagai
LSB. Pada akhir detak ke 15 keluaran semua FF menunjukkan keadaan 1111. Pada detak
ke 16 keluaran FF-0 berubah dari 1 ke 0, yang mengakibatkan keluaran FF-1 berubah dari
1 ke 0 dan seterusnya hingga keluaran semua FF menunjukkan keadaan 0000. Dengan
kata lain, pencacah tersebut telah melewati satu siklus penuh (dari 0000 hingga 1111) dan
kembali ke keadaan 0000. Dari keadaan 0000 akan dimulai siklus perhitungan baru untuk
deretan detak berikutnya.
Pencacah biner tak sinkron yang telah dikemukakan di atas terbatas pada bilangan
modulo 2N. Dengan demikian modulo pencacah yang dapat dihasilkan adalah 1, 2, 4, 8,
16, 32, … 2N. Nilai tersebut sebenarnya merupakan bilangan modulo terbesar yang dapat
diperoleh dari penggunaan N buah FF. Bila diinginkan pencacah dengan bilangan modulo
yang lebih kecil dari pada 2N maka dapat dilakukan dengan memodifikasi pencacah
modulo 2N. Dasar modifikasinya adalah membuat pencacah tersebut melompati keadaan
yang secara normal merupakan bagian dari deretan perhitungannya. Cara untuk
mengerjakan lompatan tersebut dapat diperhatikan pada gambar dibawah ini.

Gambar 1.3 Pencacah biner (3 bit) tak sinkron modulo 6.

Jika gerbang NAND diabaikan maka pencacah tersebut merupakan pencacah biner (3
bit) tak sinkron modulo 8 yang akan mencacah dari 000 s/d 111. dapat dijelaskan seperti
berikut :
1) Keluaran NAND dihubungkan ke Clear (Cr) pada setiap FF. Pencacah tidak
akan terpengaruh selama keluaran NAND pada keadaan tinggi (Cr setiap FF
pada keadaan 1). Ketika keluaran NAND menuju rendah, maka akan
mengclear semua FF sehingga pencacah tersebut segera menuju ke keadaan
000.
2) Kedua masukan NAND masing-masing dihubungkan dengan keluaran FF-1
dan FF-2 sehinggan keluaran NAND tersebut akan menuju rendah kapan saja
Q1 = Q2 = 0. Keadaan ini akan terjadi ketika pencacah berubah dari keadaan
101 ke 110 (akhir detak ke 6). Keadaan rendah pada keluaran NAND akan

4
segera meng-clear pencacah tersebut ke keadaan 000. Ketika FF-FF telah di-
clear maka

2
 3) keluaran NAND kembali ke tinggi karena keadaan Q1 = Q2 = 0 tidak lama
terjadi. Perhatikanlah Gambar 1.5 .

Gambar 10.5 : Bentuk gelombang pencacah biner tak sinkron modulo 6

Bentuk gelombang keluaran pada Q1 terdapat kenaikan dan gelinciran yang sangat
tajam oleh kejadian sesaat dari keadaan 110 sebelum peng-clear-an. Kenaikan dan
gelinciran itu sangat sempit sehingga tidak menghasilkanpetunjuk yang terlihat pada
tampilan. Kenaikan dan gelinciran tersebut dapat menimbulkan persoalan hanya jika
keluaran Q1 digunakan untuk mengendalikan rangkaian lain.
4) Walaupun pencacah menuju ke keadaan 110 tetapi hanya untuk beberapa
nanodetik sebelum ke keadaan 000. Sehingga pada dasarnya dapat dikatakan
bahwa pencacah tersebut menghitung dari 000 (nol) ke 101 (lima) dan
selanjutnya kembali ke 000. Keadaan 110 dan 111 dilompati sehingga
pencacah tersebut hanya melalui 6 keadaan yang berbeda, dengan demikian
pencacah tersebut merupakan pencacah modulo 6. Deretan pencacahannya
dapat diperhatikan pada tabel berikut.
Tabel 1.2 deret keadaan

Cacah saluaran masukan pada gerbang NAND yang digunakan untuk menghasilkan
lompatan tidak harus 2 saluran tetapi tergantung dari banyaknya tingkat logika 1 yang
digunakan untuk mengclear pencacahan.
Secara umum dapat dikemukakan bahwa untuk membangun pencacah biner tak
sinkron yang memulai penghitungan (pencacahan) dari nol dan memiliki bilangan
modulo x adalah :
1) Tentukan banyaknya FF terkecil (paling sedikit) sedemikian hingga 2N x dan
hubungkan FF-FF tersebut menjadi pencacah tak sinkron.
2) Hubungkan keluaran NAND ke saluran Cr (Clear) setiap FF

5
3) Tentukan keluran FF-FF mana yang akan berada pada keadaan tinggi (1) pada suatu
hitungan sama dengan x, kemudian hubungkan keluaran FF-FF tersebut dengan
saluran masukan gerbang NAND.
Sebagai contoh hendak disusun pencacah biner tak sinkron modulo 10 yang akan
mencacah dari 0000 (nol) hingga 1001 (sembilan). Karena ada 10 keadaan, dan 10 itu
terletak di antara 23 = 8 dan 24 = 16, maka diperlukan 4 FF. Pencacah tersebut di-clear ke
nol ketika keadaan 1010 (sepuluh) dicapai. Oleh karena itu keluaran FF-1 (Q1) dan FF-3
(Q3) harus dihubungkan ke masukan gerbang NAND. Rangkaian pencacah tersebut
tampak pada Gambar 1.6. Ingat bahwa setiap FF dikenai J = K = 1.

Gambar 1.6 : Pencacah biner tak sinkron modulo 10.

Pencacah modulo 10 pada Gambar 1.6 juga disebut sebagai pencacah desimal (dekade).
Pencacah dekade tersebut melakukan pencacahan dari biner 0000 (nol) hingga biner 1001
(sembilan) sehingga pencacah itu juga disebut sebagai pencacah BCD (Binary Coded
Decimal). Pencacah BCD menggunakan 10 kode (sandi) kelompok BCD yaitu 0000,
0001, 0010, … 1000, dan 1001. Pencacah dekade digunakan juga sebagai pembagi
frekuensi dengan 10.Semua pencacah yang telah dikemukakan sebelumnya merupakan
pencacah naik, karena telah menghitung dari nol hingga bilangan tertinggi yang dapat
dicapai. Selain itu dapat pula disusun pencacah turun yang akan mencacah dari cacahan
tertinggi hingga nol. Untuk itu perhatikan ilustrasi pencacah turun berikut.

6
Terlihat bahwa pada pencacah turun, setiap FF kecuali yang pertama (FF-0) harus berubah
keadaan (ter-toggle) ketika keluaran FF sebelumnya mengalami transisi dari rendah ke tinggi
(transisi positif). Jika FF-FF tersebut dengan Ck yang merespon transisi negatif (dari tinggi
ke rendah), maka di depan Ck pada setiap FF dapat dipasang sebuah inverter (NOT)Cara lain
dapat dikerjakan dengan mengendalikan setiap masukan Ck melalui keluaran komplemen (Q
) dari FF sebelumnya. Untuk lebih jelasnya, perhatikan Gambar 1.7.

Gambar 1.7 : Pencacah biner tak sinkron turun.

Detak masukan tetap dikenakan pada Ck dari FF-0, keluaran komplemen FF-0 (Q0)
dikenakan pada Ck untuk FF-1, dan keluaran komplemen FF-1 (Q 1) dikenakan pada Ck
untuk FF-2. Keluaran penacahan masih tetap diambilkan dari keluaran Q2Q1Q0. Bentuk
gelombang pada Q2Q1Q0 dapat dilihat pada Gambar 1.8.

Gambar 1.8 : Bentuk gelombang keluaran pencacah turun.

Bentuk gelombang pada Gambar 1.8 menunjukkan bahwa Q1 (keluaran FF-1) berubah
keadaan ketika Q 0 (keluaran FF-0) berubah dari rendah ke tinggi (Q 0 berubah dari tinggi
ke rendah), dan Q 2 berubah keadaan ketika Q 1 berubah dari rendah ke tinggi tinggi (Q 1
berubah dari tinggi ke rendah). Pencacah turun tidak banyak digunakan sebagaimana
pencacah naik. Pencacah turun banyak digunakan dalam keadaan di mana telah diketahui
suatu jumlah yang diinginkan. Dalam keadaan ini pencacah turun di-preset pada jumlah
yang diinginkan dan selanjunya diijinkan mencacah turun berdasarkan pulsa yang
dikenakan. Ketika pencacahan mencapai nol diperlukan rangkaian gerbang logika untuk
menunjukkan bahwa sejumlah pulsa yang telah di-preset telah terjadi.
2. Pencacah sinkron biner
Pencacah sinkron dinamai juga pencacah jajar / counter parallel. stilah sinkron
merujuk pada kejadian yang mempunyai hubungan waktu pasti antar flip-flop yang
dengan lainnya. alam pencacah, istilah sinkron berarti bahwa setiap FF mendapatkan pulsa
clock dari satu sumber clock yang sama. Dengan demikian dapat difahami bahwa bila
digunakan n buah flip-flop maka waktu tunda (time delay) pencacah sama dengan waktu

7
 tunda sebuah flip-flop saja yang berarti pula bekerjanya jauh lebih cepat dibanding
pencacah asinkron terutama bila digunakan banyak flip-flop. Sebagaimana halnya pada
jenis asinkron diatas, pencacah sinkron dapat juga dimodifikasi untuk modulo tertentu.
Pencacah sinkron biner memiliki dua jenis diantaranya:
a) Pencacah sinkron biner 2 -bit (1)
b) Pencacah sinkron biner 3 -bit (1)
c) Pencacah sinkron biner 3 -bit (2)
Masukkan untuk denyut-denyut sulut (triager pulses) yang juga disebut denyut-denyut
lonceng yang dikendalikan secara serempak Hal ini disebabkan karena masing-masing FF
dikendalikan secara serempak oleh sinyal clock.
Berikut ini merupakan Diagram pencach Sinkron Biner

Gambar 2.1 Pencacah Sinkron (Paralel)

Dapat dipahami berikut rangkaian Pencacah sinkron 2 bit menggunakan D FF

3. Aplikasi
Berikut adalah rancangan penggunaan register geser sebagai pengendali lampu
lalu-lintas (traffic light) dengan urutan kejadian : nyala hijau selama 20 detik, nyala
kuning selama 10 detik, dan nyala merah selama 20 detik. Selain itu, pada malam hari
hanya terjadi nyala kuning yang berkedip setiap 1 detik secara terus menerus.

8
 detak 1 Hz, dan fototransistor untuk membedakan siang dan malam hari. Pada
malam hari proses pergeseran registernya dihentikan dan menyalakan lampu kuning
dengan berkedip. Pada siang hari, cahaya matahari menyinari fototransistor dan
membuatnya hambatan kolektor-emitor rendah yang memberikan tegangan rendah pada
masukan picu schmitt dan menyebabkan masukan rendah pada masukan gerbang OR ke 4.
Detak 1 Hz akan melalui gerbang OR ke 4 masuk ke pembagi 10. Keluaran pembagi 10
digunakan untuk mengendalikan masukan detak pada setiap flip-flop. Kemudian keluaran
setiap flip-flop akan tinggi selama 10 detik secara bergiliran. Perhatikan bentuk
gelombang pewaktunya pada
Kemudian semua keluaran flip-flop dihubungkan seperti pada gambar. Lampu hijau akan
hidup selama 20 detik jika Q 0 atau Q 1tinggi. Berikutnya, lampu kuning akan hidup selama 10
detik jika Q 2 tinggi. Akhirnya, lampu merah akan hidup selama 20 detik jika Q3 atau Q4

tinggi.
Gambar 2.1. Rangkaian Lampu

Pada malan hari, fototransistor berhambatan tinggi sehingga masukan picu Schmitt
pertama tinggi yang mengakibatkan keadaan tinggi pada gerbang OR ke 4. Keadaan ini akan
menghentikan masukan detak ke semua flip-flop. Keadaan rendah pada keluaran picu Schmitt
pertama dihubungkan dengan saluran reset flip-flop yang mempertahankan keadaan rendah
pada keluarannya. Keadaan tinggi pada keluaran picu Schmitt ke dua membuat gerbang AND
dapat dilewati detak 1 Hz untuk mengidupkan gerbang OR ke 2 dan menghasilkan cahaya
kuning yang berkedip setiap 1 detik. Pada siang hari, keluaran dari picu Schmitt pertama
berubah dari rendah ke tinggi yang mengakibatkan register geser bekerja kembali. Peralihan
dari rendah ke tinggi mengakibatkan aliran arus sesaat melewati rangkaian RC. Arus ini akan
menyebabkan keadaan tinggi pada masukan picu Schmitt ke tiga dan membuat keadaan
rendah pada S0 yang membuat Q 0 tinggi. Ketika arus telah berlalu, S0 kembali tinggi dan
register geser akan menghasilkan putaran keadaan tinggi dari Q 0 ke Q 1 ke Q 2 ke Q 3 ke Q 4
terus-menerus sepanjang hari

9
D. Register
Register merupakan suatu piranti yang digunakan untuk menyimpan (sementara)
data digit. Data di dalam register itu dapat digeser, dibaca ataupun dihapus. Register
dapat disusun secara langsung dengan flip-flop. Sebuah flipflop (FF) dapat menyimpan
(store) atau mengingat (memory) atau mencatat (register) data 1 bit. Jika ada n buah FF
tentu saja dapat menyimpan data n bit. Dengan kata lain sederet FF dalam konfigurasi
tertentu merupakan register yang kepadanya dapat dituliskan (write) suatu data atau dari
register itu dapat dibaca (read) data yang tersimpan sebelumnya.
Register merupakan komponen elektronika digital yang berfungsi untuk
menyimpan secara sementara sekumpulan bit. Bit data yang dioperasikan dalam sistem
digital kadang-kadang perlu disimpan, dipindahkan, atau digeser ke kiri atau ke kanan
satu posisi atau lebih. Register geser dapat menangani perpindahan bit data paralel dan
serial, serta dapat digunakan untuk mengonversi dari paralel ke serial dan serial ke
paralel.
Dalam proses operasi bilangan yang angka-angkanya dimasukkan menurut urutan
tertentu, maka sebelum dioperasikan angka itu harus dicatat (disimpan) lebih dahulu.
Misalnya dilakukan operasi penjumlahan 2 dan 7. Mula-mula dimasukkan 2, kemudian
tekan tombol operasi penjumlahan (+). Angka 2 ini harus disimpan (dicatat) agar
nantinya dapat diproses bersama angka 7 yang dimasukkan kemudian.
Operasi yang paling sering dilakukan kepada data yang disimpan di dalam register
adalah operasi pergeseran (shift) atau pemindahan (transfer). Dibawah ini merupakan
pemindahan data dari satu register ke register lain

Gambar B.1 Pemindahan data dari satu register ke register lain

Operasi yang paling sering dilakukan kepada data yang disimpan di dalam register
adalah operasi pergeseran (shift) atau pemindahan (transfer).

E. Jenis Register
Jenis register dapat pula diklasifikasikan berdasarkan cara data masuk ke dalam
suatu register untuk disimpan dan cara data dikeluarkan dari register tersebut. Untuk
memasukkan dan mengeluarkan data masing-masing dapat dilakukan secara serial atau
paralel. Cara serial berarti data dimasukkan atau dikeluarkan ke atau dari register secara
beruntun bit demi bit. Sedangkan cara paralel berarti data yang terdiri dari beberapa bit
dimasukkan atau dikeluarkan ke atau dari register secara serempak.

10
Berdasarkan fungsinya register terdiri atas, register buffer dan register geser

8
1. Register Buffer

Register buffer berfungsi untuk menyimpan kata digital. Setiap datang pulsa clock,
data dari input D dari masing-masing FF akan di transfer kepada Q output. Pada
awalnya, isi dari register diset 0 dengan mengirimkan clock pada clear. Jika 1
merupakan input dari FF yang pertama, maka pada pulsa berikutnya 1 akan di trasnfer
ke output FF1 dan sekaligus menjadi input FF2.

2. Register Geser
Register geser merupakan salah satu rangkaian sekuensial yang sangat berperan
penting dalam pemrosesan informasi secara digital. Rangkaian sekuensial ini
berfungsi untuk menyimpan bit-bit data, yang kemudian dapat ditransfer secara serial
maupun paralel. Peranannya yang cukup besar dalam penyimpanan informasi dan
pentransferan data mendorong penulis untuk menampilkan implementasi yang lain
dari sebuah register geser. Suatu model disain yang mempunyai dua fungsi, yaitu
sebagai register geser paralel input paralel output dan juga sebagai register geser
paralel input serial output.
Setiap tahap (flip-flop) dalam register geser mewakili satu bit penyimpanan, dan
kemampuan pergeseran register memungkinkan perpindahan data dari tahap ke tahap
dalam register, atau masuk atau keluar dari register pada saat aplikasi pulsa clock

11
a) Register Paralel IN – Paralel OUT (PIPO)
PIPO adalah register geser dengan mauskan serentak dan keluaran serenyak dnegan
IC pembentuk 74LS774, 74LS173. Ini adalah jenis register geser yang menyimpan
informasi secara paralel. Memiliki input paralel dan output paralel. Masukan itu juga
keluar secara bersamaan, paralel.

Cara kerja: Sebelum dimasuki data rangkaian direset dulu agar keluaran Q semuanya 0.
Setelah itu data dimasukkan secara paralel pada input D-FF dan data akan diloloskan
keluar secara paralel setelah flip-flop mendapat pulsa clock dari 0 ke 1.
b) Register Serial IN –Paralel OUT (SIPO)
SIPO adalah register geser dengan masukan berurutan keluaran serentak dengan IC
pembentuk yaitu 74LS164. IC 74LS164 merupakan register geser 8-bit serial-in, parallel
out. IC ini mempunyai 2 masukan seri yaitu A dan B yang secara sinkron dibaca oleh
clock yang dipicu pada tepi positif (CLK). Selain itu ada kaki Master-Reset ( MR ) yang
me-reset kedelapan flip-flop ketika diberi logika LOW. Setiap pulsa clock tepi positif
akan menggeser bit data 1 posisi ke kanan sehingga bit data pertama yang dimasukkan
akan dikeluarkan pada Q7 setelah delapan pulsa clock. Kaki 7 dihubungkan ke GND dan
kaki 14 dihubungkan ke +5V.

Pinsip kerja: Masukan-masukan data secara deret akan dikeluarkan oleh D-FF setelah
masukan denyut lonceng dari 0 ke 1. Keluaran data/informasi serial akan dapat dibaca
secara paralel setelah diberikan satu komando (Read Out). Bila dijalan masuk Read Out
diberi logik 0, maka semua keluaran AND adalah 0 dan bila Read Out diberi logik 1,
maka pintu-pintu AND menghubung langsungkan sinyal-sinyal yang ada di Q masing-
masing flip-flop.
c) Register Serial IN – Serial OUT (SISO)

12
 Dasar register geser empat-bit dapat dirangkai dengan menggunakan empat D flipflop,
seperti yang diperlihatkan di bawah. Selama pulsa clock, satu bit ditransmisikan dari kiri
ke kanan. Menerima suatu kata data menjadi 1001.

Data di angkut pada register, saat garis kontrol tinggi (HIGH dengan kata lain WRITE).
Data dapat di geser keluar dari register saat garis kontrol rendah ( LOW dengan kata lain
READ)
Prinsip kerja: Informasi/data dimasukan melalui word in dan akan dikeluarkan jika ada
denyut lonceng berlalu dari 1 ke 0. Karena jalan keluarnya flip-flop satu dihubungkan
kepada jalan masuk flip-flop berikutnya, maka informasi didalam register akan digeser
ke kanan selama tebing dari denyut lonceng (Clock).
a) Register Paralel IN – Serial OUT (PISO)
D0, D1, D2 dan D3 adalah paralel input, dimana D0 adalah most significant bit (MSB)
dan D3 adalah least significant bit (LSB). Untuk menulis data masuk, baris pengontrolan
mode diambil pada rendah dan data di-clock masuk. Data dapat digeser saat baris kontrol
mode tinggi bersamaan SHIFT aktif tinggi. Register menampilkan operasi geser kanan
pada aplikasi satu pulsa clock.

Cara Kerja: Mula-mula jalan masuk Data Load = 0, maka semua pintu NAND
mengeluarkan 1, sehingga jalan masuk set dan rerset semuanya 1 berarti bahwa jalan
masuk set dan reset tidak berpengaruh. Jika Data Load = 1, maka semua input paralel
akan dilewatkan oleh NAND. Misal jalan masuk A=1, maka pintu NAND 1
mengeluarkan 0 adapun pintu NAND 2 mengeluarkan 1. Dengan demikian flip-flop diset
sehingga menjadi Q=1. Karena flip-flop yang lainpun dihubungkan dengan cara yang

13
sama, maka mereka juga mengoper informasi pada saat Data Load diberi logik 1. Setelah
informasi berada

13
didalam register, Data Load diberi logik 0. Informasi akan dapat dikeluarkan dari register
dengan cara memasukkan denyut lonceng, denyut-demi denyut keluar deret/seri. Untuk
keperluan ini jalan masuk D dihubungkan kepada keluaran Q.

14
 BAB III
PENUTUP

A. KESIMPULAN
Berdasarkan pemaparan materi diatas, dapat disimpulkan bahwa :
1. Pencacahan Biner adalah suatu rangkaian elektronika digital yang yang mencacah
dalam bilangan biner (0 dan 1). Dalam hal ini pencacah dibangun dengan Flip-Flop
dan bekerja atas komando pulsa Jam (CLK).
2. suatu JK-FF akan melakukan operasi toggle bila J = K = 1 dan terjadi transisi CK
yang sesuai.
3. pencacah biner dapat disebut juga pembagi frekuensi. Jumlah keadaan yang mungkin
dari kedua FF tersebut adalah 00, 01, 10, dan 11. Apabila dibangun dengan 3 JK-FF
maka akan ada 8 keadaan.
4. Secara umum dapat ditulis bahwa bila ada JK-FF maka jumlah keadaan adalah : 2N,
sedangkan hitungan maksimum adalah : (2N – 1)
5. Pencacah tipe asinkron tersebut mempunyai keadaan output yang berbeda : 2N,
dimana N = jumlah FF yang digunakan
6. Register merupakan suatu piranti yang digunakan untuk menyimpan (sementara) data
digit
7. Jenis register dapat pula diklasifikasikan berdasarkan cara data masuk ke dalam suatu
register untuk disimpan dan cara data dikeluarkan dari register tersebut
8. Berdasarkan fungsinya register terdiri atas, register buffer dan register geser.
9. Register geser merupakan salah satu rangkaian sekuensial yang sangat berperan
penting dalam pemrosesan informasi secara digital. Rangkaian sekuensial ini
berfungsi untuk menyimpan bit-bit data, yang kemudian dapat ditransfer secara serial
maupun paralelRegister geser contohnya adalah Register Paralel IN – Paralel OUT
(PIPO), Register Serial IN –Paralel OUT (SIPO), Register Serial IN – Serial OUT
(SISO) dan

15
 DAFTAR PUSTAKA

Hubbard, G., Broadfoot, K., Carolan, C., & van Woerden, H. C. (2021). An Exploratory
Qualitative Study of Computer Screening to Support Decision-Making about Use of
Palliative Care Registers in Primary Care: GP Think Aloud and Patient and Carer
Interviews. Journal of Primary Care & Community Health, 12, 21501327211024402.

Nayeem, N. M., Hossain, M. A., Jamal, L., & Babu, H. M. H. (2009, May). Efficient design
of shift registers using reversible logic. In 2009 International Conference on Signal
Processing Systems (pp. 474-478). IEEE.

Nuryanto, L. E. (2017). APLIKASI JK FLIP-FLOP UNTUK MERANCANG DECADE

COUNTER ASINKRON. Orbith: Majalah Ilmiah Pengembangan Rekayasa dan
Sosial, 13(2).

Rompis, L. (2007). Sequential Design of a Bi-Function Shift Register. Jurnal Science and
Technology, 2(1), 1-8.

Ronald J. Tocci, Neal S. Widmer, Gregory L. Moss, Digital Systems Principles and
Aplications TENTH EDITION, 2007, Pearson Education Internasional

Sumarna. (2006). Elektronika Digital : Konsep Dasar dan Aplikasinya. Yogyakarta: Graha
Ilmu

http://staff.unila.ac.id/junaidi/files/2013/06/COUNTER Diakses tanggal 21 September 2021

https://slidetodoc.com/counter-pencacah-counterpencacah-counter-rangkaian-logika
sekuensial-yang/ Diakses tanggal 21 September 2021

16